Você está na página 1de 8

Projeto B

BCC32B – Elementos de L ó gica Digital

Projeto B 1

Paulo Batista da Costa 1 , Matheus Yamauchi Sekine 2

Universidade Tecnol ó gica Federal do Paran á – UTFPR COCIC – Coordena çã o do Curso de Bacharelado em Ci ência da Computa çã o Campo Mour ã o, Paran á , Brasil

1 paulobatistadacosta@liuxmail.org

2 mateusekine@hotmail.com

Resumo

Este trabalho teve a finalidade de explorar e abordar a constru çã o de m á quinas de estados finitos. Baseada em suas transi çõ es (m á quina de Mealy), foi elaborada atrav és de mapas de Karnaugh e implementada em vhdl (aux í lio do gcg) e esquematizada no Logisim. Ela reconhece a sequ ê ncia: 011010110

1. Introdu ção

Este projeto tem por finalidade a elabora çã o de uma m áquina de estados de Mealy, que baseada em suas entradas e suas transi çõ es resulte no

reconhecimento sequencial – 011010110 – sendo este sobreposto ou n ã o de si mesmo. Para tal, foi elaborado uma tabela verdade, com a qual geraram mapas de Karnaugh que geraram express õ es que definiram a

m áquina de estado e a disposi çã o de seus respectivos

componentes. Assim, este relat ó rio est á organizado da

seguinte maneira: Em 2 apresenta çã o da m á quina de estados e dos mapas e da tabela verdade; Em 3 se tem

a esquematiza çã o do circuito da m áquina de estado;

Em 4 se tem a codifica çã o em vhdl; Em 5 a conclus ã o

do trabalho e 6 suas respectivas refer ê ncias.

2. A m áquina de estados – tabela e mapas

A m á quina solicitada deve reconhecer a sequ ência

“ 011010110”. Isto independentemente se a sequ ência

encontram­se sobreposta ou n ão. Assim foi montada a

m áquina de acordo com a figura 1.

o. Assim foi montada a m á quina de acordo com a figura 1. Figura 1:

Figura 1: M á quina de estados do Projeto B

Desse modo, atrav é s da m áquina (figura 1) foi poss í vel criar uma tabela, denominada Tabela Verdade, para cria ção de express õ es atrav és de mapas de Karnaugh. Assim, a tabela foi o in í cio do processo de codifica çã o e ela pode ser observada na figura 2.

1 Trabalho desenvolvido para a disciplina de BCC32B – Elementos de L ó gica Digital

1

Projeto B

Projeto B Figura 2: Tabela verdade da m á quina de estados ­ 011010110 Com essa

Figura 2: Tabela verdade da m á quina de estados ­ 011010110

Com essa tabela criada, foi poss í vel a elabora çã o dos mapas de Karnaugh. Estes determinaram as express õ es para elabora ção do esquem ático e da codifica çã o vhdl. Eles podem ser verificados nas figuras 3,4,5,6 e 7. Dentre peculiaridades, é importante ressaltar que os mapas s ão de cinco vari áveis e eles ditam como s ão formadas as sa í das e entradas de cada flip flop.

ã o formadas as sa í das e entradas de cada flip flop. Figura 3: mapa

Figura 3: mapa de Karnaugh para Y0

2

BCC32B – Elementos de L ó gica Digital

para Y0 2 BCC32B – Elementos de L ó gica Digital Figura 4: mapa de Karnaugh

Figura 4: mapa de Karnaugh para Y1

Y0 2 BCC32B – Elementos de L ó gica Digital Figura 4: mapa de Karnaugh para

Figura 5: mapa de Karnaugh para Y2

Projeto B

Projeto B Figura 6: mapa de Karnaugh para Y3 Assim, tendo todos os mapas para entradas

Figura 6: mapa de Karnaugh para Y3

Assim, tendo todos os mapas para entradas de cada flip flop, foi preciso definir a sa í da da m á quina de estados. Para tal, foi elaborado atrav és de Z, um mapa que pode ser analisado na figura 7.

é s de Z, um mapa que pode ser analisado na figura 7. Figura 7: mapa

Figura 7: mapa de Karnaugh para sa ída Z

BCC32B – Elementos de L ó gica Digital

Dessa forma, foi poss í vel verificar que todos os mapas haviam sido criados e deles tiradas suas express õ es (mapas de 4 e 5 vari á veis). Desse modo, tirada suas express õ es atrav és de mapas de tabela verdade, o primeiro passo para cria ção da m áquina foi a esquematiza çã o utilizando a ferramenta Logisim.

3. Esquematizado – LOGISIM

Tendo em m ãos os resultados da tabela verdade, advindos da cria ção de mapas de Karnaugh, foi poss í vel a extra ção de express õ es que definem a m áquina de estados finitos. Assim, o primeiro passo para uma codifica çã o bem sucedida foi a cria çã o do esquem á tico atrav é s da ferramenta Logisim. Para tal foi utilizado uma esquematiza ção hierá rquica, na qual cada parte do circuito foi elaborada separadamente e posteriormente integrada no circuito principal, com suas devidas adaptaçõ es. As figuras de 8 a 12 relatam as parcialidades do circuito, enquanto a figura 13 demonstra a sua respectiva totalidade.

as parcialidades do circuito, enquanto a figura 13 demonstra a sua respectiva totalidade. Figura 8: circuito

Figura 8: circuito parcial Y0

3

Projeto B

Projeto B Figura 9: cicuito parcial Y1 Figura 10: circuito parcial Y2 BCC32B – Elementos de

Figura 9: cicuito parcial Y1

Projeto B Figura 9: cicuito parcial Y1 Figura 10: circuito parcial Y2 BCC32B – Elementos de

Figura 10: circuito parcial Y2

BCC32B – Elementos de L ó gica Digital

parcial Y2 BCC32B – Elementos de L ó gica Digital Figura 11: circuito parcial Y3 Figura

Figura 11: circuito parcial Y3

Y2 BCC32B – Elementos de L ó gica Digital Figura 11: circuito parcial Y3 Figura 12:

Figura 12: circuito parcial da sa ída Z

4

Projeto B

BCC32B – Elementos de L ó gica Digital

Projeto B BCC32B – Elementos de L ó gica Digital Figura 13: circuitos integrados, formando o

Figura 13: circuitos integrados, formando o circuito principal da m á quina de estados que reconhece a sequ ência 011010110

4. A codifica ção – VHDL

Na codifica çã o da m áquina de estados finitos foi necess ário a cria ção de componentes menores, pois como solicitado, sua codifica ção foi essencialemente estrutural. Assim, ap ó s elaborar os mapas de Karnaugh, foi visto que havia a necessidade de criar nove componentes para que a m áquina operasse corretamente. Dentre tais est ão:

* Componentes l ó gicos ­

and2, and3, and4, not1, or2, or3, or4, or6 ;

* Componente comportamental ­

Dff – flip flop do tipo D.

5

Desse modo, a cria ção do c ó digo vhdl principal da m áquina de estado se tornou poss í vel, foi utilizado o aux í lio da ferramenta gcg para cria çã o das entidades como um todo. Junto à isso, tem­se uma elaboração do diagrama de ondas (ver figura 14) resultante do teste realizado para verifica çã o dos resultados apresentados pelo reconhecimento sequencial da m áquina de estados. Na p ágina 6 pode ser verificado como foi implementado a parte estrutural que se refere ao có digo principal da m á quina de estados.

Projeto B

BCC32B – Elementos de L ó gica Digital

Projeto B BCC32B – Elementos de L ó gica Digital 6
Projeto B BCC32B – Elementos de L ó gica Digital 6
Projeto B BCC32B – Elementos de L ó gica Digital 6

6

Projeto B

BCC32B – Elementos de L ó gica Digital

Projeto B BCC32B – Elementos de L ó gica Digital Figura 14: Resultado em ondas da

Figura 14: Resultado em ondas da codifica ção do reconhecimento sequencial da má quina de estados

O resultado da implementa çã o pode ser testada atrav és do programa gtkwave , que é de certa forma integrado ao script gcg, o que certamente facilitou o processo de codifica çã o e elabora çã o da m áquina de estados respectiva. Assim, o diagrama pode demonstrar como se deu o funcionamento do reconhecimento da sequ ência.

7

Projeto B

5. Conclus ã o

Atrav és deste projeto foi poss í vel aumentar a carga de conhecimento a cerca das m áquinas de estados de Mealy. Assim, foi poss í vel explorar os resultados de uma m áquina de estados ­ seus respectivos mapas de Karnaugh ­ para fazer um esquem á tico a partir das express õ es assimiladas atrav és do uso do Logisim. Al é m disso, foi poss í vel a cria çã o de um c ó digo em vhdl. Este foi feito na arquitetura estrutural e foi implementado com o aux í lio da ferramenta gcg. Assim, foi poss í vel simular seu

BCC32B – Elementos de L ó gica Digital

funcionamento e verificar sua efic á cia. Tudo isso partiu da sequ ê ncia que ela deveria identificar e de seu esquema de estados.

6. Refer ências

[1] Slides de Aula. [2] Imagem de m á quina de estados retirada do quadro de sala de aula

8