Apostila de Eletronica Digital

ELETRNICA DIGIT ELETRNICA DIGIT ELETRNICA DIGIT ELETRNICA DIGIT ELETRNICA DIGITAL AL AL AL AL
Jos Fernando Xavier Faraco

Presidente da FIESC
Srgio Roberto Arruda
Diretor Regional do SENAI/SC
Antnio Jos Carradore
Diretor de Educao e Tecnologia do SENAI/SC
Marco Antnio Dociatti
Diretor de Desenvolvimento Organizacional do SENAI/SC
ELETRNICA DIGIT ELETRNICA DIGIT ELETRNICA DIGIT ELETRNICA DIGIT ELETRNICA DIGITAL AL AL AL AL
Florianpolis 2004
autorizada reproduo total ou parcial deste material por qualquer meio ou sistema desde
que a fonte seja citada
Equipe Tcnica:
Autor:
Joo Roberto Lorenzett
Projeto Grfico:
Rafael Viana Silva
Capa:
Rafael Viana Silva
Samay Milet Freitas
Servio Nacional de Aprendizagem Industrial
Departamento Regional de Santa Catarina
www.sc.senai.br
Rodovia Admar Gonzaga, 2765 Itacorubi.
CEP 88034-001 - Florianpolis - SC
Fone: (048) 231-4221
Fax: (048) 231-4331
Este material faz parte do Programa SENAI SC de Recursos Didticos
www.sc.senai.br/recursosdidaticos
ELETRNICA DIGITAL 5
SRIE RECURSOS DIDTICOS
LIST LIST LIST LIST LISTA DE FIGURAS A DE FIGURAS A DE FIGURAS A DE FIGURAS A DE FIGURAS
1.1 Sinais analgicos..................................................................................11
1.2 Sinais digitais.......................................................................................11
1.3 Converso de nmeros decimais em nmeros binrios.............................13
1.4 Converso de nmeros decimais em nmeros binrios.............................13
2.1 Funo inverso (NOT)/Porta lgica NOT................................................19
2.2 Funo AND/Porta lgica AND..............................................................19
2.3 Funo OR/Porta lgica OR..................................................................19
2.4 Outras portas lgicas............................................................................19
2.5 Limitador Schmitt (Schmitt Trigger)..........................................................20
2.6 Sada em coletor aberto.......................................................................22
2.7 Sada tri-state......................................................................................22
2.8 Exemplo genrico de circuito que implementa a soma padro de produto...24
2.9 Exemplo genrico de circuito que implementa o produto padro de somas.25
2.10 Figura representariva de mapas de karnaugh.........................................26
2.11 Primeira etapa para soluo do circuito, utilizando mapas de Karnaugh.....27
2.12 Segunda e terceira etapas para soluo do circuito..................................28
3.1 Decodificador com 2 bits de entrada e 4 sada...........................................29
3.2 Circuito integrado 74138......................................................................30
3.3 Codificador com 4 entradas e 4 bits de sada............................................30
3.4 Diagrama para conversor de cdigo......................................................31
3.5 Representao de multiplexador (MUX)..................................................32
3.6 Implementao de circuito MUX com portas NOT, AND e OR...................32
3.7 CI multiplexador 74151........................................................................33
3.8 Circuito multiplexador com coletor aberto..............................................34
3.9 Implementao de demultiplexador de 4 linhas.......................................34
3.10 Diagrama de blocos mostrando circuitos MUX e DEMUX no
compartilhamento de linhas de transmisso.................................................35
4.1 Latch com duas portas inversoras............................................................36
4.2 Latch SR (representao e tabela-verdade).............................................37
4.3 Representao latch SR........................................................................37
4.4 Circuito anti-trepidao........................................................................38
4.5 Latch controlado (com entrada enable/clock)...........................................38
4.6 Diagrama de tempo do latch da figura 4.5...............................................39
4.7 Flip-flop mestre-escravo.......................................................................40
4.8 Circuito flip-flop tipo JK e sua tabela-verdade........................................41
4.9 Diagrama de tempos mostrando rudo detectado por flip-flop tipo JK
ou SR......................................................................................................41
4.10 Diagrama de tempos comparativos entre flip-flops metre-escravo
com e sem data-lock-out..........................................................................42
4.11 Flip-flop mestre-escravo modificado (Flip-flop tipo D)............................42
1 Noes Bsicas....................................................................11
2 Variveis e Funes Lgicas.................................................17
3 Circuitos Combinacionais.....................................................29
4 Latchs e Flip-Flops.............................................................36
ELETRNICA DIGITAL 6
4.12 Modos de habilitao de flip-flops......................................................43
4.13 Tempo de set-up...............................................................................43
4.14 Tempo de manuteno.......................................................................43
5.1 Registrador simples para palavra de 4 bits..................................................44
5.2 Registrador de deslocamento 4 bits, com flip-flops tipo JK.......................44
5.3 Contador sncrono, com configurao em anel e mdulo 4......................46
5.4 Contador binrio de 4 bits, sncrono........................................................46
5.5 Contador por pulsao..........................................................................47
6.1 Circuito para soma e carry....................................................................49
6.2 Circuito para subtrao e carry (meio subtrator).......................................50
6.3 Circuito somador paralelo......................................................................51
6.4 Somador srie.....................................................................................52
6.5 Circuito subtrador somador...................................................................53
7.1 Diagrama de uma memria hipottica de 8 palavras de 6 bits.....................54
7.2 Ligao de memrias em paralelo para aumentar nmero de bits por palavra..56
7.3 Ligao de memrias em paralelo para aumentar nmero de palavras..........56
8.1 Conversor D/A....................................................................................58
8.2 Conversor D/A tipo somador................................................................58
8.3 Conversor D/A tipo R-2R.....................................................................59
8.4 Conversor A/D simultneo ou conversor flash.........................................60
8.5 Conversor A/D de contagem crescente.................................................60
8.6 Sinal analgico e sua representao digital em um conversor A/D de
contagem crescente..................................................................................61
8.7 Circuito conversor A/D de rastreamento e sinal analgico e sua
representao digital em um conversor deste tipo..........................................61
8.8 Exemplo da utilizao de conversor A/D e D/A em um sistema de
controle de temperatura............................................................................62
8.9 Circuito de amostra e reteno (sample-and-hold)..................................62
5 Registradores e Contadores.................................................44
6 Circuitos Aritmticos...........................................................49
7 Memrias............................................................................54
8 Conversores D/A e A/D........................................................58
ELETRNICA DIGITAL 7
LIST LIST LIST LIST LISTA DE T A DE T A DE T A DE T A DE TABELAS ABELAS ABELAS ABELAS ABELAS
1.1 Sistemas de Numerao........................................................................14
1.2 Cdigo Gray........................................................................................15
2.1 Tabelas-Verdade da Funo Lgica..........................................................17
2.2 Funo de Duas Variveis Lgicas............................................................18
2.3 Vantagens e Desvantagens das Famlias Lgicas........................................21
2.4 Caractersticas das Famlias CMOS e TTL.................................................21
2.5 Operao OR......................................................................................23
2.6 Operao AND (E)...............................................................................23
2.7 Operao Complemento (NOT ou NO)...............................................23
2.8 Teoremas de Uma Varivel....................................................................23
2.9 Teoremas de Duas e Trs Variveis..........................................................24
2.10 Obteno de Soma Padro de Produto a partir de Tabela-Verdade...............25
2.11 Obteno de Produto Padro de Somas a partir de Tabela-Verdade............26
2.12 Tabela-Verdade para Circuito Hipottico.................................................27
3.1 Sada EO e GS do Circuito Integrado 74148..............................................31
4.1 Tabela-Verdade Latch SR com Portas NAND..............................................37
5.1 Direo de Contagem Conforme Ligao e Tipo de Chaveamento em
um Contador por Pulsao..........................................................................47
5.2 Entradas e Sadas do CI Contador 7490....................................................47
6.1 Tabela-Verdade para Meio Somador.........................................................48
6.2 Tabela-Verdade para Meio Subtrator.........................................................50
6.3 Tabela-Verdade para Soma de 3 Bits..........................................................50
6.4 Tabela-Verdade para Subtrao de 3 Bits....................................................51
6.5 Cojunto de Funes da ULA 74181........................................................53
1 Noes Bsicas....................................................................11
3 Circuitos Combinacionais.....................................................29
4 Latchs e Flip-Flops.............................................................36
ELETRNICA DIGITAL 8
1.1 Eletrnica Analgica e Digital.....................................................11
1.2 Sistemas de Numerao..............................................................12
1.2.1 Sistema Decimal......................................................................12
1.2.2 Sistema Binrio........................................................................12
1.2.3 Transformao de sistemas de numerao binrio em decimal
e vice-versa....................................................................................12
1.2.4 Sistema Octal.........................................................................14
1.2.5 Sistema Hexadecimal...............................................................14
1.3 Codificao..................................................................................15
1.3.1 Cdigo BCD...........................................................................15
1.3.2 Cdigo Gray...........................................................................15
1.3.3Cdigo Alfanumrico ASCII......................................................16
2.1 Variveis Lgicas..........................................................................17
2.2 Funes Lgicas...........................................................................17
2.2.1 Funes de uma Varivel Lgica................................................17
2.2.2 Funes de duas Variveis Lgicas..............................................18
2.3 Implementao de Sistemas Lgicos.........................................18
2.3.1 Funo Inverso (NOT) / Porta Lgica NOT.................................18
2.3.2 Funo AND / Porta Lgica AND...............................................19
2.3.3 Funo OR / Porta Lgica OR...................................................19
2.3.4 Outras Portas Lgicas...............................................................19
2.3.5 Limitador Schmitt....................................................................19
2.4 Famlias Lgicas...........................................................................20
2.5 Algebra de Boole.........................................................................22
2.5.1 Postulados Bsicos...................................................................23
2.5.2 Teoremas...............................................................................23
2.6 Formas Padro de Funes Lgicas............................................24
2.6.1 Soma Padro de Produtos.........................................................24
2.6.2 Produto Padro de Somas..........................................................25
2.7 Mapas de Karnaugh....................................................................26
3.1Decodificadores.......................................................................29
3.2 Codificadores...............................................................................30
3.2.1 Codificador com Prioridade......................................................31
3.3 Conversores de Cdigos.............................................................31
3.3.1 Decodificadores / Drives..........................................................32
3.4 Multiplexadores (MUX)..............................................................32
3.4.1 Multiplexadores como Gerador de Funo..................................33
3.4.2 Multiplexao com Coletor Aberto............................................33
3.4.3 Multiplexao com Sada Tri-State..............................................34
3.5 Demultiplexadores (DEMUX).....................................................34
3.5.1 Mux e Demux em Comunicao...............................................35
SUMRIO SUMRIO SUMRIO SUMRIO SUMRIO
1 Noes Bsicas....................................................................11
3 Cicuitos Combinacionais......................................................29
ELETRNICA DIGITAL 9
3.6 Comparadores Digitais................................................................35
3.7 Gerao e Verificao de Bit de Paridade...................................35
4.1 Latchs..................................................................................36
4.1.1 Latch SR..........................................................................................36
4.1.2 Chave sem Trepidao.............................................................37
4.1.3 Latchs Controlados................................................................38
4.1.4 Sincronismo (Clocking)............................................................39
4.2 Flip-Flops...................................................................................39
4.2.1 Flip-Flop Mestre-Escravo..........................................................39
4.2.2 Entradas Diretas......................................................................40
4.2.3 Flip-Flop JK............................................................................40
4.2.4 Flip-Flop Tipo T.......................................................................41
4.2.5 Flip-Flop JK Gatilhado pela Borda................................................41
4.2.6 Flip-Flops Mestre-Escravo com Data-Lock-Out..........................42
4.2.7 Flip-Flop Tipo D......................................................................42
4.2.8 Parmetros dos Flip-Flops........................................................43
5.1 Registradores................................................................................44
5.1.1 Registradores de Deslocamento (Shift Registers)........................44
5.1.2 Formato Srie e Paralelo...........................................................45
5.2 Contadores...................................................................................45
5.2.1 Contadores Sncronos..............................................................45
5.2.1.1 Contador em Anel......................................................45
5.2.1.2 Contador em Anel Torcido...........................................46
5.2.1.3 Contador Sncrono em Cdigo Binrio............................46
5.2.1.4 Contador Sncrono de Mdulo Arbitrrio........................46
5.2.2 Contadores Assncronos...........................................................47
5.2.2.1 Contadores por Pulsao (Ripple Counters)....................47
5.2.3 Circuitos Integrados Contadores................................................47
6.1 Meio Somador..............................................................................49
6.2 Meio Subtrador.............................................................................49
6.3 Somador Inteiro...........................................................................50
6.4 Subtrador Inteiro..........................................................................51
6.5 Somador Paralelo.........................................................................51
6.6 Somador Srie..............................................................................51
6.7 Representao em Complemento de Dois................................52
6.8 Circuito Subtrador Somador.......................................................52
6.9 ULA (Unidade Lgica e Aritmtica)............................................53
7.1 Memria RAM (Memria de Acesso Aleatrio).......................54
7.2 Memrias ROM...........................................................................55
7.2.1 Memrias ROM Programveis (Proms).....................................55
4 Latchs e Flip-Flops............................................................36
7 Memrias............................................................................54
ELETRNICA DIGITAL 10
7.2.2 Memrias ROM Programveis e Apagveis (Eproms)...................55
7.3 Ligao de Memrias em Paralelo..............................................56
7.4 Memrias Srie............................................................................57
8.1 Conversores Digitais/Analgicos (D/A)....................................58
8.1.1 Conversor D/A do Tipo Somador...............................................58
8.1.2 Conversor D/A Tipo R-2R........................................................59
8.2 Conversores Anlogicos/Digitais (A/D)....................................59
8.2.1 Conversor A/D Simultneo ou Conversor Flash............................59
8.2.2 Conversores de Contagem Crescente........................................60
8.2.3 Conversores de Rastreamento..................................................61
8.2.4 Circuito de Amostra e Reteno (Sample-and-Hold)....................62
8 Conversores D/A e A/D........................................................58
Referncias Bibliogrficas.......................................................63
A diferena entre eletrnica analgica e digital devida ao tipo de
sinal processado.
O sinal analgico tem como principal caracterstica a de que ele no
tem descontinuidades no seu valor, ou seja, no varia bruscamente no tem-
po. Normalmente um circuito analgico responde a mltiplos nveis de ten-
so. A figura abaixo apresenta um sinal analgico variando continuamente
no tempo (corrente alternada) e um sinal sem variao no tempo (corrente
contnua).
J o sinal digital apresenta variaes descontnuas no tempo, ou
seja, normalmente o sinal varia bruscamente entre nveis definidos e conhe-
cidos. Os circuitos digitais baseiam-se na representao de nmeros (dgi-
tos) binrios; Portanto, normalmente respondem a apenas dois nveis de ten-
so, representativos destes nmeros. Os grficos abaixo demonstram dois
sinais digitais: O primeiro varia entre 0 e 5 V e o segundo entre -5 e +5 V.
Observe que o sinal no mantm-se entre os dois nveis por tempos que
sejam considerveis.
Os circuitos analgicos e os digitais tem a mesma finalidade, qual seja:
processar os sinais de entrada e fornecer sinais de sada. O que varia de um
para outro a filosofia de funcionamento. Cada tipo tem suas vantagens e
desvantagens. Atualmente, os circuitos digitais tem avanado em reas an-
tes dominadas por dispositivos analgicos (como udio e vdeo, por ex.), avan-
FIGURA 1.1: Sinais Analgicos
FIGURA 1.2: Sinais Digitais
1.1 Eletrnica Analgica e Digital
CAPTUL CAPTUL CAPTUL CAPTUL CAPTULO OO OO
1
NOES BSICAS NOES BSICAS NOES BSICAS NOES BSICAS NOES BSICAS
o este proporcionado pelo aumento do poder de processamento do circui-
tos integrados.
1.2.1 Sistema Decimal
Entre os sistemas numricos existentes, o sistema decimal o mais
utilizado. Os smbolos ou dgitos empregados so os algarismos 0, 1, 2, 3, 4,
5, 6, 7, 8, 9.
Embora o sistema decimal possua somente dez smbolos, qualquer n-
mero acima disso pode ser expresso usando o sistema de peso por
posicionamento, conforme o exemplo abaixo:
O decimal 3546, pode tambm ser escrito da seguinte forma:
3 x 10 + 5 x 10 + 4 x 10 + 6 x 10
3000 + 500 + 40 + 6 = 3546
O decimal 798, pode tambm ser escrito da seguinte forma :
7 x 10 + 9 x 10 + 8 x 10
700 + 90 + 8 = 798
Dependendo do seu posicionamento, o dgito ter um peso. Quanto
mais prximo da extrema esquerda do nmero estiver o dgito maior ser a
potncia de dez que estar multiplicando o mesmo, ou seja, mais significati-
vo ser o dgito.
1.2.2 Sistema Binrio
o sistema de numerao mais utilizado em processamento de dados
digitais, pois utiliza apenas dois algarismos (0 e 1), sendo portanto mais fcil
de ser representado por circuitos eletrnicos ( Os dgitos binrios podem ser
representados pela presena ou no de tenso).
O sistema de numerao binrio utiliza a base 2. Cada posio de cada
algarismo de um nmero binrio corresponde uma potncia de 2,
analogamente ao sistema decimal, onde cada posio corresponde a uma
potncia de dez.
Exemplos de nmeros em binrio:
11001011001
1001100
Os dgitos binrios chamam-se bits, proveniente da contrao do in-
gls Binary Digit. Assim como no sistema decimal, dependendo do
posicionamento, o algarismo ou bit ter um peso. O da extrema esquerda
ser o bit mais significativo (Most Significant Bit -MSB) e o da extrema direita
o bit menos significativo (Least Significante Bit - LSB) .
Um conjunto de 8 bits denominado byte. Um conjunto de 4 bits
denominado nybble.
1.2 Sistemas de Numerao
1.2.3 Transformao de sistemas de numerao binrio
em decimal e vice-versa
possvel converter um nmero decimal em binrio, dividindo-se o
nmero decimal por 2 sucessivamente at obter-se o quociente 0. Toma-se a
seqncia dos restos da diviso em ordem inversa e obtm-se o resultado
em binrio.
Exemplos:
Para converter o decimal 345 em binrio, realiza-se a operao indicada
abaixo:
O correspondente binrio do decimal 345 , portanto, 101011001.
Para converter o decimal 47 em binrio, realiza-se a operao indicada
abaixo:
Correspondente binrio do decimal 47 , portanto, 101111.
O processo inverso, ou seja a converso de um nmero binrio em
decimal, tambm possvel, multiplicando-se cada dgito binrio por seu peso
correspondente na base dois. A soma destes produtos resulta no equivalente
decimal, conforme ilustram os exemplos abaixo:
Para transformar o nmero binrio 1101 em decimal devemos proce-
der da seguinte forma:
1 x 2 + 1 x 2 + 0 x 2 + 1 x 2
8 + 4 + 0 + 1 = 13
O correspondente decimal do binrio 1101 , portanto, 13.
FIGURA 1.3: Converso de Numeros Decimais em Numeros Binrios
FIGURA 1.4: Converso de Numeros Decimais em Numeros Binrios
Para transformar o nmero binrio 10111 em decimal devemos proce-
der da seguinte forma:
1 x 24 + 0 x 2 + 1 x 2 + 1 x 2 + 1 x 2
16 + 0 + 4 + 2 + 1 = 23
O correspondente decimal do binrio 10111 , portanto, 23
1.2.4 Sistema Octal
O sistema octal (base 8) formado por oito smbolos ou dgitos : 0, 1,
2, 3, 4, 5, 6, 7 . Para representao de qualquer dgito em octal, necessita-
mos de trs dgitos binrios. Os nmeros octais tm, portanto, um tero do
comprimento de um nmero binrio e fornecem a mesma informao. O
sistema octal foi criado com o propsito de minimizar a representao de um
nmero binrio e facilitar a manipulao humana dos nmeros.
1.2.5 Sistema Hexadecimal
O sistema hexadecimal (base 16) foi criado com o mesmo propsito
do sistema octal (Minimizar a representao de um nmero binrio). Se con-
siderarmos quatro dgitos binrios, ou seja, quatro bits, o maior nmero que
se pode expressar com esses quatro dgitos 1111 que , em decimal, 15.
Como 15 o maior algarismo do sistema hexadecimal, com um nico dgito
hexadecimal podemos representar um conjunto de 4 bits.
O sistema hexadecimal, como o nome mesmo diz, possui 16 smbolos,
de 0 a 15. Como no existem smbolos dentro do sistema arbico, que pos-
sam representar os nmeros decimais entre 10 e 15 sem repetir os smbolos
anteriores, foram usados smbolos literais: A, B, C, D, E e F, portanto, o siste-
ma hexadecimal ser formado por 16 smbolos alfanumricos 0, 1, 2, 3, 4, 5,
6, 7, 8, 9, A, B, C, D, E, F.
A tabela a seguir mostra um quadro resumo dos sistemas de numera-
o mais utilizados:
TABELA 1.1: Sistemas de Numerao
Codificar significa representar uma determinada informao por um
cojunto de simbolos (cdigos). Neste texto, codificar significa especifica-
mente converter um dado ou uma informao numrica decimal ou alfabti-
ca em binrio, pois os equipamentos digitais e os computadores processam a
informao em binrio, ao passo que as entradas e sadas desse sistema so
acessadas pelo homem.
Existem diversas maneiras de realizar esta codificao (Existem diver-
sos cdigos em binrio). Os principais sero vistos neste captulo.
1.3.1 Cdigo BCD
O cdigo BCD (Binary Coded Decimal = Decimal Codificado em Bin-
rio) muito utilizado em displays, contadores, etc. Ele representa cada dgi-
to decimal de 0 a 9 por quatro bits binrios. Exemplo:
O nmero 360 em decimal representado em BCD como:
3 6 0
0011 0110 0000
A vantagem do cdigo BCD que, na converso de decimal para BCD
precisamos examinar apenas um dgito de cada vez e na converso de BCD
para decimal examinamos apenas quatro dgitos binrios (4 bits). No entan-
to, necessita mais dgitos do que o cdigo binrio puro.
1.3.2 Cdigo Gray
O cdigo Gray se caracteriza por variar apenas um bit na mudana de um
nmero consecutivo para outro. O cdigo Gray s vezes referido como
cdigo 8421.
1.3 Codificao
TABELA1.2: Cdigo Gray
1.3.3 Cdigo Alfanumrico ASCII
Neste cdigo cada carter alfanumrico corresponde a um nmero
binrio. conhecido internacionalmente pelo nome de American Standard
Code for Information Interchange. O cdigo utilizado principalmente na
troca de informaes ou dados entre computadores e seus sistemas perif-
ricos, ou seja o meio de comunicao entre os diversos sistemas. O cdigo
apresentado em sete bits, portanto temos 128 combinaes possveis e
podemos comunicar com isso at 128 caracteres, letras, nmeros ou smbo-
los especiais ou de controle. Junto aos sete bits de cdigo, acrescentado
um oitavo bit, como bit de paridade ou verificao e atravs dele se verifica
se o que foi transmitido est correto ou no. O valor deste bit definido pelo
tipo de paridade.
Uma varivel lgica uma varivel que atende os seguintes quesitos:
S pode assumir um de dois estados possveis (Por exemplo: aceso/
apagado, alto/baixo, ligado/desligado, etc.)
Os dois valores possveis devem ser tais que, baseados na lgica, se-
jam mutuamente exclusivos. (Se um circuito est ligado, no pode estar des-
ligado).
O sistema binrio bastante adequado para a manipulao de vari-
veis lgicas, visto que s possui dois dgitos: 0 e 1.
2.2.1 Funes de uma Varivel Lgica
Supondo que A e B sejam variveis lgicas e B dependa de A obede-
cendo a uma determinada regra chamada funo lgica. Representa-se isto
escrevendo B = f (A). Todas as maneiras possveis de B variar com A esto
representadas nas tabelas abaixo. Estas tabelas so chamadas tabelas-verda-
de da funo lgica. Consideramos os dois valores possveis para as variveis
lgicas como sendo 0 e 1.
Na primeira tabela temos a representao da funo B=A
Na segunda tabela temos a representao da funo B=contrrio
de A
Na terceira tabela temos a representao da funo B=0
Na quarta tabela temos a representao da funo B=1
Podemos representar a funo B=contrrio de A como B=A
CAPTUL CAPTUL CAPTUL CAPTUL CAPTULO OO OO 2
V VV VVARIVEIS E FUNES ARIVEIS E FUNES ARIVEIS E FUNES ARIVEIS E FUNES ARIVEIS E FUNES
LGICAS LGICAS LGICAS LGICAS LGICAS
2.1 Variveis Lgicas
2.2 Funes Lgicas
TABELA 2.1: Tabelas-Verdade da Funo Lgica
Tabela verdade uma tabela que representa todos os possveis esta-
dos lgicos a que podem ser submetidas s entradas e sadas de um circuito
digital.
2.2.2 Funes de Duas Variveis Lgicas
Como existem 4 combinaes de duas variveis binrias, gerando qua-
tro resultados; E estes quatro resultados podem combinar-se de 16 maneiras
diferentes, temos ento 16 funes possveis para duas variveis lgicas. A
tabela abaixo apresenta as usualmente empregadas diretamente na prtica:
A implementao de sistemas lgicos em circuitos eletrnicos digitais
pode ser feita considerando-se os dois estados possveis para uma varivel
lgica como sendo a presena ou no de tenso em um determinado ponto
do circuito, ou ainda como sendo dois nveis de tenso determinados. Por
exemplo: em um determinado circuito digital os dois estados possveis para
cada ponto do circuito podem ser 0V ou 5V. Normalmente denominamos os
nveis lgicos em um circuito digital de 0 e 1, ou Low e High, no importando
quais os nveis de tenso que os representaro .
Os dispositivos digitais so constitudos de circuitos eletrnicos que, a
partir dos nveis lgicos das entradas, fornecem as sadas de acordo com sua
construo, obedecendo a uma determinada funo. Estes dispositivos so
denominados portas lgicas.
Porta lgica , portanto, um circuito digital (dois estados) com uma ou
mais entradas e uma sada.
2.3.1 Funo Inverso (NOT) / Porta Lgica NOT
O Inversor uma porta lgica que tem uma nica entrada e cuja sada
o complemento da entrada. A notao da funo e o smbolo lgico esto
representados no desenho da pgina seguinte:
TABELA 2.2: Funes de Duas Variveis Lgicas
2.3 Implementao de Sistemas Lgicos
2.3.2 Funo AND / Porta Lgica AND
Na funo AND, a sada tem nvel lgico 1 somente quando as duas
entradas tem nvel lgico 1, conforme a tabela-verdade abaixo:
2.3.3 Funo OR / Porta Lgica OR
Na funo OR, a sada C s ter nvel lgico 1 se a entrada A for 1 ou
a entrada B for 1 ou ambas as entradas forem 1, conforme a tabela-verdade
abaixo:
2.3.4 Outras Portas Lgicas
2.3.5 Limitador Schmitt
Um limitador Schmitt, tambm chamado de Schmitt Trigger um cir-
cuito eletrnico utilizado para detectar se uma tenso ultrapassou um dado
nvel de referncia. Ele tem dois estados estveis e utilizado como disposi-
tivo de condicionamento de sinal: Se a tenso de entrada ultrapassar um
determinado valor, a sada vai para nvel alto. Se a tenso de entrada ficar
abaixo de determinado valor, a sada vai para nvel baixo.
FIGURA 2.2: Funo AND/Porta Lgica AND
FIGURA 2.4: Outras Portas Lgicas
FIGURA 2.3: Funo OR/Porta Lgica OR
FIGURA 2.1: Funo Inverso (NOT)/Porta Lgica NOT
O smbolo e um grfico explicativo do funcionamento do schmitt trigger
esto a seguir:
As portas lgicas bsicas dependendo da poca em que foram desen-
volvidas, do fabricante e da tcnica, so construdas a partir de componentes
discretos ou circuitos integrados.
Possuem vrios tipos de construes ou montagens (implementao)
tendo, portanto, vantagens ou desvantagens entre elas. Cada tipo de cons-
truo, embora possam representar a mesma funo lgica, diferem quanto
a fatores como: velocidade de operao, componentes empregados, po-
tncia consumida, etc. Assim, dependendo desses fatores, faz-se a opo
por esta ou aquela famlia, segundo necessidade e interesse.
Um circuito integrado possui um tipo de integrao que depende da
poca em que foi desenvolvido e do tamanho do circuito que estar contido
nele. Assim, temos por conveno a integrao em pequena escala - SSI
(Small Scale Integration), que possui at 12 componentes em uma nica pas-
tilha de silcio; a integrao em mdia escala - MSI (Medium Scale Integration),
com at 99 componentes; a integrao em larga escala LSI (Large Scale
Integration), com at 1.000 componentes em uma nica pastilha; e a
integrao em larga escala VLSI (Very Large Scale Integration), at 100.000
componentes em uma nica pastilha.
As famlias lgicas so constitudas de circuitos integrados construdos
sob uma determinada tcnica. As mais comuns so:
famlia RTL (Resistor transistor logic);
famlia DTL (Diode transistor logic);
famlia TTL (Transistor transistor logic);
famlia ECL (Emmiter Coupled logic);
famlia IIL ou IL (Integrated injection logic);
famlia MOS ou MOS FET (Metal oxid semiconductor, Field effect
transistor);
famlia CMOS (MOS complementar).
FIGURA 2.5: Limitador Schmitt (Schmitt Trigger)
2.4 Famlias Lgicas
Na tabela a seguir esto resumidas as vantagens e desvantagens de
cada famlia:
As famlias mais utilizadas na prtica so a CMOS e a TTL. As principais
caractersticas destas duas famlias esto detalhadas na tabela na pgina se-
guinte:
Obs.: Atraso propagao (delay) o tempo requerido para a sada da
porta mudar de estado aps as entradas terem mudado.
TABELA 2.3: Vantagens e Desvantagens das Famlias Lgicas
TABELA 2.4: Caractersticas das Famlias CMOS e TTL
Sadas em coletor aberto: A figura abaixo representa a sada de uma
porta com coletor aberto. Observe que, para que o circuito funcione a con-
tento, devemos utilizar um resistor externo ligado ao positivo da fonte de
alimentao (chamado de resistor pull-up). Alguns circuitos integrados pos-
suem sadas em coletor aberto e devem, portanto ser supridos de resistores
nestas sadas.
Sada tri-state: Uma sada em tri-state est representada na figura
abaixo. Este tipo de diminui o atraso provocado por capacitncias parasitas
nas portas. Observe que quando a chave S1 est fechada, a sada est em
nvel lgico zero; quando a chve S2 est fechada, a sada est em nvel lgico
um. Se nenhuma chave estiver fechada, a sada assume um terceiro estado
denominado alta impedncia (Hi-Z). como se a sada ficasse desligada do
resto do circuito. Quem diz se a porta est ou no em um estado de Hi-Z
um sinal de enable. Este tipo de configurao de sada muito til quando
dois ou mais circuitos necessitam compartilhar o mesmo meio de transmis-
so.
A lgebra criada por George Boole (1815 - 1864), facilita o entendi-
mento operacional dos circuitos eltricos digitais. Partindo de premissas pr-
estabelecidas, esta parte da matemtica muito importante para a determi-
nao de circuitos lgicos, facilitando no s o entendimento operacional de
tais circuitos, como tambm a sua simplificao e minimizao.
FIGURA 2.6: Sada em Coletor Aberto
FIGURA 2.7: Sada Tri-State
2.5 Algebra de Boole
2.5.1 Postulados Bsicos
Operao (+) tambm chamada de unio, ou OR (OU).
Operao (.) tambm chamada de interseo, ou AND (E).
Operao Complemento, tambm chamada de inverso, ou NOT
(NO)
2.5.2 Teoremas
Existem diversos teoremas envolvendo operaes AND, OR e NOT
que servem para simplificao de expresses contendo variveis lgicas (pro-
vendo uma economia nos circuitos), e tambm para alterao da expresso,
visando a utilizao de dispositivos prticos diferentes. Usa-se os smbolos
de adio para representar a funo OR, o smbolo de multiplicao para
representar a funo AND e o sinal de barra sobre a varivel para represen-
tar a funo NOT. Os dois estados possveis para as variveis so 0 e 1.
Temos a seguir alguns teoremas de uma varivel, teis para simplifica-
o de funes lgicas:
Temos a seguir alguns teoremas de duas e trs variveis, teis para
simplificao de funes lgicas:
TABELA 2.5: Operao OR
TABELA 2.6: Operao AND (E)
TABELA 2.7: Operao Complemento (NOT ou NO)
TABELA 2.8: Teorema de uma Varivel
Teorema de Morgan
Lei comutativa : A + B = B + A
Lei associativa : A . B = B . A
Lei distributiva : A + ( B + C ) = ( A + B ) + C
2.6.1 Soma Padro de Produtos
Soma padro de produtos uma estrutura de portas lgicas de dois
nveis na qual as entradas do circuito so ligadas a portas AND, e as sadas
destas portas AND so ligadas s entradas de uma porta OR. Qualquer fun-
o lgica pode ser expressa na forma de soma padro de produtos. O dese-
nho a seguir mostra um exemplo genrico.
TABELA 2.9: Teorema de Duas e Trs Variveis
FIGURA 2.8: Exemplo Genrico de Circuito que Implementa a Soma Padro de Produtos
2.6 Formas Padro de Funes Lgicas
Para expressar uma funo como soma padro de produtos, devemos
modifica-la, se necessrio, tendo em vista os teoremas e as propriedades de
funes lgicas.
Para obter a soma padro de produtos a partir de uma tabela-verdade,
devemos selecionar as linhas da tabela que tiverem sada igual a um, confor-
me o exemplo abaixo:
2.6.2 Produto Padro de Somas
Produto padro de somas uma estrutura de portas lgicas de dois
nveis na qual as entradas do circuito so ligadas a portas OR, e as sadas
destas portas OR so ligadas s entradas de uma porta AND. Qualquer fun-
o lgica pode ser expressa na forma de produto padro de somas.
Para expressar uma funo como produto padro de somas, devemos
modifica-la, se necessrio, tendo em vista os teoremas e as propriedades de
funes lgicas.
Para obter o produto padro de somas a partir de uma tabela-verdade,
devemos selecionar as linhas da tabela que tiverem sada igual a zero, inver-
tendo as entradas, conforme o exemplo na pgina seguinte:
TABELA 2.10: Obteno de Soma Padro do Produto a partir de Tabela-Verdade
FIGURA 2.9: Exemplo Genrico de Circuito que Implementa o Produto Padro de Somas
Os mapas de Karnaugh so dispositivos teis para simplificao e
minimizao de funes algbricas booleanas. Um mapa Karnaugh uma
figura geomtrica como a mostrada abaixo:
A primeira figura mostra um mapa K para 3 variveis (A,B e C) e a
segunda mostra um mapa K para 4 variveis (A,B,C e D). As vantagens do
uso dos mapas K na simplificao de funes tornam-se mais evidentes nas
funes com mais de 3 variveis. possvel desenhar mapas K para qualquer
nmero de variveis.
No exemplo abaixo demonstramos um mtodo simplificado de uso de
um mapa K para 4 variveis lgicas. Vamos projetar um circuito que tenha
quatro entradas (A,B,C e D) e uma sada (O). Nosso circuito deve compor-
tar-se conforme a tabela-verdade na pgina seguinte:
TABELA 2.11: Obteno de Produto Padro do Somas a partir de Tabela-Verdade
2.7 Mapas de Karnaugh
FIGURA 2.10: Figuras Representativas de Mapas de Karnaugh
Soluo:
1) Desenhamos um mapa K de 4 variveis de entrada e escrevemos o
nmero 1 em cada quadrculo correspondente linha da tabela verdade que
tiver sada 1:
2) Assinalamos os quadrculos com um que no estejam prximos a
nenhum outro (so considerados prximos os quadrculos que estiverem se
tocando diretamente pelas arestas ou aqueles que estiverem em posies
anlogas em linhas ou colunas nas extremidades opostas).
3) Assinalamos os grupos de quadrculos com um que estejam pr-
ximos. Os grupos de quadrculos devem ser os maiores possveis. Cada
quadrculo deve estar assinalado pelo menos uma vez. Observe a sequncia
dos desenhos na pgina seguinte:
TABELA 2.12: Tabela-Verdade para Circuitos Hipotticos
FIGURA 2.11: Primeira Etapa para Soluo do Circuito, Utilizando Mapas de Karnaugh
4) Obtemos a funo simplificada que representa a tabela - verdade
proposta, a partir da ltima verso do mapa K. Compare a expresso obtida
abaixo com o ltimo desenho da srie mostrada acima
FIGURA 2.12: Segunda e Terceira Etapas para a Soluo do Circuito
Circuitos combinacionais so aqueles nos quais a sada determinada
pelas condies da entrada, ou seja, em um determinado momento a sada
do circuito depende unicamente do estado da entrada do circuito naquele
momento. Todos os circuitos digitais vistos at este ponto do curso so con-
siderados combinacionais.
Existem alguns circuitos combinacionais clssicos, muito utilizados na
prtica, e que merecem ser estudados separadamente. So eles:
decodificadores;
codificadores;
multiplexadores (MUX);
demultiplexadores (DEMUX);
comparadores.
Um circuito decodificador, usualmente, considerado aquele que, a
partir de uma entrada fornecida em um cdigo qualquer, produz uma sada
em cdigo decimal.
A figura a seguir mostra um decodificador com uma entrada em bin-
rio com dois bits e uma sada em decimal de 4 dgitos, bem como a tabela
verdade do circuito:
CIR CIR CIR CIR CIRCUITOS CUITOS CUITOS CUITOS CUITOS
COMBINA COMBINA COMBINA COMBINA COMBINACIONAIS CIONAIS CIONAIS CIONAIS CIONAIS
3.1 Decodificadores
FIGURA 3.1: Decodificador com 2 bits de entrada e 4 sadas
Uma caracterstica importante de um decodificador que , para cada
entrada A1,A0 existe uma e apenas uma sada habilitada (ativa), permane-
cendo as demais desabilitadas.
Um exemplo de CI decodificador o 74138, que possui quatro entra-
das para cdigo binrio (endereo), e 8 vias de sada para cdigo decimal. O
74138 possui ainda uma entrada de enable ativada por trs entradas (duas
em nvel baixo e uma em nvel alto).
Um codificador executa a oprao inversa do decodificador: Para cada
linha escolhida (ativada) , uma palavra de cdigo aparecer nas linhas de
sada. A palavra de cdigo da sada geralmente nica para cada linha sele-
cionada na entrada, mas no precisa ser necessariamente assim. Abaixo te-
mos um exemplo de um possvel decodificador com quatro linhas de entrada
e quatro linhas de sada em um cdigo arbitrrio
FIGURA 3.2: Circuito Integrado 74138 (Decodificador)
3.2 Codificadores
FIGURA 3.3: Codificador com 4 Entradas e 4 bits de Sada
3.2.1 Codificador com Prioridade
Sistemas digitais freqentemente possuem sensores que indicam quan-
do alguma ao necessria. Por exemplo: Um sensor de passagem pode
indicar que uma pessoa passou por uma porta, gerando um sinal digital ( a
passagem do nvel lgico 0 para nvel lgico 1 em um condutor, por ex.). Este
sinal a indicao de que algo deve ser feito (incrementar um contador, ligar
um circuito, etc.), ou seja uma solicitao de atendimento . Normalmente
um codificador utilizado para aceitar as linhas de solicitao de atendimen-
to e apresentar o cdigo que corresponde ao endereo do componente do
sistema que faria o atendimento solicitao. Se duas solicitaes de aten-
dimento forem feitas ao mesmo tempo, temos que ter um esquema de
prioridades, ou seja, ser atendida a solicitao que tiver prioridade mais
alta.
Um circuito integrado comercial que implementa um codificador com
prioridade o 74148. Este possui todas as entradas e linhas de controle ati-
vas quando baixas. O CI aceita 8 entradas (I7 a I0) e prov trs sadas (A2 a
A0), que podem gerar 2 = 8 endereos.
Possui ainda uma entrada de habilitao (EI) e duas sadas : EO e GS.
As sadas EO e GS servem para indicar quando h uma solicitao de
atendimento ou no, conforme a tabela abaixo:
Conversor de cdigo o circuito lgico que faz a traduo de uma
informao codificada de uma determinada maneira para um cdigo diferen-
te. Um conversor de cdigo pode ser construdo ligando um decodificador e
um codificador em cascata, conforme a figura abaixo:
Existem conversores de cdigo implementados em circuitos integra-
dos disponveis comercialmente. Um exemplo tpico o conversor de cdigo
BCD para display de 7 segmentos, no qual podemos entrar com um cdigo
BCD de 4 bits e teremos na sada um cdigo de 7 bits adequado para acionar
um display de 7 segmentos que mostre o nmero da entrada em forma de-
cimal ou hexa.
s vezes os conversores de cdigo so denominados pelos fabricantes
de integrados de decodificadores.
TABELA 3.1: Sadas EO e GS do Circuito Integrado 74148
3.3 Conversores de Cdigo
FIGURA 3.4: Diagrama para a Criao de Cdigo
3.3.1 Decodificadores / Drivers
Existem alguns integrados que possuem sadas de coletor aberto com
capacidades relativamente elevadas de dissipao de potncia, como por
exemplo os integrados 7406 (Buffers/Drivers inversores) e 7407 (Buffers/
Drivers no-inversores), sendo adequados para alimentao direta de pe-
quenas cargas como lmpadas (da ordem de algumas dezenas de mA, em
at 30 V).
Existem tambm CIs decodificadores da famlia 74 com drivers incor-
porados, que so chamados decodificadores / drivers. Um exemplo o CI
74141 que um decodificador de BCD para decimal.
Um multiplexador um circuito lgico digital que possui um determi-
nado nmero de entradas e apenas uma sada. O circuito, atravs de uma
determinao externa, conecta uma nica entrada sada. Um multiplexador,
portanto, faz o papel de uma chave digital mltipla, como a que est repre-
sentada abaixo:
Uma implementao prtica de um circuito MUX demonstrada na
figura abaixo. No caso, as entradas S0 e S1 determinam, atravs de um cdi-
go binrio, qual das entradas (I0 a I3) estar conectada com a sada (O). Um
circuito MUX tem sua aplicao mais bvia no compartilhamento de uma
nica via de transmisso de dados por mais que um circuito, dividindo o tem-
po.
3.4 Multiplexadores (MUX)
FIGURA 3.5: Representao de um Multiplexador (MUX)
FIGURA 3.6: Implementao de Circuito MUX com Portas NOT, AND e OR
3.4.1 Multiplexador como Gerador de Funes
Um circuito MUX pode ser utilizado para gerar uma funo lgica arbi-
trria das variveis selecionadoras. Para isto, devemos escrever a funo ar-
bitrria na forma de soma de produtos das variveis de seleo e ativamos as
entradas correspondentes a cada parcela da soma. Por exemplo: se desejar-
mos criar, atravs de um multiplexador, um circuito que apresente na sada a
funo:
Escrevemos a funo como soma de produtos das duas variveis de
seleo ( S1 e S2):
A primeira parcela da soma, no circuito de portas da pgina anterior,
ser gerado fazendo I1 = 1. A segunda parcela ser gerada fazendo I0 = 1.
A terceira parcela ser gerada com I2 = 1.
Um exemplo de CI multiplexador o 74151, que possui trs entradas
de seleo e 8 vias de entrada. O 74151 possui ainda uma entrada de enable
ativada por nvel baixo e duas sadas complementares.
3.4.2 Multiplexao com Coletor Aberto
Se tivermos diversos chips com sadas de coletor aberto, e necessita-
mos multiplexar estas sadas, no necessrio usar um CI multiplexador adi-
cional, pois se ligarmos todas as sadas a um ponto comum , com um resistor
de pull-up (resistor ligado ao positivo da fonte de alimentao), o circuito ir
funcionar perfeitamente bem, desde que apenas um integrado esteja habi-
litado de cada vez.
O = S1 + S1 S0
O = S1(S0 + S0) + S1 S0
O = S1 S0 + S1 S0 + S1 S0
FIGURA 3.7: CI Multiplexador 74151
3.4.3 Multiplexao com Sada Tri-State
Circuitos integrados com sadas em tri-state tambm podem ser
multiplexados sem o auxlio de um circuito especial, visto que as sadas esto
desligadas (em alta impedncia - HiZ) se o circuito correspondente estiver
desabilitado. Basta, portanto, ligar todas as sadas a um ponto comum e habi-
litar um circuito de cada vez.
A linha de dados compartilhada por mais de um circuito chamada
BUS ou Barramento.
Na prtica, normalmente utilizamos um BUS para muitas fontes de si-
nal diferentes, recorrendo multiplexao. O Demultiplexador um circuito
que recebe um sinal do BUS e o dirige para o receptor adequado. Um
demultiplexador pode ser considerado um decodificador no qual, em cada
porta AND foi acrescentada uma entrada adicional que ligada ao BUS.
Um demultiplexador de uma linha para quatro linhas mostrado na
figura abaixo:
FIGURA 3.8: Circuito Multiplexador com Coletor Aberto
3.5 Demultiplexadores (DEMUX)
FIGURA 3.9: Implementao de Demultiplexadores de 4 Linhas
3.5.1 Mux e Demux em Comunicao
Circuitos multiplexadores e Demultiplexadores podem ser utilizados
para tornal possvel o compartilhamento de uma nica linha de transmisso
para vrios emissores e receptores.
Neste caso, os usurios compartilham a linha no tempo, conforme re-
presentado no desenho abaixo. O bloco denominado contador e o clock
do sistema sero estudados em detalhes mais frente.
Uma grande parte dos circuitos lgicos digitais, normalmente, utilizam
circuitos especializados em comaparar dois nmeros binrios e determinar
se estes so iguais ou diferentes, e qual dos dois maior. Para o caso em que
os nmeros possuem apenas um bit, o circuito simples e requer apenas
algumas portas simples. Para nmeros maiores o circuito torna-se mais com-
plexo, e existem CIs dedicados para este fim.
O CI 7485 um circuito de comparao de magnitude que possui
duas entradas de quatro bits (A e B) e trs sadas (A>B, A<B , A=B). Possui
ainda trs entradas de cascateamento para possibilitar a comparao entre
nmeros com mais que 4 bits.
O bit de paridade um bit que se adiciona a uma palavra binria, para
diminuir o risco de perda de integridade de dados em uma transmisso, por
exemplo. Existem dois tipos de paridade: Par e mpar. Na paridade par, o bit
adicionado palavra deve ser tal que o total de bits 1 seja par. Na paridade
mpar, o bit adicionado palavra deve ser tal que o total de bits 1 seja
mpar.
Na recepo da palavra, existe um circuito para verificao da parida-
de. Se alguma falha na transmisso ocorreu, provavelmente ser detectada.
O CI 74180 um gerador e verificador de paridade, e pode verificar
uma palavra de 9 bits, gerando o 10 bit de paridade. O 74180 possui 8
entradas para a palavra a ser verificada (A a H), 2 entradas (ODD e EVEN)
para o 9 bit ou para ligao em cascata, e 2 sadas (odd e even) e que
indicam a paridade das entradas.
FIGURA 3.10: Diagrama de Blocos Mostrando Circuitos MUX e DEMUX no compartilhamento
de linha de transmisso
3.6 Comparadores Digitais
3.7 Gerao e Verificao de Bit de Paridade
Um latch um circuito lgico que, sem interveno externa, perma-
nece indefinidamente em um determinado estado (High ou low, 1 ou 0). Ao
contrrio dos circuitos combinacionais, o latch no depende unicamente das
suas entradas para determinar suas sadas, visto que na ausncia de entradas
ele ainda mantm um nvel lgico definido.
No desenho abaixo est representado um latch construdo com duas
portas inversoras:
Um latch pode ser usado para armazenar , ou seja registrar ou ainda
memorizar um
valor 0 ou 1 (chamado bit).
Um conjunto de 8 latchs pode ser considerado um registrador de pa-
lavras de 8 bits onde escrevemos um valor ou dado.
Os dois estados possveis de um latch so chamados de set (quando
Q=1) e reset (quando Q=0). O estado reset chamado s vezes de clear,
ou seja, limpo. Para levar o latch da figura acima para o estado setado ou
resetado, basta forar a entrada Q para o nvel lgico 1 ou 0, respectivamen-
te.
41.1 Latch SR
Podemos construir um latch utilizando portas NOR, conforme dese-
nho a seguir, obtendo assim duas entradas chamadas entradas de controle.O
comportamento do circuito est resumido na tabela verdade a seguir:
LA LA LA LA LAT TT TTCHS AND FLIP CHS AND FLIP CHS AND FLIP CHS AND FLIP CHS AND FLIP-FL -FL -FL -FL -FLOPS OPS OPS OPS OPS
4.1 Latchs
FIGURA 4.1: Latch com Duas Portas Inversoras
O mesmo circuito que est representado acima, se for implementado
com portas NAND, obedecer a tabela abaixo:
O smbolo do latch SR est representado no desenho abaixo:
O circuito integrado 74279 possui quatro latchs SR implementados com
portas NAND, sendo que dois deles tem as entradas S e R normais e dois
deles tem trs entradas :
S1, S2 e R (para serem setados necessitam de sinais em duas entra-
das).
4.1.2 Chave sem Trepidao
Uma caracterstica das chaves mecnicas de liga/desliga que o con-
tato trepida (bouces) diversas vezes antes de repousar em um estado deter-
minado. Isto pode causar problemas em um circuito digital, j que a abertura
FIGURA 4.2: Latch SR (Representao e Tabela-Verdade)
TABELA 4.1: Tabela-Verdade Latch SR com Portas NAND
FIGURA 4.3: Representao Latch SR
ou fechamento de uma chave no ir causar a simples alterao de nvel
lgico 1 para 0 ou vice-versa, e sim ir gerar um trem de pulsos geralmente
indesejvel. Um circuito como o representado no desenho abaixo elimina o
efeito da trepidao da chave, j que, se a chave trepidar, as entradas do
latch permanecero em nvel lgico 0, mantendo as sadas com seu valor
inalterado.
4.1.3 Latchs Controlados
Um latch controlado ou dinmico nada mais do que um latch que
possui uma entrada adicional de habilita (Enable), que recebe um sinal de
controle (strobe) habilitando o latch a registrar o dado presente em suas
entradas (R e S). Um exemplo de latch deste tipo est representado no de-
senho abaixo.
Diz-se que este tipo de latch tem a caracterstica de ser transparente,
j que a sada segue a entrada sempre que o latch estiver habilitado. Um
latch que possui apenas uma entrada de dados denominado latch tipo D.
A seguir temos um diagrama de tempos representando o funciona-
mento do latch da figura acima.
FIGURA 4.4: Circuito Anti-Trepidao
FIGURA 4.5: Latch Controlado (com Entrada Enable/Clock)
O circuito integrado 74373 possui oito latchs transparentes tipo D,
com sadas tri-state controladas por um pino de Enable e entradas controla-
das por um pino de Enable tambm.
4.1.4 Sincronismo (Clocking)
Um sistema sncrono aquele em que aplicamos sua entrada Enable
um sinal (Clock) que executa transies entre os nveis alto e baixo, habili-
tando e desabilitando o circuito nos momentos apropriados. A cada ciclo
alto-baixo, o processamento do circuito avana um passo. A velocidade do
processamento depende da frequncia destes ciclos. O tempo destinado ao
ciclo do clock depende dos atrasos de propagao dos dispositivos fsicos
empregados.
Os latchs controlados apresentam deficincias em sistemas sncronos,
pois tem suas sadas inteiramente, ou em parte, ligadas entradas de outros
latchs. Neste caso encontramos problemas quando desejamos ler e escre-
ver um dado em um latch no mesmo perodo do relgio (clock). Circuitos
que superam estas deficincias so chamados de Flip-Flops.
4.2.1 Flip-Flop Mestre-Escravo
O flip-flop mestre-escravo um circuito lgico armazenador no-trans-
parente, no qual acoplamos dois latchs em sequncia, com um mesmo sinal
de habilitao (clock) para os dois, sendo que no segundo latch (escravo) o
sinal invertido, conforme desenho a seguir:
FIGURA 4.6: Diagrama de Tempos do Latch da Figura 4.5
4.2 Flip-Flops
No flip-flop mestre-escravo, ocorre o seguinte:
Quando o pino de clock passa de 0 para 1, o valor lido na entrada
armazenado no latch mestre.
Quando o pino de clock passa de 1 para 0, o valor armazenado no latch
mestre passa para a sada do latch escravo.
Este modo de funcionamento permite a construo de dispositivos
chamados registradores de deslocamento ou shift-registers , bastante uti-
lizados na prtica.
4.2.2 Entradas Diretas
Entradas diretas so entradas que podem setar(preset) ou resetar(clear)
o flip-flop sem depender do sinal do clock. Estas entradas so s vezes cha-
madas de entradas assncronas. As entradas diretas prevalecem totalmente
sobre as entradas sncronas.
4.2.3 Flip-Flop JK
O flip-flop JK um flip-flop modificado para que, na condio R=1 e
S=1, a sada inverta-se (altere o seu estado) . A representao de um circui-
to de flip-flop tipo JK, bem como a sua tabela-verdade est no desenho a
seguir:
FIGURA 4.7: Flip-Flop Mestre-Escravo
4.2.4 Flip-Flop Tipo T
Um flip-flop tipo T um flip-flop que chaveia a sada quando a entrada
de controle for ativa e no altera-se quando a entrada for inativa. O flip-flop
tipo T pode ser construdo ligando-se juntas as entradas J e K de um flip-flop
JK.
4.2.5 Flip-Flop JK Gatilhado pela Borda
O flip-flop mestre-escravo (Tanto no modo SR como JK), tem a se-
guinte desvantagem: Se alguma alterao rpida (rudo) ocorrer durante um
pulso ativo do clock, esta alterao pode ser detectada e registrada, confor-
me mostra o diagrama de tempos representado a seguir:
O flip-flop gatilhado pela borda resolve o problema apresentado ante-
FIGURA 4.8: Circuito Flip-Flop tipo JK e sua Tabela-Verdade
FIGURA 4.9: Diagrama de Tempos Mostrando Rudo Detectado por Flip-Flop tipo JK ou SR
riormente, j que a sada a resposta entrada, mas somente aos dados
imediatamente anteriores transio de gatilho do sinal de relgio.
4.2.6 Flip-Flops Mestre-Escravo com Data-Lock-Out
Existem flip-flops do tipo mestre-escravo nos quais os dados so guar-
dados no mestre durante a borda positiva do clock, e so trasnferidos para a
sada durante a borda negativa do pulso do clock. Estes so denominados
flip-flops mestre-escravo com Data-Lock-Out.
Neste flip-flop, pode haver mudana na entrada durante o nvel posi-
tivo do clock, pois a informao da entrada j foi armazenada no mestre na
borda positiva do clock. Abaixo temos o diagrama de tempos que compara as
formas de onda para um flip-flop mestre-escravo normal e um com data-
lock-out
4.2.7 Flip-Flop Tipo D
Um flip-flop tipo D um flip-flop tipo mestre-escravo, modificado da
forma indicada no desenho abaixo. Em um flip-flop tipo D, o dado presente
na entrada aparece na sada Q, em resposta uma transio negativa do
relgio.
Existe um circuito alternativo disponvel mais econmico que o flip-
flop mestre-escravo modificado, que tem gatilhamento na borda positiva da
transio do relgio.
Utilizando outros circuitos no mostrados aqui, os flip-flops podem
ser habilitados, na prtica, de quatro maneiras diferentes:
FIGURA 4.10: Diagrama de Tempos Comparativos entre Flip-Flops Mestre-Escravo com e
sem Data-Lock-Out
FIGURA 4.11: Flip-Flop Mestre-Escravo Modificado (Flip-Flop tipo D)
a) habilitado quando o clock est em nvel 1;
b) habilitado quando o clock est em nvel 0;
c) habilitado na transio de 0 para 1 do clock;
d) habilitado na transio de 1 para 0 do clock.
4.2.8 Parmetros dos Flip-Flops
a) Tempo de Set-Up - t
Set-Up
o tempo mnimo que o sinal deve permanecer nas entradas antes da
ocorrncia do pulso de gatilhamento
b) Tempo de Manuteno - t
hold
o tempo que o sinal deve permanecer nas entradas aps a ocorrn-
cia do pulso de gatilhamento.
c) Freqncia mxima - f
max
a maior freqncia de pulsos de clock que pode ser aplicado ao dis-
positivo, mantendo chaveamento confivel.
FIGURA 4.12: Modos de Habilitao de Flip-Flops
FIGURA 4.13: Tempo de Set-Up
FIGURA 4.14: Tempo de Manuteno
Registradores so um grupo de elementos (flip-flops, por ex.) capa-
zes de guardar uma informao, e que funcionam juntos em uma unidade.
Os registradores mais simples armazenam uma palavra binria que pode ter
n bits. Existem tambm registradores mais complexos como os de desloca-
mento (shift registers) e contadores que, alm de armazenar a palavra, po-
dem executar uma determinada operao sobre esta palavra.
O desenho abaixo representa um registrador simples para palavra de
quatro bits. Os registradores normalmente so mais complexos que o mos-
trado abaixo, tendo sinais de controle que habilitam sua leitura ou escrita.
5.1.1 Registradores de Deslocamento (Shift Registers)
Uma caracterstica bastante til em um registrador a possibilidade de
efetuar um deslocamento , isto , a possibilidade de um dado registrado em
um bit deslocar-se atravs das unidades de armazenamento (flip-flops). Um
registrador de deslocamento um dispositivo sncrono que pode ser utiliza-
do para armazenar n bits com apenas um pino de entrada.
O desenho a seguir representa um registrador de deslocamento de 4
bits, utilizando flip-flops do tipo JK.
REGISTRADORES E REGISTRADORES E REGISTRADORES E REGISTRADORES E REGISTRADORES E
CONT CONT CONT CONT CONTADORES ADORES ADORES ADORES ADORES
FIGURA 5.1: Registrador Simples para Palavra de 4 Bits
5.1 Registradores
FIGURA 5.2: Registrador de Deslocamento de 4 Bits, com Flip-Flops tipo JK
Existem registradores de deslocamento com circuitos lgicos prprios
para a inverso de ligao entre os flip-flops, de forma que possamos inver-
ter o sentido do deslocamento.
Se ligarmos a sada do ltimo flip-flop entrada do primeiro, obtemos
um registrador de deslocamento que no perde o ltimo bit, mas sim trans-
fere o seu valor para o primeiro. Este tipo de circuito denominado registra-
dor com rotao.
O CI 74194 um registrador de deslocamento universal bidirecional
de quatro bits. O CI 74 164 um registrador de deslocamento de 8 bits.
5.1.2 Formato Srie e Paralelo
Os dados digitais so apresentados e transmitidos de duas formas :
Srie e paralelo. No formato srie, os dados so conduzidos (transmitidos)
por um nico fio. No formato paralelo, necessitamos de tantos fios quantos
forem os bits a serem transmitidos. O formato srie mais econmico, mas
menos rpido. Frequentemente, necessitamos fazer a converso da apre-
sentao de dados em srie para paralelo e vice-versa. O circuito registrador
de deslocamento adequado para este fim.
Um contador um arranjo de flip-flops que avana de um estado para
outro em resposta a um evento. Este evento pode ser a passagem de uma
pea por uma esteira na linha de produo, a passagem de uma pessoa por
uma roleta, etc. , e geralmente traduzido na forma de um pulso de clock.
Observe que um relgio digital nada mais do que um contador em que o
evento a ser contado um perodo de tempo.
Existem dois tipos de contadores: Os contadores sncronos, nos quais
o sinal de clock aplicado a todos os flip-flops componentes do conjunto ao
mesmo tempo e os contadores assncronos , nos quais o sinal aplicado ao
clock de cada flip-flop pode diferir.
5.2.1 Contadores Sncronos
5.2.1.1 Contador em Anel
O contador em anel um registrador de deslocamento ligado em con-
figurao de rotao, no qual carregamos previamente o valor 1 em apenas
um dos flip-flops. Este tipo de contador tem, portanto, uma sada em deci-
mal. No desenho na pgina seguinte est representado um contador em
anel com mdulo 4:
5.2 Contadores
5.2.1.2 Contador em Anel Torcido
O contador em anel torcido, ou contador Johnson, idntico ao da
figura anterior, com excesso que para fechar o anel, ligamos a sada Q\ do
ltimo flip-flop entrada D do primeiro. Com este arranjo, obtemos 8 com-
binaes possveis para quatro flip-flops, ao contrrio do circuito da Figura
5.3, que s tinha mdulo 4. Este tipo de circuito, no entanto, necessitar de
uma lgica adicional (um decodificador) para obter uma sada aceitvel.
5.2.1.3 Contador Sncrono em Cdigo Binrio
Um circuito utilizando flip-flops tipo T , montados como mostra a figu-
ra abaixo um contador em binrio de 4 bits, ou seja, pode contar at 16.
Lembre que os flip-flops tipo JK com as entradas J e K ligadas juntas um
flip-flop tipo T. Este tipo de contador mais lento que o contador em anel,
visto que , dependendo da situao, o sinal deve se propagar atravs de uma
cascata de portas AND.
5.2.1.4 Contadores Sncronos de Mdulo Arbitrrio
Para construir um contador de mdulo arbitrrio, comeamos com um
nmero de flip-flops suficiente para prover um nmero de estados igual ou
maior que o mdulo. Em seguida devemos decidir quais estados entre os
possveis devem ser eliminados. Devemos ento decidir a ordem pela qual o
contador deve passar pelos estados no eliminados.
Finalmente devemos projetar uma lgica combinacional de forma que
o contador passe de estado para estado conforme desejamos. Os mtodos
especficos para o projeto de um gerador de mdulo arbitrrio fogem do
escopo deste documento.
FIGURA 5.3: Contador Sncrono, com Configurao em Anel e Mdulo 4
FIGURA 5.4: Contador Binrio de 4 Bits, Sncrono
5.2.2 Contadores Assncronos
5.2.2.1 Contadores por Pulsao (Ripple Counters)
Tambm chamado contador Srie. Este tipo de contador construdo
ligando-se flip-flops tipo T ligados em cascata conforme o desenho abaixo.
A entrada T do flip-flop deve ser mantida em nvel 1 para que o flip-flop
opere em modo de chaveamento. O relgio externo (clock) s ligado no
primeiro flip-flop. Para que o efeito do clock possa ser sentido em um deter-
minado flip-flop, este deve se propagar atravs de todos os flip-flops ante-
riores.
Um contador por pulsao pode usar flip-flops que chaveiam na bor-
da positiva ou na borda negativa do sinal aplicado na entrada de clock. Pode-
se ainda ligar a entrada de clock de cada flip-flop sada Q ou Q\ do flip-flop
anterior. Dependendo do tipo de arranjo, o contador contar para cima ou
para baixo.
5.2.3 Circuitos Integrados Contadores
Existe um grande nmero de circuitos integrados contadores , sendo
que alguns possuem circuitos bastante complexos. Todos baseiam o funcio-
namento em flip-flops. Na famlia TTL 74, os mais simples so o 7490, 7492
e 7493.
O 7490 um contador de dcadas (mdulo 10). Internamente temos
um conjunto de 3 flip-flops que compe um contador mdulo 5 e mais um
flip-flop que um contador mdulo 2. Se ligarmos externamente a sada QA
(pino 12) entrada B ( pino 1), obtemos um contador de dcadas. Neste
caso o sinal de entrada conectado entrada A ( pino 14). O 7490 possui 4
entradas de reset que determinam as sadas, conforme a tabela a seguir:
FIGURA 5.5: Contador por Pulsao
TABELA 5.1: Direo de Contagem Conforme Ligao e Tipo de Chaveamento em um
Contador por Pulsao
O 7492 possui 4 flip-flops (A,B,C e D) interligados de maneira que
possam ser usados das seguintes maneiras:
flip-flop A pode ser usado separadamente como contador
mdulo 2;
os flip-flops B, C e D podem ser usados como contador mdulo
6;
os quatro flip-flops podem ser usados como contador mdulo
12.
O 7493 um contador de pulsao com quatro flip-flops, sendo que
o primeiro isolado dos demais, formando assim trs possibilidades de uso :
1 contador mdulo 2;
1 contador de pulsao mdulo 8;
1 contador de pulsao mdulo 16, interligando externamente o
primeiro flip-flop aos demais.
Pode-se interligar dois circuitos 7493, como qualquer outro circuito
integrado contador, para formar um contador de pulsao maior. Existem in-
tegrados que possuem uma sada de carry que facilitam esta interligao.
TABELA 5.2: Entradas e Sadas do CI Contador 7490
Na maioria dos circuitos digitais existem circuitos denominados arit-
mticos que executam as operaes de adio, subtrao, multiplicao e
diviso de nmeros binrios. Existem tambm dispositivos flexveis tais como
as Unidades Aritmticas e Lgicas (ULAs), que so fornecidas em forma de
CIs e podem executar diversas operaes, dependendo de como forem
programadas (conforme o estado de determinadas entradas que determi-
nam a funo a executar).
O meio somador um circuito destinado a somar dois bits. A soma de
dois bits obedece as regras da tabela verdade a seguir:
A partir da ltima tabela , pode-se chegar ao circuito que calcula a
soma e o carry:
um circuito bsico destinado a subtrair dois bits. A subtrao de dois
bits obedece as regras da tabela a seguir:
CIR CIR CIR CIR CIRCUITOS ARITMTICOS CUITOS ARITMTICOS CUITOS ARITMTICOS CUITOS ARITMTICOS CUITOS ARITMTICOS
6.1 Meio Somador
6.2 Meio Subtrator
TABELA 6.1: Tabela-Verdade para Meio Somador
FIGURA 6.1: Circuito para Soma e Carry (Meio Somador)
A partir da tabela acima, pode-se chegar ao circuito que calcula a
subtrao e o carry:
O somador descrito neste item utilizado para soma de dois nmeros
binrios, cada qual contendo mais que um bit. Nestes casos, quase sempre
h necessidade de somar-se trs bits (os dois nmeros mais um eventual
vai um). A tabela verdade que rege a soma de trs bits a que est repre-
sentada seguir:
A partir da tabela anterior, chega-se expresso que calcula a soma de
trs bits:
6.3 Meio Inteiro
TABELA 6.3: Tabela-Verdade para Soma de 3 Bits
TABELA 6.2: Tabela-Verdade para Meio Subtrator
FIGURA 6.2: Circuito para Subtrao e Carry (Meio Subtrador)
Da mesma forma que o somador, quando se deseja subtrair dois n-
meros binrios com mais de um bit cada, quase sempre h necessidade de
efetuar uma operao envolvendo 3 bits. Neste caso, a tabela-verdade que
rege a subtrao a mostrada abaixo. O carry o pede emprestado, no
caso.
A partir da tabela acima, chega-se expresso que calcula a subtrao
de trs bits:
O somador paralelo soma todos os bits das parcelas a serem somados
simultaneamente, conforme mostra a figura abaixo. Isto aumenta a velocida-
de da soma, mas requer mais hardware.
O circuito somador srie mais lento que o somador paralelo, mas
gasta menos hardware.
O circuito est representado no desenho abaixo e funciona da seguin-
te forma: As parcelas da soma so carregadas em dois registradores de des-
locamentos de n bits. Temos disposio um registrador de deslocamento
de N+1 bits para registrar o resultado. Temos um clock comum a todo o
conjunto. A cada pulso de clock, o resultado da soma de dois bits guardado
e dois bits mais significativos so apresentados ao circuito somador inteiro.
TABELA 6.4: Tabela-Verdade para Subtrao de 3 Bits
6.4 Subtrator Inteiro
6.5 Somador Paralelo
6.6 Somador Srie
FIGURA 6.3: Circuito Somador Paralelo
Um flip-flop tipo D atrasa o bit de carry resultante da soma de forma
que este seja apresentado no prximo ciclo.
O 7483 um circuito integrado somador de 4 bits que aceita dois
nmeros de quatro bits como entradas e fornece na sada a soma de quatro
bits e um bit de carry.
Boa parte dos circuitos digitais utiliza apenas um circuito para soma e
subtrao. Neste processo, no caso de efetuarmos uma subtrao, repre-
senta-se o subtraendo como um nmero negativo e efetua-se uma soma
comum. A maneira mais usual de representao de nmeros negativos em
binrio denominada complemento de dois. Para achar o complemento de
dois de um determinado nmero binrio basta inverter este nmero e somar
1 ao resultado. Da mesma forma, se um resultado tiver 1 no bit mais signifi-
cativo, isto significa que este um nmero negativo, e devemos calcular o
seu complemento de dois.
Exemplo:
30 - 25 = 5
30 = 11110
25 = 11001
25 em comp. de dois = 00111
11110
+ 00111
= 00101 = 5
Na figura 6.5 temos representado um circuito somador subtrator para-
lelo de 4 bits que utiliza o processo de complemento de dois. Quando a
entrada de seleo estiver em 0, a operao realizada pelos blocos somadores
inteiros A+B. Quando a entrada de seleo estiver em 1, a operao rea-
FIGURA 6.4: Somador Srie
6.7 Representao em Complemento de Dois
6.8 Circuito Subtrator Somador
lizada A+B+1 como B+1 o complemento de dois de B, na verdade
estamos realizando a subtrao de A e B.
Uma ULA um dispositivo lgico combinacional que aceita duas en-
tradas A e B e gera uma funo na sada F que est relacionada s entradas
por uma operao lgica ou aritmtica. A maneira pela qual as sadas esto
relacionadas com as entradas depende do bits seletores de funo S0, S1,
etc.
O circuito Integrado 74181 uma ULA bsica de linha 74. Possui duas
entradas para palavras de quatro bits (A e B), uma sada de quatro bits (F)
para o resultado da operao, uma entrada de quatro bits para seleo de
operao (S), um bit para seleo de modo (m), uma entrada para o carry-in
(o carry-in no afeta as operaes lgicas), uma sada para o carry-out, e
uma sada indicativa de igualdade (A=B).
A tabela abaixo resume as funes da ULA 74181
FIGURA 6.5: Circuito Subtrador Somador
6.9 ULA (Unidade Lgica e Aritmtica)
TABELA 6.5: Conjunto de Funes da ULA 74181
J vimos que atravs de dispositivos eletrnicos como registradores,
podemos armazenar uma palavra de n bits. Memrias so dispositivos utiliza-
dos para armazenar palavra binrias na ordem de centenas de milhares. Pode-
se utilizar flip-flops para o armazenamento em memrias ou outro dispositi-
vo qualquer que sirva para este fim.
Os circuitos de memria normalmente tem as seguintes entradas e
sadas:
algumas vias de entrada de dados para gravao e algumas sa-
das para leitura (que fisicamente podem ser as mesmas);
algumas vias para endereo , que selecionar qual registrador
ser lido / escrito, de acordo com um cdigo (endereo de memria);
um pino que habilita o circuito (Chip Select - CS). Se o circuito
no estiver habilitado, as sadas permanecem em alta impedncia;
um pino de leitura / escrita, que habilita uma destas duas opera-
es ou apenas leitura, dependendo do tipo de memria.
Memria RAM uma memria de leitura e escrita, isto , que pode
ser gravada com um determinado valor e este valor pode ser posteriormente
lido. Alm disso, podemos acessar qualquer registrador desejado aleatoria-
mente para ler ou escrever uma palavra. A memria RAM comum necessita
de alimentao eltrica para manter a integridade de seus dados. por este
motivo, pertencente ao grupo de memrias volteis.
Quanto sua construo, as memrias RAM podem ser de dois tipos
bsicos: RAM esttica e RAM dinmica.
Na memria RAM esttica, os bits so armazenados em flip-flops in-
dividuais e permanecem armazenados indefinidamente enquanto o circuito
for alimentado.
MEMRIAS MEMRIAS MEMRIAS MEMRIAS MEMRIAS
FIGURA 7.1: Diagrama de uma Memria Hipottica de 8 Palavras de 6 Bits
7.1 Memria RAM (Memria de Acesso
Aleatrio)
A memria RAM dinmica armazena os bits atravs de carga em dimi-
nutos capacitores.
Como um capacitor deste tipo ocupa muito menos espao que um
flip-flop em um CI, a memria dinmica resulta bem mais compacta que a
esttica. Em compensao, o bit em um capacitor permenece ntegro por
apenas uma frao de tempo (aprox. 2 ms), devido s fugas. Para contornar
este problema este tipo de memria deve ter um circuito auxiliar que verifi-
que temporariamente os capacitores e os recaregue, se for necessrio. Esta
operao denominada refresh.
A maioria das memrias tem sadas em coletor aberto ou tri-state para
permitir a ligao em paralelo e consequentemente melhorar a capacidade
de manuseio de dados. Assim, quando o Chip Select no estiver ativo, o
componente ficar em estado de alta impedncia, e no se pode nem escre-
ver na memria nem ler os seus contedos. Isto significa que a memria
estar desconectada de seus componentes externos.
A operao de gravao ou escrita feita colocando-se os dados nas
linhas de entrada, habilitando-se o chip , colocando-se os sinais de endereo
na posio desejada e habilitando a escrita da memria. Deste modo os da-
dos das linhas de entrada sero escritos na posio selecionada.
Do mesmo modo, a operao de leitura feita habilitando-se o chip ,
colocando-se os sinais de endereo na posio desejada e habilitando a lei-
tura da memria. Deste modo os dados da posio de memria selecionada
ficaro disponveis na sada, para leitura.
Uma memria ROM (Read Only Memory) um tipo de memria no
qual podemos ler, mas no escrever. Os contedos so fixos e inalterados,
sendo estabelecidos na hora da fabricao.
Em uma ROM, os contedos no precisam ser alterados. Portanto no
necessitamos de flip-flops ou dispositivos semelhantes. Uma ROM na ver-
dade nada mais do que um conversor de cdigo e pode ser construdo a
partir de dispositivos mais simples e baratos que as portas normalmente uti-
lizadas.
7.2.1 Memrias ROM Programveis (Proms)
Existem circuitos de ROM que permitem que o usurio estabelea as
informaes que sero armazenadas, ao invs do fabricante. Estas memrias
so chamadas de memrias PROM (Memrias de leitura programveis). A
gravao s pode ser feita uma nica vez e no mais alterada. Normalmente
a gravao feita atravs da queima de elos fusveis que determinam se a
posio de memria conter um ou zero.
7.2.2 Memrias ROM Programveis e Apagveis
(Eproms)
Na EPROM, os dados so armazenados em dispositivos baseados em
MOSFETs. Estes dispositivos fazem ou no a conexo (guardam bit um ou
7.2 Memrias ROM
zero) conforme haja ou no carga eltrica na porta do transstor. A progra-
mao feita atravs de um programador de EPROMs. Uma caracterstica
importante a de que a exposio luz ultravioleta forte (por aproximada-
mente 30 min.) permite a fuga das cargas, apagando a memria. O apaga-
mento possibilita uma nova programao (gravao).
A ligao de memrias em paralelo utilizada quando o nmero de
palavras e/ou o nmero de bits por palavra disponvel em um determinado
CI no adequado.
Abaixo est representado a uma ligao em paralelo para aumentar o
nmero de bits por palavra:
O prximo desenho mostra uma ligao em paralelo para aumentar o
nmero de palavras do conjunto:
Para possibilitar flexibilidade no nmero de bits por palavra, os fabri-
cantes oferecem circuitos de memria com um s bit por palavra. Aps sele-
cionar um circuito com o nmero adequado de palavras, construmos uma
memria com n bits/palavra atravs da ligao em paralelo de n circuitos.
7.3 Ligao de Memrias em Paralelo
FIGURA 7.2: Ligao de Memrias em Paralelo para Aumentar Nmero de Bits por Palavra
FIGURA 7.3: Ligao de Memrias em Paralelo para Aumentar Nmero de Palavras
As memrias vistas at agora so todas de acesso aleatrio, isto ,
qualquer posio de memria pode ser acessada gastando aproximadamen-
te o mesmo tempo, colocando o cdigo adequado nos pinos de endereo.
Existe outro tipo de memria denominado memrias-srie, em que os dados
so guardados seqencialmente em uma ordem pr-determinada.
Isto significa que o tempo de acesso memria-srie depende do n-
mero de endereos interpostos entre o endereo desejado e o endereo
presente. As memrias srie so mais econmicas que as de acesso aleat-
rio, mas em compensao so mais lentas.
Existem dois tipos principais de memrias-srie:
Aquelas nas quais as palavras aparecem na sada na mesma ordem em
que foram escritas. Elas so implementadas utilizando shift-registers ligados
em anel. Por isso, o dispositivo s vezes chamado de first-in-first-out (FIFO);
Aquelas nas quais as palavras aparecem na sada na ordem inversa em
que foram escritas. Elas so implementadas utilizando shift-registers
bidirecionais. Por isso, o dispositivo s vezes chamado de last-in-first-out
(LIFO).
7.4 Memrias Srie
comum acontecerem situaes em que se precisa trabalhar com si-
nal digital ao invs do analgico e vice-versa. Para resolver estas situaes
foram criados dispositivos denominados conversores Analgico/Digital (A/
D), que convertem um sinal analgico em digital e conversores (D/A), que
fazem a operao inversa.
Nos conversores A/D e D/A, a importncia maior dada a amplitude
do sinal, de entrada e de sada respectivamente, de maneira que exista uma
exata correspondncia entre o sinal analgico e o quantificado em digital e
vice-versa.
O conversor D/A converte n bits de sinal, presente em sua entrada,
em um correspondente sinal analgico de sada e no tempo, de modo que, a
cada valor binrio colocado rm sua entrada, fornecer somente um nvel
analgico de tenso na sada:
8.1.1 Conversor D/A do Tipo Somador
Este conversor soma os nveis lgicos correspondentes a cada bit, sen-
do que o bit mais significativo corresponde com um nvel de tenso maior ou
proporcional na soma, se comparado aos bits menos significativos.
FIGURA 8.1: Conversor D/A
CONVERSORES D/A e A/D CONVERSORES D/A e A/D CONVERSORES D/A e A/D CONVERSORES D/A e A/D CONVERSORES D/A e A/D
8.1 Conversores Digitais/Analgicos (D/A)
FIGURA 8.2: Conversor D/A Tipo Somador
Quanto menos significativo o bit, maior a resistncia, que dobra a
cada bit. Consequentemente, maior a queda de tenso sobre a mesma e
menor a tenso com que contribui na sada, uma vez que os nveis de
tenso de cada bit digital de A1 a An, so iguais.
O amplificador operacional na sada permite um ajuste de ganho do
circuito. Como exemplo, temos abaixo a equao que expressa o valor da
tenso de sada Vs a partir da tenso de entrada Vi para 3 bits de entrada:
8.1.2 Conversor D/A Tipo R-2R
O conversor somador apresenta o inconveniente utilizar resistores de
valores mltiplos uns dos outros . J os do tipo R-2R s utiliza resistores de
dois valores, formando uma malha, conforme mostrado na figura abaixo.
A expresso geral para qualquer nmero de bits i de entrada mostra-
da abaixo:
O processo de converso do sinal analgico em digital bem mais
complexo que o inverso. Existem diversos mtodos desenvolvidos para tal,
sendo que os principais descreveremos a seguir. importante ressaltar que,
para aplicaes que exijam confiabilidade e/ou preciso maiores, existem
circuitos integrados dedicados para a converso A/D no mercado.
8.2.1 Conversor A/D Simultneo ou Conversor Flash
Este mtodo de converso baseia-se no uso de uma srie de
comparadores ligados ao sinal analgico de entrada. Cada comparador tem
sua segunda entrada ligada a uma tenso de referncia diferente, fazendo
que a sada dos comparadores seja ativada conforme o valor da tenso de
entrada. Ligando-se as sadas dos comparadores a um conversor de cdigo,
teremos um nmero binrio que corresponde ao sinal de entrada.
FIGURA 8.3: Conversor D/A Tipo R-2R
8.2 Conversores Analgicos/Digitais (A/D)
O conversor A/D simultneo utilizado somente at 3 ou 4 bits de
resoluo de sada e tem uma velocidade de converso bastante elevada.
8.2.2 Conversores de Contagem Crescente
Observe o desenho abaixo:
O funcionamento do circuito o seguinte: Um pulso de clear reseta o
contador fazendo com que a sada do conversor D/A v para zero. Se a
entrada analgica apresentar uma determinada tenso, aparecer um sinal
na sada do comparador, que habilita o clock e faz com que o contador au-
mente at estabilizar no nmero binrio que representa a entrada.
Periodicamente, deve-se fazer a leitura do contador e reset-lo para
reiniciar o processo. Logicamente o conversor apenas tem o nmero binrio
correto nas suas sadas em determinados perodos de tempo, o que limita
sua utilizao.
Na pgina seguinte temos a representao do funcionamento de um
conversor A/D de quatro bits do tipo contagem crescente:
FIGURA 8.4: Conversor A/D Simultneo ou Conversor Flash
FIGURA 8.5: Conversor A/D de Contagem Crescente
8.2.3 Conversores de Rastreamento
Neste tipo de conversor, acrescentamos um contador bidirecional (up-
down) ao circuito. A sada do comparador ligada ao controle up-down do
contador. Se o sinal de entrada for maior que o dgito binrio na sada, o
contador conta para cima e vice-versa. Isto faz com que a sada siga (rastreie)
a entrada. O circuito e o grfico representativo esto na figura abaixo:
Os conversores A/D e D/A so muito utilizados em aplicaes como
armazenamento (gravao) e transmisso de udio e vdeo, visto que os si-
nais digitais so menos passveis de introduo de rudos e podem ter verifi-
cao de integridade e processamento mais fceis. Alm disso em qualquer
circuito de interface entre variveis do mundo real (como movimento, velo-
cidade, temperatura, massa, presso, umidade, posio, etc), e um circuito
FIGURA 8.6: Sinal Analgico e sua Representao Digital em um Circuito Conversor de A/D
de Contagem Crescente
FIGURA 8.7: Circuito Conversor A/D de Rastramento / Sinal Analgico e sua Representao
digital em um conversor deste tipo
digital, os circuitos conversores mostram-se teis, conforme mostra o circui-
to de controle de temperatura sugerido abaixo:
8.2.4 Circuito de Amostra e Reteno (Sample-and-
Hold)
Um conversor A/D requer uma certa quantidade de tempo, chamada
tempo de converso, para transformar um sinal analgico em um sinal digital
correspondente. Se o sinal analgico muda durante o tempo de converso, a
sada do conversor pode apresentar erro. Para impedir isso, um circuito de
amostra e reteno utilizado para ler o sinal no incio da converso e
armazen-lo em um capacitor durante o tempo de converso restante.
A figura 8.9 mostra um circuito deste tipo. A1 e A2 so buffers. S
uma chave normalmente representada por um circuito a transstor.
FIGURA 8.8: Exemplo da Utilizao de Conversores A/D e D/A em um Sistema de Controle de
Temperatura
FIGURA 8.7: Circuito de Amostra e Reteno (Sample-and-Hold)
DATAPOOL ELETRNICA. Mdulo 8810 : teoria e prtica. Itajub,
[199-], 1 v.
MALVINO, Albert Paul. Microcomputadores e microprocessadores. So
Paulo : Makron Books. 1985. 578 p.
MALVINO, Albert Paul. Eletrnica digital : princpios e aplicaes. So
Paulo, Makron Books do Brasil, 1987. 2 v.
NATALE, Ferdinando. Tecnologia digital. So Paulo : Atlas, 1992. 376 p.
TAUB, Herbert. Circuitos digitais e microprocessadores. So Paulo, Makron
Books, 1984. 510 p.
REFERNCIAS
BIBLIOGRFICAS

Apostila de Eletronica Digital

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Apostila de Eletronica Digital

Enviado por

Direitos autorais:

Formatos disponíveis

ELETRNICA DIGIT ELETRNICA DIGIT ELETRNICA DIGIT ELETRNICA DIGIT ELETRNICA DIGITAL AL AL AL AL

Jos Fernando Xavier Faraco

Você também pode gostar