Você está na página 1de 31

1

EXPERIMENTS MANUAL
Manual de Experimentos
Manual de Experimentos
*Only illustrative image./Imagen meramente ilustrativa./Ima-
gem meramente ilustrativa.
FET AMPLIFIERS
Amplicadores FET
M-1106A
1
Contedo
1. Objetivos......................................................................................................2
2. A Maleta e a Placa M-1106A........................................................................2
3. Introduo Terica......................................................................................2
4. JFET.............................................................................................................3
5. MOSFET.......................................................................................................8
6. Experincia 01: Amplicador com JFET.................................................12
7. Experincia 02: Amplicadores com MOSFET........................................21
2
M-1106A - Amplicadores FET
1. Objetivos
Vericar experimentalmente o funcionamento de Amplicadores FET.
2. A Maleta e a Placa M-1106A
A unidade que passaremos a chamar de maleta ser a base onde ser colocada a placa
M-1106A na qual sero montados os circuitos. As fotos a seguir mostram a maleta e a placa
M-1106A na qual sero montados as experincias.
3. Introduo Terica
O transistor efeito de campo (ingls Junction Field Effect), basicamente um componente
que controla uma corrente principal (corrente de dreno) a partir de uma tenso (tenso por-
ta fonte), ao contrrio do transistor bipolar, onde a corrente principal (corrente de coletor)
controlada por uma pequena corrente (corrente de base). Outra grande diferena que em
um transistor bipolar existem dois tipos de portadores de carga nas correntes, enquanto em
um FET existe apenas um tipo de portador (eltron livre ou lacuna).
Existem basicamente dois tipos de FET: O JFET (Transistor Efeito de Campo de Juno) e
o MOSFET (Transistor Efeito de Campo de Porta Isolada).
As principais diferenas entre o FET e o transistor BJT (Bipolar Juction Transistor) so:
Tipo de controle da corrente: no FET por tenso e no tradicional por corrente.
A impedncia de entrada: no FET muito alta (mais alta ainda no MOSFET) e no tradicio-
nal baixa (devido juno PN polarizada diretamente).
O tipo de portador: No FET um tipo (eltron livre ou lacuna) e no tradicional so eltron
e lacuna (por isso chamado de bipolar).
Ganho de tenso: No FET menor do que no BJT.
3
Figura 1: Transistores bipolar e efeito de campo formas de controle
Caractersticas Transistor FET
Impedncia de entrada < >
Sensibilidade temperatura > <
Controle de corrente de sada > <
Ganho de tenso > <
Estabilidade < >
Tamanho > <
4. JFET
4.1. Construo do JFET
Para compreendermos o funcionamento de um JFET, vamos analisar a estrutura fsica da
gura 2 a seguir, que se trata de um JFET canal N. A analogia tambm valida para um
JFET canal tipo P.
4
Figura 2:Transistor efeito de campo de juno canal N, aspectos construtivos e simbologia
4.2. Polarizando o FET
Se inicialmente VDS=0 e for aplicada uma tenso de porta, como na gura 3, de forma que
a porta seja negativa em relao fonte, a regio de carga espacial (depleo) avana den-
tro do canal. A tenso de porta que resulta em um fechamento total do canal denominada
de tenso de pinamento, VP.
Figura 3: Polarizando a porta com uma tenso negativa e o dreno com 0V
5
Se agora VGS=0, gura 4, e aplicada uma tenso entre dreno e fonte, inicialmente para
pequenos valores de VDS (da ordem de 0,1V) o dispositivo de comporta como uma resis-
tncia controlada pela tenso de porta. medida que a tenso aumenta, aumentando a
corrente de dreno, a queda de tenso ao longo do canal provoca um estrangulamento do
canal na extremidade mais prxima do dreno. O valor da tenso de dreno que provoca o
estreitamento mximo igual a VP (tenso de pinamento).
Se a tenso de dreno aumentar alm desse valor, o canal no fecha, mas o estreitamento
aumenta no sentido da fonte e a corrente continua constante (patamar nas curvas caracte-
rsticas de dreno).
Se for aplicada uma tenso de porta (VGS) e uma tenso de dreno, o comportamento ser
exatamente o mesmo da gura 3, sendo que o estreitamento mximo acontecer para um
valor de VDS menor do que VP.
Figura 4: Operao com VGS=0 e VDS=0 ( a ) Canal estreitado ( b ) Estreitamento mxi-
mo ( c ) Estreitamento se prolonga no canal.
O comportamento do JFET pode tambm ser compreendido e termos de curvas caracte-
rsticas.
6
4.3. Curvas Caractersticas de Dreno e de Transferncia
A curva caracterstica de dreno relaciona a corrente de dreno (ID) com a tenso entre dreno
(D) e fonte (S) tendo a tenso de porta como parmetro, isto , xado um valor de VGS e
em seguida a tenso de dreno variada obtendo-se o grco chamado de curva caracters-
tica de dreno. A tenso para a qual a corrente de dreno comea a car constante chamada
de tenso de pinamento (VP). Se VGS=0 a corrente comea car constante para VDS=VP.
Se for aplicada uma tenso entre porta e fonte com a porta negativa em relao fonte (ca-
nal N), o valor da tenso de dreno para acontecer o pinamento ser agora menor. A gura
5 mostra duas curvas caractersticas, a de dreno (IDxVDS) e a de transferncia (IDxVGS).
Figura 5: Transistor efeito de campo de juno canal N curvas caractersticas de dreno e
de transferncia.
Observar que as curvas no esto equidistantes uma da outra e portanto o comportamento
linear dentro de limites, isso pode ser melhor observado na curva de transferncia onde
o grco aproximadamente uma reta no meio.
4.4. Polarizao de um JFET
Polarizar um transistor, FET ou bipolar, signica estabeler valores de tenses e correntes
contnuas para que ao ser aplicado um sinal alternado, as variaes aconteam ao redor
dos valores CC e uma regio de comportamento linear para no haver distoro. Existem
vrios circuitos de polarizao, aqui consideraremos apenas os circuitos de polarizao
xa, auto polarizao e por divisor de tenso.
4.5. Polarizao Fixa
o mais simples dos circuitos, mas necessita de duas fontes de tenso xa. Conhecido o
valor de VVGSQ=VGG, a interseco da curva com esse valor com a reta de carga deter-
mina o ponto de operao. Por exemplo vamos supor que VGG=1V RD=1K VDD=8V.
7
Figura 6: ( a ) Circuito de polarizao xa ( b ) Curvas de dreno e reta de carga.
4.6. Circuito de Auto Polarizao
Esse circuito usa uma nica fonte para polarizar o FET e consiste em usar a queda de ten-
so na resistncia RS.
Figura 7: Circuito de auto polarizao.
8
No circuito da gura 7, a tenso em Rs vale :
U=Rs.ID
como a corrente em RG nula, ento vale:
VGS= - RS.ID
A obteno do ponto Q nesse caso feita desenhando o grco da reta do resistor RS na
curva de IDxVGS, a interseco a soluo de onde tiramos o IDQ e o VGSQ. Tendo o
VGSQ vamos nas curvas de dreno e obtemos o VDSQ.
4.7. Polarizao por Divisor de Tenso
A polarizao por divisor de tenso tem por objetivo estabilizar o ponto Q contra variaes
nos parmetros (troca de transistor) e temperatura.
Figura 8: Polarizao por divisor de tenso.
5. MOSFET
O nome MOSFET a abreviao do termo Metal Oxide Semicondutor Field Effect Transis-
tor (Transistor de Efeito de Campo Metal xido Semicondutor).
Por possuir uma porta isolada do substrato, a impedncia de entrada deste componente
se torna altssima (muito maior que a do JFET), fazendo com que a corrente de entrada da
porta seja praticamente nula.
Existem dois tipos de MOSFET, o MOSFET de Depleo e o MOSFET de Acumulao.
9
5.1. MOSFET Tipo Depleo
Figura 9: MOSFET tipo Depleo ( a ) Aspectos construtivos ( b ) Operao.
Para compreendermos o funcionamento, vamos tomar o modelo acima, que se trata de
um MOSFET de canal N. Ao aterrarmos o substrato P (SS), e VGS=0, temos uma corrente
circulando entre Dreno e Fonte (VDS), pois j existe um canal formado, mas se aplicarmos
uma tenso negativa na porta (VGS<0), surge um campo eltrico que atrai para uma regio
uma certa quantidade de lacunas, mas lembrando que a corrente que circula no canal N
formada por eltrons, cria-se uma camada de depleo, que aumenta a resistncia do
canal. Se agora aplicarmos a tenso de porta positiva (VGS>0),ocorre o efeito contrrio, o
campo eltrico atrai para o canal uma certa quantidade de eltrons, o que reduz a resistn-
cia do canal, aumentando a corrente eltrica que circular pelo mesmo.
5.2. Simbologia
Figura 10: MOSFET tipo Depleo ( a ) Canal N ( b ) Canal P.
10
5.3. Curvas Caractersticas de Dreno e Transferncia
So curvas muito semelhantes s vistas para o transistor JFET, observando que ao con-
trrio do JFET, possvel inverter a tenso de porta sem que aparea corrente na entrada.
Figura 11: MOSFET canal N tipo depleo curvas caractersticas de dreno e de transfe-
rncia.
5.4. MOSFET Tipo Acumulao
Para esse tipo de MOSFET no existe um canal ligando dreno e fonte, preciso aplicar
uma tenso positiva na porta de forma a criar o canal.
( a )
11
( b )
Figura 12: MOSFET tipo acumulao canal N ( a ) Aspectos construtivos ( b ) Operao.
5.5. Funcionamento bsico
Tomando como exemplo o MOSFET canal N acima, quando polarizado a Porta com uma
tenso positiva, cria-se um campo eltrico entre G e SS, que atrai os eltrons para as pro-
ximidades da porta, criando um canal entre Dreno e Fonte. Em funo desta tenso, po-
demos controlar a largura deste canal, e conseqentemente a corrente que por ele circula.
5.6. Simbologia
Figura 13: MOSFET tipo acumulao ( a ) Canal N ( b ) Canal P.
12
5.7. Curvas Caractersticas
Figura 14: MOSFET canal N tipo acumulao curvas caractersticas de dreno e de
transferncia.
5.8. Circuitos de Polarizao e Amplicadores
Os circuitos para polarizao do MOSFET so essencialmente os mesmos aos usados
para o JFET.
6. Experincia 01: Amplicador com JFET
6.1. Objetivos
1. Vericar experimentalmente o circuito de polarizao por divisor de tenso e autopolari-
zao com JFET.
2. Vericar experimentalmente o circuito de autopolarizao com JFET.
3. Medir o ganho de um amplicador fonte comum com JFET.
4. Vericar a inuncia do capacitor de desacoplamento de fonte no ganho de tenso.
5. Vericar a inuncia dos capacitores de acoplamento no ganho de tenso.
6.2. Material Usado
1 Multmetro digital
1 Maleta
1 Placa 1106A
Cabos de conexo diversos
6.3. Procedimento Experimental
Monte o circuito da gura 15 (amplicador fonte comum com polarizao por divisor de ten-
so) usando trs valores diferentes de resistncia de dreno (RD), e para cada valor mea a
tenso na sada e o ganho, anotando na tabela I.
13
Figura 15: Amplicador Fonte Comum circuito.
RD VR10(V)
R5=4k7
R4=2k2
R2=8k2
Tabela I: Medida do ganho com diferentes resistores de dreno e sem capacitor de fonte
2. Alimente o circuito com +12V e para isso use a fonte positiva da fonte simtrica. Faa
as conexes conforme o layout indicado na gura 16. Selecione no gerador de funes
(FUNCTION GENERATOR) senoide. Use inicialmente os capacitores de acoplamento C5
e C6 e RD=R5=4k7.
Figura 16: Amplicador fonte comum layout com RD=4k7
14
3. Ajuste a frequncia em 1kHz e a amplitude em 0,2VPP usando o osciloscpio para ajuste
de freqncia (se dispuser de um frequencimetro, melhor) com o circuito ligado como na
gura 16.
4. Anote a forma de onda de sada no dreno, para isso coloque a chave de entrada em CC
e Volts/div em um valor que permita ver a forma de onda. Anote o valor de pico a pico.
Sugesto: inicialmente com a chave de entrada em GND estabelea o zero na primeira
linha da tela do osciloscpio, na parte inferior.
VD(pico a pico)=__________
5. Anote a forma de onda da tenso na carga de 47k (R10), anotando o seu valor de pico a
pico. Qual a diferena entre as formas de onda no dreno e na carga?
VR10(pico a pico)=__________ (com RD=4k7)
15
VR10(pico a pico)=__________ (com RD=2k2)
VR10(pico a pico)=__________ (com RD=8k2)
R:
16
6. Anote os valores na tabela I determinando o ganho.
7. Coloque em paralelo com o resistor de fonte de 1k5 o capacitor de desacoplamento de
10F (C9) e repita os itens anteriores (medida da tenso quiescente de sada e ganho) para
os mesmos valores de RD. Anote as medidas na tabela II.
Figura 17: Amplicador Fonte Comum com Capacitor de Desacoplamento de Fonte
RD VR10(V)
R5=4k7
R4=2k2
R2=8k2
Tabela II: Medida do ganho com diferentes resistores de dreno e com capacitor de fonte
Figura 18: Layout na placa 1106A.
17
VR10(pico a pico)=__________ (com RD=4k7)
8. Repita o item para os outros valores de resistncia da tabela.
VR10(pico a pico)=__________ (com RD=2k2)
18
VR10(pico a pico)=__________ (com RD=8k2)
9. A partir das medidas efetuadas escreva as suas concluses.
10. Considerando a resistncia de dreno para a qual o ganho mximo, troque o capacitor
de acoplamento C5 (10F) por C1 (100nF) e o capacitor de acoplamento C6 (10F) por C2
(100nF) e repita o item relativo a medida do ganho.
__________ sem capacitor de desacoplamento (C9).
__________ com capacitor de desacoplamento (C9).
11. A partir das medidas efetuadas escreva as suas concluses.
19
12. Monte o circuito da gura 19, amplicador fonte comum com auto polarizao usando
trs valores de resistncia de dreno, e para cada valor mea a tenso de sada e o ganho.
Considere os capacitores de acoplamento C5=10uF e C6=10uF.
Figura 19: Amplicador fonte comum com JFET circuito com autopolarizao
RD VR10(V)
R5=4k7
R4=2k2
R2=8k2
Tabela III: Autopolarizao - Medida do ganho com diferentes resistores de dreno e sem
capacitor de fonte
13. Alimente o circuito com +12V e para isso use a fonte positiva da fonte simtrica. Faa
as conexes conforme o layout indicado na gura 16. Selecione no gerador de funes
(FUNCTION GENERATOR) senoide. Use inicialmente os capacitores de acoplamento C5
e C6 e RD=R5=4k7.
20
Figura 20: Layout na placa 1106
14. Ajuste o gerador de funes em 0,2Vpp/senoidal/1kHz com o circuito ligado ao gerador
de funes. Anote as formas de onda de entrada e na carga de 47k (R10).
VR10(pico a pico)=__________ (com RD=4k7)
21
15. Repita o item para os outros valores de resistncia da tabela.
VR10(pico a pico)=__________ (com RD=2k2)
VR10(pico a pico)= __________ (com RD=8k2)
22
16. Coloque em paralelo com R9 o capacitor de desacoplamento fonte C9 de 10F e a partir
das medidas da tenso de sada calcule o ganho anotando na tabela IV. Se necessrio for,
diminua a amplitude do sinal de entrada de forma a obter uma sada sem distoro.
Figura 21: Amplicador fonte comum com JFET circuito com autopolarizao com capa-
citor de desacoplamento
RD VR10(V)
R5=4k7
R4=2k2
R2=8k2
Tabela IV: Autopolarizao - Medida do ganho com diferentes resistores de dreno e com
capacitor de fonte
VR10(pico a pico)=__________ (com RD=4k7)
23
VR10(pico a pico)=__________ (com RD=2k2)
VR10(pico a pico)=__________ (com RD=8k2)
17. Escreva as suas concluses baseado nas medidas.
24
7. Experincia 02: Amplicadores com MOSFET
7.1. Objetivos
1. Vericar experimentalmente os circuitos de polarizao por divisor de tenso com MOS-
FET.
2. Medir o ganho de um amplicador fonte comum.
3. Vericar a inuncia do capacitor de desacoplamento de fonte no ganho de tenso.
4. Vericar a inuncia dos capacitores de acoplamento no ganho de tenso.
7.2. Material Usado
1 Multmetro digital
1 Maleta
1 Placa 1106A
Cabos de conexo diversos
7.3. Procedimento Experimental
1. Monte o circuito da gura 22 na placa conforme layout sugerido da gura 23.
Figura 22: Amplicador fonte comum com MOSFET circuito
2. Ligue o circuito em +12V (a alimentao que j fornecida na placa, certique-se de que
est alimentado medindo). Faa as conexes conforme indicado na gura 23. Selecione no
gerador de funes (FUNCTION GENERATOR) senoide em FUNCTION. Use inicialmente
os capacitores de acoplamento C7 (10uF) e C8 (10uF).
25
Figura 23: Amplicador fonte comum com MOSFET layout na placa 1106A
3. Ajuste a frequncia em 1kHz e a amplitude em 0,2VPP usando o osciloscpio (se dispu-
ser de um frequencimetro, melhor) com o circuito ligado como na gura 23. Use o potenci-
metro de 100k para buscar o melhor ponto de polarizao, isto , uma sada sem distoro.
4. Anote a forma de onda de sada no dreno, para isso coloque a chave de entrada em CC
e Volts/Div em um valor que permita ver a forma de onda. Anote o valor de pico a pico.
Sugesto: inicialmente com a chave de entrada em GND estabelea o zero na primeira
linha da tela do osciloscpio, na parte inferior, pois essa forma de onda tem uma compo-
nente contnua.
VD(pico a pico)=__________
26
5. Anote a forma de onda da tenso na carga de 100k (R14), anotando o seu valor de pico
a pico.

VR14(pico a pico)=__________
6. Com os valores medidos calcule o ganho.

__________ sem capacitor de desacoplamento (C10)
7. Coloque em paralelo com o resistor de fonte (R13) de 680 Ohms o capacitor de desaco-
plamento de 10F (C10) e repita o item 5, conforme gura 23. Use o potencimetro de 100k
para estabelecer o melhor ponto de polarizao (sada sem distoro).
27
Figura 24: Amplicador fonte comum com capacitor de desacoplamento de fonte ( a ) Cir-
cuito ( b ) Layout na placa 1106A
VR14(pico a pico)=__________

__________ sem capacitor de desacoplamento (C10)
28
8. A partir das medidas efetuadas escreva as suas concluses.
9. Troque o capacitor de acoplamento C7 (10F) por C3 (100nF) e o capacitor de acopla-
mento C8 (10F) por C4 (100nF) e repita os itens anteriores (formas de onda e medida do
ganho, com e sem capacitor de desacoplamento).
VR14(pico a pico)=__________

__________ sem capacitor de desacoplamento (C10)
29
VR14(pico a pico)=__________

__________ sem capacitor de desacoplamento (C10)

10. Escreva as suas concluses baseado nas medidas.
Bibliograa
BOYLESTAD, R.; NASHELSKY, L.; Dispositivos Eletrnicos e Teoria dos
Circuitos. Prentice-Hall;
SEDRA;SMITH. Microeletrnica. Pearson MakronBooks
CUTLER, P. Teoria dos Dispositivos de Estado Slido. McGraw Hill
Manual sujeito a alteraes sem aviso prvio.
Reviso: 02
Data da Emisso: 14.07.2010
30
MINIPA INDSTRIA E COMRCIO LTDA.
Av. Carlos Liviero, 59 - Vila Liviero
04186-100 - So Paulo - SP - Brasil
MINIPA ELECTRONICS USA INC.
10899 - Kinghurst # 220
Houston - Texas - 77099 - USA