Você está na página 1de 15

Anlise de Circuitos Digitais Exerccios Prof.

Luiz Marcelo Chiesse da Silva



Cefet/PR Cornlio Procpio 1

LISTA DE EXERCCIOS

Famlias Lgicas:
1. O que so famlias lgicas?
R.: Conjunto de circuitos integrados com caractersticas similares.
2. Quais as principais famlias lgicas de circuitos integrados digitais?
R.: TTL e MOS.
3. Quais caractersticas de um circuito integrado podem identificar uma famlia
lgica?
R.: Tenso de alimentao, valores de tenso para os nveis lgicos alto e
baixo, tecnologia de fabricao, tipo de transistor utilizado para o
chaveamento, velocidade de operao,....
4. Por qu, para o nvel lgico baixo de um sinal digital, mais importante a
especificao do valor mximo da tenso do que o seu valor mnimo?
R.: Porque acima do seu valor mximo o sinal no especifica mais o nvel
lgico baixo (pode se encontrar com valor entre o nvel lgico baixo e o alto ou
no nvel lgico alto).
5. Por qu, para o nvel lgico alto de um sinal digital, mais importante a
especificao do valor mnimo da tenso do que o seu valor mximo?
R.: Porque abaixo do seu valor mnimo o sinal no especifica mais o nvel
lgico alto (pode se encontrar com valor entre o nvel lgico alto e o baixo ou
no nvel lgico baixo).
6. O que fan-out de um circuito integrado?
R.: Nmero mximo de entradas digitais que podem ser conectadas (s)
sua(s) sada(s), determinado pela corrente mxima que o circuito pode
fornecer na sua sada.
7. Em uma famlia lgica, as entradas dos circuitos consomem uma corrente de
20mA no nvel lgico alto e -2mA no nvel lgico baixo. A capacidade mxima
de corrente em cada sada no nvel lgico alto de 100mA. Qual o fan-out
desta famlia lgica?
R.: Se as sadas dos circuitos desta famlia lgica podem fornecer no mximo
100mA, ento possvel alimentar no mximo 5 entradas digitais que
consomem 20mA cada (fan-out=5).
8. No que a margem de rudo pode influir em um circuito integrado?
R.: Pode alterar o nvel lgico apresentado em uma entrada no conectada do
circuito.
9. Por que o produto velocidade x potncia deve ser levado em conta nos
circuitos lgicos?
R.: Quanto maior a velocidade de comutao do circuito, maior o chaveamento
dos componentes deste circuito e maior a dissipao de potncia. Assim,
quanto mais veloz o circuito maior sua temperatura de operao, o que pode
levar queima do mesmo. Os melhores circuitos so aqueles que apresentam
alta velocidade com menor dissipao de potncia.
10. Por que o retardo na propagao influi no desempenho de circuitos lgicos
mais complexos?
Anlise de Circuitos Digitais Exerccios Prof. Luiz Marcelo Chiesse da Silva

Cefet/PR Cornlio Procpio 2
R.: Porque o tempo de retardo de propagao de cada um dos componentes
de um circuito integrado, somados, determinam a velocidade de operao do
circuito inteiro.
11. Quais as principais diferenas entre o encapsulamento plstico e o SMD
para circuitos integrados?
R.: O encapsulamento plstico mais barato e empregado em circuitos
integrados para insero manual em placas de circuito impresso, enquanto o
encapsulamento SMD menor e seus terminais repousam sobre a superfcie
das trilhas, no sendo necessrio a perfurao da placa de circuito impresso
para a insero dos terminais do circuito integrado, sendo executada via
mquina.
12. Quais as vantagens e desvantagens entre a famlia de circuitos lgicos
MOS e TTL?
R.: A famlia lgica MOS, por utilizar transistores do tipo MOSFET, consome
menos energia para a comutao das portas lgicas, permite menor
miniaturizao e maior fan-out, porm mais lenta. A famlia lgica TTL utiliza
transistores bipolares, cujo chaveamento mais rpido mas a sua operao
exige a polarizao, que consome corrente pela base e conseqentemente
mais energia e os circuitos de polarizao no permitem maior miniaturizao.
13. Quais as vantagens de se utilizar o FET na famlia MOS?
R.: Menor consumo de energia pela operao via efeito de campo.
14. Por que o fan-out de um circuito MOSFET alto?
R.: Porque as portas dos MOSFETS no consomem corrente, pois atuam
somente pelo efeito do campo eltrico produzido pela tenso, sendo possvel
conectar diversas entradas de FETS (portas) uma nica sada.

Flip-flops:
15. Qual a funo do estado interno em um circuito seqencial?
R.: Realimentar as sadas do circuito seqencial s suas entradas,
resultando no armazenamento do estado anterior das sadas, que
influenciam nos valores das entradas e conseqentemente no estado futuro
da mesmas sadas.
16. Qual a diferena entre um circuito combinacional e um circuito seqencial?
R.: O circuito combinacional modifica os valores das suas sadas conforme
os valores das entradas e no circuito seqencial o valor das sadas depende
dos valores das entradas e do valor anterior das mesmas sadas.
17. Cite uma funo do flip-flop.
R.: Armazenamento do valor de um bit.
18. Como o flip-flop armazena uma informao?
R.: Atravs do estado interno, ou seja, da realimentao de suas sadas.
19. Por que o flip-flop tambm chamado de biestvel?
R.: Porque suas sadas se mantm somente em dois valores possveis:
nvel lgico alto (1) ou nvel lgico baixo (0).
20. Qual as funes das entradas R e S em um flip-flop RS?
R.: Modificar ou no os valores das sadas Q e Q.
Anlise de Circuitos Digitais Exerccios Prof. Luiz Marcelo Chiesse da Silva

Cefet/PR Cornlio Procpio 3
21. Qual combinao de valores nas entradas SET e RESET de um flip-flop
proibida?
R.: Nvel lgico baixo (0) nas duas entradas ao mesmo tempo.
22. O que acontece com as sadas de um flip-flop quando as entradas SET e
RESET estiverem no nvel lgico alto?
R.: Os valores em suas sadas (Q e Q) no so modificados.
23. Quais os valores estveis das sadas de um flip-flop RS quando a entrada
SET est no nvel lgico alto e a sada RESET est no nvel lgico baixo?
R.: Sada Q no nvel lgico alto (1) e sada Q no nvel lgico baixo (0).
24. Quais os valores intermedirios das sadas de um flip-flop quando as
entradas SET e RESET esto nos nveis lgicos alto e baixo respectivamente
e as sadas Q e Q esto nos nveis lgicos baixo e alto?
R.: A entrada R, no nvel lgico baixo, faz com que a sada da sua respectiva
porta lgica NAND (Q) mude seu valor para o nvel lgico alto, e
momentaneamente o flip-flop tem ambos os valores nas sadas Q e Q no nvel
lgico alto. Aps o processamento das entradas da porta lgica da entrada S,
as sadas permanecem com os valores nos nveis lgicos alto e baixo para Q e
Q.
25. Qual a funo das entradas PRESET e CLEAR no flip-flop RS com entradas
diretas?
R.: Modificar os valores de Q e Q para o nvel lgico alto e baixo, no caso da
entrada PRESET, ou baixo e alto, no caso da entrada CLEAR, sem
interferncia das entradas SET e RESET.
26. Qual a principal funo do flip-flop tipo D?
R.: Armazenar um dado na forma de bit, ou seja, armazenar o valor de um bit.
27. Qual a diferena entre um flip-flop tipo D e o flip-flop RS?
R.: O flip-flop tipo D pode ser obtido conectando-se uma porta lgica inversora
entre as entradas R e S de um flip-flop RS, transformando as duas entradas
em uma (a entrada D).
28. Como possvel obter um flip-flop tipo T partir do flip-flop JK?
R.: Conectando-se as duas entradas J e K, resultando em uma entrada
(entrada T).
29. Qual a diferena na operao do flip-flop JK e do flip-flop RS?
R.: Quando as duas entradas J e K assumem o nvel lgico alto, o valor das
sadas Q e Q alteram-se quando o valor da entrada de clock CK mudar do
nvel lgico alto para o baixo.
30. Qual a funo do circuito mestre-escravo em um flip-flop JK?
R.: So dois circuitos de flip-flop em que o clock do circuito escravo invertido
em relao ao clock do circuito mestre, para que o escravo atualize ou
modifique o valor nas suas sadas somente aps o circuito mestre modificar os
valores em suas sadas.
31. Como possvel obter uma sincronia entre flip-flops JK?
R.: Interligando a entrada do sinal de clock dos flip-flops
32. Descreva o funcionamento do circuito a seguir e sua principal funo.

Anlise de Circuitos Digitais Exerccios Prof. Luiz Marcelo Chiesse da Silva

Cefet/PR Cornlio Procpio 4
CK
Q
Q
T


R.: O circuito um flip-flop tipo T, em que as sadas Q e Q alternam seus
valores quando a entrada T est no nvel lgico alto e a entrada CK muda
seu valor do nvel lgico alto para o baixo. Quando a entrada T estiver no
nvel lgico baixo, as sadas no modificam seus valores.

Registradores:
33. Como funciona o registrador de deslocamento?
R.: Pela conexo de flip-flops JK mestre-escravo em srie, com as entradas
de clock conectadas juntas. Os valores nas entradas de um destes flip-flops
so transferidas s sadas toda vez em que o pulso do clock mudar do nvel
lgico alto para o baixo. Desta maneira os bits colocados na entrada J do
primeiro flip-flop so transferidos ou deslocados para as sadas de cada flip-
flop seqencialmente a cada pulso do sinal de clock.
34. Cite uma funo do registrador de deslocamento.
R.: Armazenamento de bits (dados na forma binria).
35. Que tipo de flip-flop pode ser utilizado no registrador de deslocamento?
R.: JK com circuito mestre-escravo.
36. Por que o registrador de deslocamento pode ser utilizado como memria?
R.: Porque o valor dos bits permanece nas sadas de cada flip-flop. Assim,
uma srie de flip-flops, como o circuito registrador, armazena uma srie de
bits.
37. Qual a funo da entrada de clock em um registrador de deslocamento?
R.: Sinal de sincronia para deslocar ou transferir os bits entre os flip-flops.
38. O que ocasiona o deslocamento dos bits em um registrador?
R.: O sinal de clock em cada flip-flop.
39. O que deve ser feito para aumentar o nmero de bits que um registrador
armazena?
R.: Aumentar o nmero de flip-flops ligados em srie no registrador.
40. O que determina a velocidade de deslocamento dos dados em um
registrador?
R.: A freqncia de variao do sinal de clock, ou seja, a velocidade em que
o sinal de clock muda seu valor do nvel lgico baixo para o alto e vice-
versa.
Anlise de Circuitos Digitais Exerccios Prof. Luiz Marcelo Chiesse da Silva

Cefet/PR Cornlio Procpio 5
41. Qual a diferena entre o registrador srie-paralelo e paralelo-srie?
R.: No registrador srie-paralelo utilizada uma nica entrada para
armazenar os dados no mesmo, que so obtidos por outro circuito
diretamente pelas sadas de cada flip-flop. No registrador paralelo-srie os
bits so armazenados pelas entradas paralelas via entrada direta PRESET
em cada flip-flop, e a sada destes bits para outro circuito se faz somente
por uma sada.
42. Qual entrada utilizada para inserir os dados em um registrador srie-srie
ou srie-paralelo?
R.: A primeira entrada J do primeiro flip-flop no registrador.
43. Como os dados saem de um registrador srie-srie ou paralelo-srie?
R.: Pela ltima sada Q do ltimo flip-flop no registrador.
44. Quais as vantagens de um registrador paralelo-paralelo em relao aos
outros registradores?
R.: A velocidade de armazenamento ou de obteno dos dados por outro
circuito, porque os valores de mais de um bit de uma vez podem ser
armazenados ou obtidos.
45. Qual a funo do sinal de clock em um registrador de deslocamento?
R.: Sincronia entre os flip-flops para o deslocamento dos valores dos bits
das entradas de um flip-flop para sua sada.
46. Qual entrada dos flip-flops em um registrador de deslocamento utilizada
para habilitar as entradas paralelas?
R.: A entrada direta PRESET.
47. Por que necessrio resetar (zerar) o registrador paralelo-paralelo?
R.: Porque para habilitar as entradas paralelas so utilizadas as entradas
diretas PRESET de cada flip-flop, que mudam o valor da sada de um flip-
flop somente para o nvel lgico alto. Esta entrada no possibilita a
modificao de uma sada no nvel lgico alto cujo valor deve ser
modificado para o nvel lgico baixo pela sua respectiva entrada paralela: o
registrador deve ser resetado, ou seja, suas sadas devem ser
modificadas para 0 (nvel lgico baixo) e aps habilitar as entradas
paralelas (entradas diretas PRESET).
48. Por que a entrada master reset e a entrada paralela so assncronas em um
registrador de deslocamento?
R.: Porque enviam sinais todas as entradas diretas, que so assncronas,
PRESET, no caso da entrada paralela, e CLEAR, no caso da entrada
master reset.
49. Os valores iniciais no registrador abaixo so 1, 0, 0, 0, 1 em S
0
, S
1
, S
2
, S
3
e
S
4
, e 0, 0, 1, 0, 1 em P
0
, P
1
, P
2
, P
3
e P
4
respectivamente, e o clock um sinal
de nvel lgico baixo e alto alternado. Os valores 0, 1, 1, 1, 1, 1, 0, 1, 0 sero
colocados, nesta ordem, na entrada S. Aps sete pulsos do clock, o valor na
entrada PL muda para o nvel lgico alto. Quais os valores em S
0
, S
1
, S
2
, S
3
e
S
4
aps 9 pulsos do clock?

Anlise de Circuitos Digitais Exerccios Prof. Luiz Marcelo Chiesse da Silva

Cefet/PR Cornlio Procpio 6
J
K
Q
Q
PR
CL
CK
J
K
Q
Q
PR
CL
CK
J
K
Q
Q
PR
CL
CK
J
K
Q
Q
PR
CL
CK
J
K
Q
Q
PR
CL
CK
P
0
P
1
P
2
P
3
P
4
S
4
S
3
S
2
S
1
S
0
R
PL
S
clock


R.: Os valores sero 1, 1, 1, 1, 0 em S
0
, S
1
, S
2
, S
3
e S
4
, respectivamente.

Contadores:
50. Qual a diferena nas ligaes entre os flip-flops de um circuito registrador
de deslocamento e de um circuito contador?
R.: O circuito registrador de deslocamento utiliza flip-flops tipo JK com
circuito mestre-escravo em que as sadas Q e Q de um flip-flop so
conectadas s entradas J e K do flip-flop seguinte. O circuito de um
contador utiliza flip-flops tipo T e a sada Q ou Q de um flip-flop conectada
entrada de clock do flip-flop seguinte.
51. Qual entrada dos flip-flops utilizada para reiniciar a contagem em um
circuito contador?
R.: A entrada direta CLEAR em cada flip-flop.
52. Qual a diferena entre as ligaes dos flip-flops de um contador crescente e
um contador decrescente?
R.: Em um contador crescente, a sada Q de cada flip flop pode ser
conectada entrada de clock do flip-flop seguinte, e no contador
decrescente a sada Q pode ser conectada entrada de clock do flip-flop
seguinte.
53. Qual a funo do sinal de clock em um contador?
R.: Sinal que habilita a mudana no valor de contagem obtido das sadas
dos flip-flops (na realidade o circuito de um contador digital efetua a
contagem dos pulsos de clock).
54. O qu acontece com as sadas de um contador digital crescente aps a
aplicao de trs pulsos de clock?
R.: Indicam o valor binrio 110 (3 em decimal).
55. Qual o valor mximo da contagem em um contador constitudo por cinco
flip-flops?
R.: 32 pulsos sinal de clock.
56. Como um circuito contador digital reinicia sua contagem?
R.: Pelo sinal de reset aplicado cada uma das entradas diretas CLEAR em
cada flip-flop ou aps o pulso do sinal de clock mudar seu valor do nvel
Anlise de Circuitos Digitais Exerccios Prof. Luiz Marcelo Chiesse da Silva

Cefet/PR Cornlio Procpio 7
lgico alto para o baixo quando todas as sadas estiverem com valor no
nvel lgico alto (1).
57. Quantos flip-flops deve possuir um contador para efetuar a contagem at 22
pulsos de clock?
R.: No mnimo cinco flip-flops tipo T.
58. Desenhe o circuito de um contador octal (conta at oito pulsos do clock).
59. At que valor de contagem o circuito abaixo executa at resetar e reiniciar a
contagem? Considere as entradas diretas CLEAR de cada flip-flop acionadas
no nvel lgico baixo.

60. No circuito contador abaixo, o clock um sinal alternado entre os nveis
lgicos alto e baixo, com frequncia de 1kHz. Qual o tempo necessrio para
este contador, iniciando com todas as sadas no complementares no nvel
lgico baixo, reiniciar novamente a contagem?

T Q
Q
PR
CL
CK
T Q
Q
PR
CL
CK
T Q
Q
PR
CL
CK
T Q
Q
PR
CL
CK
"1"
clock

R.: De acordo com a porta lgica NAND, que realiza a funo do circuito de
controle do RESET do contador, a contagem seria efetuada at seis pulsos
do clock. Porm, algumas entradas esto conectadas s sadas
complementares Q de alguns flip-flops, modificando o valor da contagem
para reset para doze pulsos do sinal de clock, em 0, 0, 1, 1 nas sadas dos
flip-flops na ordem da esquerda para a direita. Mas outra observao quanto
ligao do sinal de clock do ltimo flip-flop faz com que os valores de
contagem, aps 1, 1, 0, 0, se modifiquem diretamente para 0, 0, 1, 1,
J
CP
K
R
Q
_
Q T
CK Q
Q
CL
J
CP
K
R
Q
_
Q T
CK Q
Q
CL
J
CP
K
R
Q
_
Q T
CK Q
Q
CL
J
CP
K
R
Q
_
Q T
CK
Q
Q
1
clock
Q
a
Q
b
Q
c
Q
d
CL
Anlise de Circuitos Digitais Exerccios Prof. Luiz Marcelo Chiesse da Silva

Cefet/PR Cornlio Procpio 8
situao de reset do contador. Deste modo o contador passa pelos seguintes
valores:
1, 0, 0, 0
0, 1, 0, 0
1, 1, 0, 0
0, 0, 1, 1
Este contador repete estes valores nas sadas contando quatro pulsos do
sinal de clock at reiniciar a contagem.

Codificadores:
61. Cite e explique um exemplo de utilizao da codificao.
R.: Para transformar em dados binrios os caracteres de um teclado
possvel utilizar o cdigo ASCII, o cdigo de paridade pode indicar erros na
transmisso de dados,....
62. Como podem ser implementados os codificadores?
R.: Atravs de circuitos combinacionais constitudos de portas lgicas.
63. Qual a funo do cdigo BCD 8421?
R.: Representar cada dgito decimal de 0 a 9 por uma combinao de
quatro bits, com o valor em binrio de cada dgito.
64. Qual a vantagem em se utilizar o cdigo BCD 8421?
R.: Cada dgito em um nmero decimal pode ser representado por quatro
bits em um sistema digital. Um exemplo o teclado numrico para a
entrada de nmeros em um sistema digital, que utiliza um codificador
decimal-BCD.
65. Cite um exemplo da utilizao do cdigo ASCII.
R.: Teclado alfanumrico de computadores e equipamentos digitais.
66. Quantas entradas binrias e quantas sadas binrias um codificador BCD
8421 possui?
R.: Dez entradas binrias equivalentes a cada dgito decimal de 0 a 9 e
quatro sadas binrias correspondentes ao valor binrio do nmero decimal
equivalente.
67. Como funciona o cdigo de paridade?
R.: Atravs de uma porta ou exclusivo, determina se o nmero de bits de
valor 1 par ou mpar.
68. Monte um circuito para um cdigo de paridade par com trs bits de entrada.
E
0
E
1
E
2
S

69. O circuito a seguir representa um sistema simplificado de transmisso e
recepo de dados. Preencha a tabela com possveis valores para os bits E
0
,
E
!
, E
2
e E
3
recebidos em S
2
, para os valores dados em S
0
.
Anlise de Circuitos Digitais Exerccios Prof. Luiz Marcelo Chiesse da Silva

Cefet/PR Cornlio Procpio 9

E
0
E
1
E
2
E
3
S
1
S
2
S
0












Decodificadores:
70. Qual a funo do decodificador BCD 7 segmentos?
R.: Exibir um dgito decimal em um display de 7 segmentos de acordo com
o nmero binrio recebido em BCD na entrada do circuito.
71. Crie um circuito para decodificar os nmeros de 4 a 7 nos nmeros de 0 a
3, em binrio, respectivamente.

Multiplexadores:
72. Como o multiplexador efetua a seleo de uma de suas entradas?
R.: Atravs da combinao dos valores das variveis de seleo.
73. Como a ordem das variveis de seleo pode alterar a sada de um Mux?
R.: A seleo das entradas feita pela combinao dos valores binrios
possveis formados pelas variveis de seleo. Cada combinao gerada
seleciona uma entrada, sendo necessrio estabelecer uma ordem para
saber qual combinao seleciona qual entrada.
74. O que feito para se aumentar o nmero de sadas de um multiplexador?
R.: Uma associao em paralelo de mais de um multiplexador.
75. O que pode ser feito para se aumentar o nmero de bits de entrada de um
multiplexador?
R.: Uma associao em srie de mais de um multiplexador.
76. Qual a diferena entre a associao srie de multiplexadores e a
associao paralela?
Valores para S
0
=0
E
0
E
1
E
2
E
3
S
0
E
0
E
1
E
2
E
3

0 0 0 1 1 1 0 0 1
0 0 1 1 1 0 0 1 0
1 1 1 1 0 1 1 1 1
1 0 1 1 0 1 0 1 1
1 0 0 0 1 1 0 0 1
1 0 0 1 0 0 0 0 0
0 1 0 0 0 1 1 0 1
1 1 0 1 1 1 0 0 1

Anlise de Circuitos Digitais Exerccios Prof. Luiz Marcelo Chiesse da Silva

Cefet/PR Cornlio Procpio 10
R.: Na associao srie as sadas de dois ou mais muxs so ligadas s
entradas de um s mux, resultando em um sistema que funciona como um
s mux. Na associao em paralelo as variveis de seleo de um mux so
utilizadas para outro mux, resultando na mesma seleo em dois ou mais
muxs diferentes para suas sadas.

Demultiplexadores:
77. Como o demultiplexador efetua a seleo de uma de suas entradas?
R.: Pelas suas variveis de seleo.
78. Qual a diferena entre o Mux e o Demux?
R.: O mux possui diversas entradas e uma s sada, e o demux possui
diversas sadas e uma s entrada. Ambos possuem variveis de seleo
para conectar uma entrada a uma sada.
79. Como o Mux e o Demux podem ser conectados para formar um circuito de
transmisso de dados?
R.: Conectando-se a sada de um mux entrada de um demux.
80. possvel conectar um Mux de oito canais com um Demux de dois canais?
R.: Conectando-se a sada do mux entrada do demux.
81. Como feita a interligao srie de um Demux?
R.: Cada sada de um demux ligada entrada de outros demuxs.
82. Como pode ser montado um circuito utilizando demultiplexadores para se
obter um dado de mais de um bit ao mesmo tempo?
R.: Associando-se os demultiplexadores em paralelo.
83. Se os mesmos canais de entrada e sada de um Mux e Demux,
respectivamente, so acionados para a transmisso de um mesmo dado,
como as variveis de seleo deste Mux e Demux devem ser conectadas?
R.: Devem ser conectadas juntas, na mesma ordem (o valor e a ordem de
seleo devem ser os mesmos).
84. Para montar um circuito com um Mux de quatro canais conectado um
Demux de quatro canais, em que o primeiro canal do Mux selecionado junto
com o ltimo canal do Demux, o segundo canal do Mux acionado junto com
o penltimo canal do Demux, o terceiro canal do Mux selecionado junto com
o antepenltimo canal do Demux e o quarto canal do Mux selecionado junto
com o primeiro canal do Demux, como as variveis de seleo do Mux e
Demux devem ser conectadas?
R.: Na ordem inversa ( a primeira varivel de seleo do mux ligada ltima
varivel de seleo do demux, a segunda do mux penltima do demux,.... e
assim por diante)
85. Qual os valores de entrada e qual sada sero selecionados no circuito
abaixo? Considere A a varivel de seleo com o bit mais significativo (MSB)
para a ordem de seleo das entradas do mux e sadas do demux de cima
para baixo.
Anlise de Circuitos Digitais Exerccios Prof. Luiz Marcelo Chiesse da Silva

Cefet/PR Cornlio Procpio 11
A B
S
MUX
A B
E DEMUX
1010
1110
0110
1111
1 0 0
0
S
0
S
1
S
2
S
3

R.: A entrada com os bits 1110 do mux na sada S
0
do demux.

86. Quais dados e em qual sada S estaro presentes no sistema mux-demux
abaixo, para as respectivas variveis de seleo? A ordem das entradas e
sadas de cima para baixo e a varivel de seleo mais significativa A.

A B
S MUX
A
B
E
DEMUX
A B
S MUX
A B
E
DEMUX
1001
1111
0011
1100
1 0
1 0
0 0 1 0
S
0
S
2
S
1
S
3

R.: Os bits 1100 so selecionados pelo mux para a sada S
0
no demux (no
demux e mux do meio so selecionadas a terceira sada e a terceira
entrada).

87. Qual a entrada e qual a sada selecionada pelo sistema mux-demux
abaixo? A ordem das entradas e sadas para as variveis de seleo
crescente de cima para baixo em cada mux ou demux e A a varivel de
seleo do bit mais significativo.

Anlise de Circuitos Digitais Exerccios Prof. Luiz Marcelo Chiesse da Silva

Cefet/PR Cornlio Procpio 12
0000
1000
1100
1001
0001
0110
0100
0011
1 1
A B
S
MUX
A B
S
MUX
A B
S
MUX
1111
0010
0101
1010
A B
S
MUX
A B
E
DEMUX
0 1
1 0
1110
1 1
0
0
E
DEMUX
A
E
DEMUX
A
E
DEMUX
A
E
DEMUX
A
S
MUX
A
S
MUX
A
S
MUX
A
1
1
1
0
S
4
S
3
S
2
S
1
S
0
0
0
0



Conversores A/D e D/A:
88. Quais as vantagens da converso de sinais analgicos para digitais?
R.: Os circuitos digitais permitem o processamento e armazenamento de
dados de forma mais barata e eficiente que os circuitos que operam com
sinais analgicos. Mas as grandezas fsicas existentes so expressas em
sinais analgicos.
89. Por qu normalmente deve-se converter um sinal digital para analgico?
R.: Porque muitos mecanismos e equipamentos controlados por circuitos
digitais operam e produzem grandezas de valor analgico.
90. Desenhe e explique um circuito de converso A/D.
Anlise de Circuitos Digitais Exerccios Prof. Luiz Marcelo Chiesse da Silva

Cefet/PR Cornlio Procpio 13
+
-
+
-
+
-
6 V
4 V
2 V
V
i
CODIFICADOR
D
0
D
1


R.: Um circuito conversor A/D pode ser construdo como acima, baseado
em circuitos comparadores. Cada comparador acima produz em sua sada
um sinal digital de nvel lgico alto caso a tenso Vi seja maior ou igual
tenso de referncia em cada comparador. Deste modo podem ser obtidas
quatro combinaes diferentes para as sadas digitais dos comparadores:
de 0 a 2V, de 2 a 4V, de 4 a 6V e acima de 6V. Quatro combinaes podem
ser representadas apenas por dois bits, sendo necessrio um circuito
codificador para transformar estas combinaes em valores adequados. O
circuito acima um conversor A/D instantneo, porque o sinal analgico V
i

convertido instantaneamente para um valor digital de dois bits.
91. Qual a definio do circuito conversor abaixo, para R=100 e para os
valores digitais em d de 0V para o nvel lgico baixo e 3,5V para o nvel
lgico alto? (d
n
um sinal de 0 ou 3,5V).

2R 2R 2R
2R
R
R
d
0
d
1
d
2
V
o

+ + =
8 4 2
1
0 1 2
d d d
R
V
o

R.: Os valores produzidos pelo circuito acima para as combinaes das
entradas binrias 000, 001, 010, 011,... em d
2
, d
1
e d
0
so 0V, 4,375mV;
8,75mV; 13,1255 mV;.... sendo a definio igual 4,375mV.
Anlise de Circuitos Digitais Exerccios Prof. Luiz Marcelo Chiesse da Silva

Cefet/PR Cornlio Procpio 14
92. Qual a definio de um conversor D/A o qual apresenta os seguintes sinais
da tabela abaixo?

Entrada Sada
000 0,1 V
001 0,2 V
010 0,3 V
011 0,4 V
100 0,5 V
101 0,6 V
110 0,7 V
111 0,8 V

R.: Definio de 0,1V (resoluo de 3 bits).
93. Os amp-ops do circuito conversor analgico-digital a seguir funcionam como
comparadores colocando em sua sada sinais de tenso de 0 V ou 5V
somente, de acordo com o valor da tenso de entrada. Colocar na tabela os
valores das sadas do conversor analgico-digital, em bits, e os valores das
sadas do conversor digital-analgico de acordo com cada valor da tenso de
entrada V
i
dado, junto com o respectivo erro de cada converso. Observar
que no existe o circuito decodificador na sada das portas de habilitao do
conversor.





+
-
+
-
+
-
+
-
Habilitar
200
200
200
200
100
100
100
200
V
o
8 V
4 V
2 V
0 V
V
i
d
3
d
2
d
1
d
0


V
i
d
3
d
2
d
1
d
0
V
o
13 V 1 1 1 1
2,5 V 0 0 1 1
5,5 V 0 1 1 1
1 V 0 0 0 1

Anlise de Circuitos Digitais Exerccios Prof. Luiz Marcelo Chiesse da Silva

Cefet/PR Cornlio Procpio 15

+ + + =
16 8 4 2
1
0 1 2 3
d d d d
R
V
o


94. Desenhe um circuito de converso D/A com entrada para trs bits.
R.: Vide ex. 91.

Memrias semicondutoras:
95. O que uma memria semicondutora de armazenamento voltil?
R.: Memria que no retm os dados na falta da alimentao eltrica.
96. O que endereamento de memria?
R.: Definio do endereo de uma clula de memria para efetuar o acesso
mesma.
97. Qual a diferena entre a RAM (Random Access Memory) e a ROM (Read
Only Memory)?
R.: Basicamente na forma construtiva das clulas de memria. A RAM a
Memria de Acesso Randmico (aleatrio), geralmente voltil mas
construda de modo a permitir a leitura e escrita com o acesso a qualquer
endereo. A ROM uma Memria Somente de Leitura, no voltil. As
primeiras ROMs eram construdas de forma a permitir somente uma
gravao inicial, permitindo aps esta gravao somente a leitura dos
dados. Atualmente alguns tipos de ROM permitem tambm a escrita.
98. Como se faz o acesso aos dados em uma memria semicondutora?
R.: Atravs do endereamento do seu circuito de acesso.
99. Como pode ser construdo um circuito para uma clula de memria?
R.: Com dispositivos de armazenamento de cargas, como capacitores; ou
circuitos de armazenamento de estado, como flip-flops. Neste caso, uma
clula de memria pode ser um registrador.
100. Qual a diferena construtiva entre a SRAM e a DRAM?
R.: A SRAM composta por flip-flops, e a DRAM por dispositivos de
armazenamento de cargas, como capacitores.
101. Como possvel classificar as memrias quanto ao aspecto construtivo?
R.: Em SRAM e DRAM.
102. Por que necessrio o refresh na DRAM?
R.: Porque os dispositivos de armazenamento de carga somente mantm a
carga por um intervalo curto de tempo.