Você está na página 1de 13

Sumrio

1.

Introduo............................................................................................................................. 5
1.1

A funo E (AND): ......................................................................................................... 5

1.2

A funo OU (OR): ........................................................................................................ 6

1.3

A funo NO (NOT): .................................................................................................... 6

1.4

A funo NO E (NAND): .............................................................................................. 7

1.5

A funo NO OU (NOR): ............................................................................................. 8

2.

Objetivos ............................................................................................................................... 8

3.

Desenvolvimento .................................................................................................................. 9

4.

3.1

Tcnicas de lgebra Booleana: Teorema de De Morgan. ........................................... 9

3.2

Encapsulamento de Circuitos Integrados (C.I.s) ......................................................... 9

3.3

Tabela Verdade ........................................................................................................... 11

Parte Experimental ............................................................................................................. 12


4.1

Material Utilizado ....................................................................................................... 12

4.2

Procedimento experimental ...................................................................................... 12

4.2.1

Experincia CI 7402 ............................................................................................. 12

4.2.2

Experincia CI 7400 ............................................................................................. 12

4.2.3

Circuitos Lgicos .................................................................................................. 13

5.

Concluso ............................................................................................................................ 14

6.

Bibliografia .......................................................................................................................... 14

LISTA DE FIGURAS
Figura 1: Porta AND ........................................................................................................ 5
Figura 2: Porta OR............................................................................................................ 6
Figura 3: Porta NOT ......................................................................................................... 7
Figura 4: Porta NAND ...................................................................................................... 7
Figura 5: Porta NOR ......................................................................................................... 8
Figura 6: Dual-In-Line Package ..................................................................................... 10
Figura 7: C.I. 7432 ......................................................................................................... 10
Figura 8: C.I. 7400 .......................................................................................................... 10
Figura 9: C.I. 7408
......................................................................................... 10
Figura 10: C.I. 7404
............................................................................................. 10
Figura 11: c.i. 7402 ......................................................................................................... 10
Figura 12: Tabela Verdade ............................................................................................. 11
Figura 13: Combinao NOT ......................................................................................... 12
Figura 14: Combinao OR ............................................................................................ 12
Figura 15: Combinao AND ......................................................................................... 12
Figura 16: Combinao NOT ......................................................................................... 12
Figura 17: Combinao AND ......................................................................................... 12
Figura 18: Combinao OR ............................................................................................ 13
Figura 20: Curcuito 2...................................................................................................... 13
Figura 19: Circuito 1 ...................................................................................................... 13

LISTA DE TABELAS
Tabela 1: Funo AND ..................................................................................................... 5
Tabela 2: Funo OR ........................................................................................................ 6
Tabela 3: Funo NOT ..................................................................................................... 7
Tabela 4: Funo NAND .................................................................................................. 7
Tabela 5: Funo NOR ..................................................................................................... 8
Tabela 6: Tabela Verdade ............................................................................................... 13

1. Introduo
Na lgebra de Boole, h somente dois valores permitidos o 0(zero) e 1(um). No
geral 0(zero) representa no, falso, ausncia de tenso, etc. e o 1(um) representa sim,
verdadeiro, presena de tenso, etc. Tabela-verdade uma tabela onde colocamos todos
os resultados das diversas combinaes binarias possveis.
Trataremos das seguintes portas logicas:
E (AND)X=A.B
OU (OR)X=A+B
NO (NOT)X=

NO E (NAND)X=.

NO OU (NOR)X=
+

1.1 A funo E (AND):


Executa a multiplicao booleana de duas ou mais variveis binrias. Sua expresso
Booleana representada por X=A.B, se l A and B.
Tabela-verdade da funo E (AND):
Tabela 1: Funo AND

Entradas
A
0
0
1
1

B
0
1
0
1

Sada
A.B
0
0
0
1

O smbolo de uma porta E simples, com duas entradas e uma sada:

Figura 1: Porta AND

possvel estender o nmero de variveis de entrada da porta E. Assim teremos


uma porta E com n entradas e apenas uma sada, a sada ser 1 se e somente todas as
entradas forem iguais a 1, se uma das entradas for igual a 0 a sada ser 0.

1.2 A funo OU (OR):


Executa a soma Booleana de duas ou mais variveis Booleanas. Sua expresso
Booleana representada por X=A+B, se l A or B.
Tabela-verdade da funo OU (OR):
Tabela 2: Funo OR

Entradas
A
0
0
1
1

B
0
1
0
1

Sada
A+B
0
1
1
1

O smbolo da porta OU:

Figura 2: Porta OR

possvel estender o nmero de variveis de entrada da porta OU. Assim


teremos uma porta OU com n entradas e apenas uma sada, a sada ser 0 somente se
todas as entradas forem iguais a 0; se uma das entradas for igual a 1, a sada ser 1.

1.3 A funo NO (NOT):


Executa o complemento (negao) de uma varivel binria. Se a varivel de
entrada for 0, a sada ser 1. Se a varivel de entrada for 1,a sada ser 0. Essa funo
tambm chamada inversora. Sua expresso Booleana representada por X=, se l
no A.

Tabela verdade da funo NOT:


Tabela 3: Funo NOT

Entrada
A
1
0

sada

0
1

O smbolo da porta NOT:

Figura 3: Porta NOT

1.4 A funo NO E (NAND):


a juno das funes E e NO, como resultado teremos a inverso da sada da

funo E. Sua expresso Booleana representada por X=.

Tabela-verdade da funo NO E (NAND):


Tabela 4: Funo NAND

Entradas
A
0
0
1
1

B
0
1
0
1

Sada

.
1
1
1
0

O smbolo da porta NO E:

Figura 4: Porta NAND

Podemos ter n entradas porm somente uma sada, a sada ser 0 se todas as
entradas forem iguais a 1, se qualquer uma das entradas for igual a 0 a sada ser e 1.

1.5 A funo NO OU (NOR):


Juno das funes NO e OU, a sada da funo OU ser invertida. Sua

expresso Booleana representada por X=


+ .
Tabela-verdade da funo NO OU (NOR):
Tabela 5: Funo NOR

Entradas
A
0
0
1
1

B
0
1
0
1

sada

.
1
0
0
0

.
O smbolo da porta NO OU:

Figura 5: Porta NOR

Podemos ter n entradas porm somente uma sada, a sada ser 1 se todas as
entradas forem iguais a 0, se qualquer uma das entradas for igual a 1 a sada ser e 0.

2. Objetivos
Obter experimentalmente a tabela-verdade de algumas portas logicas, sob uma
tenso continua de 5V. Determinar a expresso Booleana de circuitos lgicos. Comparar
a tabela verdade obtida experimentalmente com a terica.

3. Desenvolvimento
Os circuitos digitais, denominados portas lgicas, podem ser construdos a partir
de diodos, transistores e resistores interconectados de modo que a sada do circuito seja
o resultado da operao lgica bsica realizada sobre as entradas.
A principal diferena entre a lgebra convencional e a booleana, que usada em
circuitos digitas, que a booleana contem variveis e constantes que s assumem os
valores zero e um. Na lgebra booleana existem apenas trs operaes bsicas: OR,
AND e NOT, que so as operaes lgicas.
A combinao de portas lgicas nos d circuitos lgicos combinacionais,
projetados pela anlise das portas lgicas.

3.1 Tcnicas de lgebra Booleana: Teorema de De Morgan.

Um grande matemtico que contribuiu significativamente na lgebra booleana


foi DeMorgan, que enunciou dois teoremas. So eles:

(1-1)

(1-2)

Estes teoremas tm grande utilidade na transformao de expresses complexas


em expresses mais simples.
O teorema (1-1) mostra que a soma (OR) invertida de duas variveis equivale a
fazer a operao AND entre as variveis invertidas separadamente.
O teorema (1-2) mostra que o AND invertido de duas variveis equivale a
inverter cada varivel separadamente e ento fazer a operao OR entre as duas.

3.2 Encapsulamento de Circuitos Integrados (C.I.s)

Na montagem fsica de circuitos lgicos, so usados os C.I.s (Circuitos


Integrados) que contm portas lgicas especficas.
9

Os C.I.s so um conjunto de resistores, diodos e transistores fabricados em um


nico pedao de material semicondutor (silcio). O encapsulamento do C.I. geralmente
de cermica ou de plstico. Do encapsulamento que saem os pinos, usados na conexo
do C.I. com outros componentes do circuito. O DIP um encapsulamento bastante
comum e muito usado.
DIP significa Dual-in-line-package, e seu nome deve-se ao fato de conter duas
linhas de pinos em paralelo. O encapsulamento, quando visto de cima, tem uma marca
de identificao que pode ser um entalhe ou um ponto, a partir do qual os pinos so
numerados de 1 a 14 no sentido anti-horrio, como mostra a figura 1.1.

Figura 6: Dual-In-Line Package

Os C.I.s tm pinos de alimentao do circuito (VCC) e um pino para aterramento


(GND). Geralmente, nos DIPs, o VCC encontra-se no pino 14 e o GND, no 7. Estes
so importantes para o funcionamento correto do C.I. . Alguns C.I.s do tipo DIP mais
utilizados e simples esto representados abaixo.

Figura 7: C.I. 7432

Figura 8: C.I. 7400

Figura 9: C.I. 7408

Figura 10: C.I. 7404

Figura 11: c.i. 7402

10

3.3 Tabela Verdade

Tabela verdade, tabela de verdade ou tabela veritativa um tipo de tabela


matemtica usada em Lgica para determinar se uma frmula vlida ou se um
sequente correto.

Figura 12: Tabela Verdade

11

4. Parte Experimental
4.1 Material Utilizado

Resistor 560R;

LED;

Circuitos integrados TTL: 7400, 7402, 7404, 7408, 7432;

Fonte de tenso contnua 5V;

Matriz de contatos.

4.2 Procedimento experimental


Iniciamos o procedimento de forma simples montando cada um dos CIs na
matriz de contato e verificando a tabela verdade.
4.2.1

Experincia CI 7402

Aps o primeiro momento, montamos combinaes com o circuito integrado


7402 (porta lgica NOR) para obtermos as trs portas lgicas bsicas e verificamos isso
atravs da tabela verdade. Abaixo podemos ver os esquemas utilizados para obteno de
cada porta.

Figura 14: Combinao OR

Figura 13: Combinao NOT

Figura 15: Combinao AND

4.2.2

Experincia CI 7400

Mesmo procedimento experimental anterior, porm o circuito integrado agora


utilizado o 7400 (porta NAND) e os esquemas montados e as portas resultantes podem
ser vistas abaixo.

Figura 16: Combinao NOT

Figura 17: Combinao AND

12

Figura 18: Combinao OR

4.2.3

Circuitos Lgicos

Aps os testes na matriz de contato, iniciamos o teste terico em dois circuitos lgicos.
Descobrimos cada porta lgica que cada um representava e construmos a tabela
verdade de ambos.

Figura 19: Curcuito 2

Figura 20: Circuito 1

A tabela verdade construda mostra o valor de cada entrada (A, B, C e D) e a


sada do circuito 1 e circuito 2 representado por S1 e S2 respectivamente.
Tabela 6: Tabela Verdade

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

S1
0
0
0
0
0
1
1
1
0
1
1
1
0
1
1
1

S2
1
1
1
0
1
1
1
0
0
1
1
1
0
1
1
1

13

5. Concluso
A prtica deste experimento envolveu, alm do estudo das portas lgicas, uma
introduo ao uso da instrumentao do laboratrio, necessria para o estudo de
dispositivos lgicos fsicos.
Trabalhando com dispositivos fsicos discretos notamos que a obteno de resultados
requer um trabalho maior do que a simulao em software porm, esse tipo de estudo
possibilita a familiarizao com os circuitos integrados, dispositivos que contm as
portas lgicas, alm de permitir uma anlise das tenses e correntes reais do circuito.
Prosseguindo o estudo das portas lgicas, a verificao de equivalncia entre os
circuitos propostos resultou em que todos os pares propostos foram equivalentes. Isto
nos faz concluir que utilizando apenas as portas lgicas nand ou nor podemos obter as
trs portas bsicas.

6. Bibliografia
<http://dcm.ffclrp.usp.br/~augusto/teaching/aba/AB-Funcoes-Logicas-PortasLogicas.pdf> acessado em 23 de agosto de 2014;
< http://www.inf.ufsc.br/ine5365/portlog.html> acessado em 23 de agosto de 2014;
Castro, F.C.C de. Apostila de Eletrnica Digital. Faculdade de engenharia Eltrica
PUCRS

14