Eletrônica IV - Amplificadores de Potência e Modulação AM

Eletrnica IV
Fernando Antnio Pinto Barqui

Departamento de Eletrnica
Escola Politcnica
Universidade Federal do Rio de Janeiro

Material no disponvel para publicao
2
ndice

Introduo .............................................................................................................................................. 6
Amplificadores de Potncia .................................................................................................................. 7
1.1 Amplificador Classe A ............................................................................................................... 7
1.1.1 Eficincia ............................................................................................................................. 8
1.2 Amplificador Classe B ............................................................................................................. 10
1.2.1 Eficincia ........................................................................................................................... 11
1.2.2 Distoro Harmnica ......................................................................................................... 12
1.3 Amplificador Classe AB .......................................................................................................... 13
1.4 Amplificador Classe C ............................................................................................................. 13
1.5 Amplificador Push-Pull ............................................................................................................ 14
1.5.1 Distoro de Crossover ...................................................................................................... 14
1.6 Dissipadores de Calor ............................................................................................................... 15
1.6.1 Resistncia Trmica ........................................................................................................... 15
1.6.2 Regio de Trabalho do Transistor em Funo da Temperatura ......................................... 16
1.6.3 Segundo Breakdown .......................................................................................................... 17
1.7 Circuitos Para Polarizao Classe AB ...................................................................................... 17
1.7.1 Polarizao Com Diodos ................................................................................................... 17
1.7.2 Multiplicador de V
BE
......................................................................................................... 18
1.8 Exemplo de Projeto .................................................................................................................. 20
Amplificador Sintonizado ................................................................................................................... 26
2.1 Circuito RLC de Segunda Ordem ............................................................................................ 26
2.2 Amplificadores com Sintonia Sncrona .................................................................................... 28
2.3 Amplificador de Banda Plana................................................................................................... 30
2.4 Fator de Qualidade ................................................................................................................... 30
2.4.1 Fator de Qualidade dos Indutores ...................................................................................... 30
2.4.2 Fator de Qualidade dos Capacitores .................................................................................. 31
2.5 Indutores Acoplados ................................................................................................................. 32
2.5.1 Modelos Equivalentes Para Indutores Acoplados .............................................................. 32
2.5.2 Autotransformador ............................................................................................................. 33
2.5.3 Mltiplos Indutores Acoplados .......................................................................................... 33
2.5.4 Relao de Impedncias no Transformador ....................................................................... 34
Amplificadores Classe C ..................................................................................................................... 39
3.1 Eficincia do Amplificador em Classe C ................................................................................. 40
Redes de Casamento de Impedncias ................................................................................................ 43
4.1 Transformaes de Impedncias .............................................................................................. 43
4.1.1 Transformao Indutor Srie-Paralelo Com Resistor ........................................................ 43
3
4.1.2 Transformao Capacitor Paralelo-Srie com Resistor ..................................................... 45
4.2 Rede Com T de Capacitores e Indutor ..................................................................................... 46
4.3 Rede em t ................................................................................................................................. 48
4.4 Rede em t Modificada ............................................................................................................. 48
4.5 Resumo das Redes de Casamento de Impedncias .................................................................. 49
4.6 Redes de Casamento com Zeros de Transmisso ..................................................................... 51
4.6.1 Zeros de Transmisso com circuito LC Paralelo ............................................................... 51
4.6.2 Zeros de Transmisso com Circuito LC Srie ................................................................... 51
4.7 Exemplos .................................................................................................................................. 52
4.7.1 Casamento de Impedncias de Uma Antena ...................................................................... 52
4.7.2 Eliminao do 2 Harmnico, com Zero de Transmisso ................................................. 53
4.8 Impedncia para Grandes Sinais .............................................................................................. 54
4.9 Parmetros Y ............................................................................................................................ 56
4.10 Exemplo de Projeto .............................................................................................................. 57
Osciladores Senoidais .......................................................................................................................... 61
5.1 Osciladores LC ......................................................................................................................... 62
5.1.1 Oscilador Colpitts em Base Comum .................................................................................. 62
5.1.2 Oscilador Colpitts em Emissor Comum ............................................................................ 65
5.1.3 Oscilador Hartley em Base Comum .................................................................................. 66
5.1.4 Oscilador Hartley em Emissor Comum ............................................................................. 67
5.1.5 Ajuste da Frequncia de Oscilao .................................................................................... 67
5.2 Exemplo de Projeto .................................................................................................................. 68
5.3 Oscilador a Cristal .................................................................................................................... 70
5.3.1 Cristal Oscilador ................................................................................................................ 70
5.3.2 Oscilador Colpitts a Cristal ................................................................................................ 72
5.3.3 Exemplo de Projeto ............................................................................................................ 74
5.3.4 Oscilador Colpitts com Cristal em Ressonncia Srie ....................................................... 76
5.3.5 Oscilador Pierce com Porta Lgica ................................................................................... 76
Modulao de Amplitude .................................................................................................................... 79
6.1 Modulador AM de Alto Nvel .................................................................................................. 81
6.1.1 Consideraes de Projeto ................................................................................................... 83
6.2 Modulador AM de Alto Nvel com Amplificador Classe C ..................................................... 86
6.3 Modulador Chopper ................................................................................................................. 87
6.3.1 Exemplo de Circuito .......................................................................................................... 88
6.4 Modulao AM por Dispositivo No Linear ............................................................................ 90
6.4.1 Implementao com JFET ................................................................................................. 91
6.5 Multiplicador Analgico - Clula de Gilbert ........................................................................... 92
Demodulao AM ................................................................................................................................ 96
7.1 Demodulador por Deteco de Pico de Envoltria .................................................................. 96
4
7.2 Demodulador AM por Deteco de Valor Mdio de Envoltria.............................................. 98
7.3 Detector Sncrono ................................................................................................................... 100
Modulao de Frequncia e Fase ..................................................................................................... 102
8.1 Modulao de Fase (PM) ....................................................................................................... 102
8.2 Modulao de Frequncia (FM) ............................................................................................. 102
8.2.1 Modulador de Armstrong................................................................................................. 105
8.2.2 Modulador com VCO (Voltage-Controlled-Oscillator) ................................................... 106
8.2.3 Modulador de FM com Frequncia Estabilizada por Cristal ........................................... 108
8.3 Demodulao de FM .............................................................................................................. 110
8.3.1 Demodulador no Domnio da Frequncia ........................................................................ 111
8.3.2 Demodulador com Detector de Quadratura ..................................................................... 112
8.4 Interferncia no Sinal de FM .................................................................................................. 115
8.4.1 Circuito de Pr-nfase ..................................................................................................... 116
8.4.2 Circuito de De-nfase ...................................................................................................... 116
Fontes Chaveadas .............................................................................................................................. 118
9.1 Conversor Boost ..................................................................................................................... 118
9.2 Conversor Buck ...................................................................................................................... 123
9.3 Conversor Buck-Boost ........................................................................................................... 126
9.4 Conversor Flyback ................................................................................................................. 129
9.5 Conversor Forward ................................................................................................................. 134
9.6 Dimensionamento do Ncleo ................................................................................................. 137
9.7 Fonte de Tenso V
CC
............................................................................................................... 138
Conversores Digital-Analgico e Analgico-Digital ....................................................................... 140
10.1 Conversor Digital-Analgico com Rede R-2R .................................................................. 140
10.2 Circuito Sample-Hold ........................................................................................................ 141
10.3 Conversor Analgico-Digital Com Rampa Digital ............................................................ 142
10.4 Conversor Analgico-Digital Por Aproximaes Sucessivas ............................................ 143
10.5 ADC de Rampa Simples .................................................................................................... 144
10.6 ADC de Rampa Dupla ....................................................................................................... 145
10.7 Conversor Flash ................................................................................................................. 146
10.8 Conversor EA ..................................................................................................................... 148
10.8.1 Implementao do Conversor EA a Capacitor Chaveado ................................................ 150
Phase Locked Loop (PLL) ................................................................................................................ 153
11.1 Funo de Transferncia do PLL ....................................................................................... 154
11.2 Loop-Filter ......................................................................................................................... 154
11.3 Erro em Regime Permanente para um Degrau de Fase ...................................................... 156
11.4 Erro em Regime Permanente para um Degrau de Frequncia ........................................... 156
11.5 VCO com Offset ................................................................................................................ 157
11.6 Parmetros Caractersticos do PLL .................................................................................... 157
5
11.6.1 Hold-in Range .................................................................................................................. 157
11.6.2 Lock-in Range ................................................................................................................. 158
11.6.3 Pull-in Range ................................................................................................................... 159
11.7 Aplicaes do PLL ............................................................................................................. 159
11.7.1 Demodulao de Frequncia ............................................................................................ 159
11.7.2 Modulador de Frequncia e Fase ..................................................................................... 161
11.7.3 Modulador FM com Multiplicador de Frequncia ........................................................... 163
11.7.4 Sintetizador de Frequncias ............................................................................................. 163
11.7.5 Sintetizador de Frequncias com Prescaler ...................................................................... 164
11.7.6 Sintetizador de Frequncias com Prescaler de Mdulo P+Q ........................................... 164
11.8 Detectores de Fase ............................................................................................................. 166
11.8.1 Detector de Fase por Multiplicao Analgica ................................................................ 166
11.8.2 Detector de Fase com Ou-Exclusivo ............................................................................... 167
11.8.3 Detector de Fase Sequencial com Flip-Flop .................................................................... 168

6

Introduo
Esta apostila abrange a ementa da disciplina Eletrnica IV, ministrada no Departamento de
Eletrnica da Universidade Federal do Rio de Janeiro.
Quando iniciei minhas atividades como professor da cadeira Eletrnica IV, tive muita dificuldade
em selecionar um nmero reduzido de material bibliogrfico, necessrio ao acompanhamento do
curso. Isto se deve grande diversidade dos assuntos abordados.
Tendo acumulado a experincia de alguns anos no exerccio desta disciplina, senti-me motivado a
produzir este material, e fornecer aos alunos uma fonte de consulta concisa, mas ao mesmo tempo
detalhada em muitos aspectos, e de fcil aquisio.
Neste texto so abordados aspectos tericos e prticos para o projeto de amplificadores de potncia
para udio e radio frequncia; moduladores e demoduladores de amplitude, fase e frequncia; fontes
chaveadas; conversores analgico-digitais; circuitos com PLL.
7
Captulo 1

Amplificadores de Potncia
Os amplificadores tm como objetivo alterar o nvel de um sinal. Por exemplo, consideremos um
amplificador de udio que recebe um sinal tnue de um microfone, eleva seu nvel por um fator A, e
aplica-o a um alto-falante. Alm do ganho A, a resistncia da carga (alto-falante) uma componente
que deve ser cuidadosamente considerada no projeto do amplificador.
Muitos parmetros foram definidos para caracterizao dos amplificadores, cujos principais so: o
ganho de tenso (ou corrente) A; a frequncia de corte; a potncia de sada, o slew-rate; a distoro
harmnica total (THD); a distoro por intermodulao; a eficincia.
Um parmetro muito importante a eficincia q, que relaciona a potncia mdia
CC
V
P que a fonte de
alimentao d ao circuito e a potncia mdia
L
P que o amplificador d carga, conforme a equao
1.1.

CC
L
V
P
P
q = (1.1)
A eficincia nos mostra quanta potncia
A
P foi desperdiada no amplificador, normalmente sob
forma de calor, conforme a equao 1.2.

1
1
CC
A V L L
P P P P
q
| |
= =
|
\ .
(1.2)
Portanto, um amplificador com potncia de sada de 100W e eficincia de 50%, desperdia
100
A
P W = sob forma de calor, obrigando a fonte ser capaz de gerar 200W. Quanto maior for a
eficincia melhor ser o amplificador, sendo o limite fsico 1 q = .
Muitas configuraes foram desenvolvidas para implementao dos amplificadores, mais
especificamente para o estgio de sada, das quais estudaremos as principais que so as classes A, B,
AB e C. A definio de cada classe depende do tipo de polarizao do estgio de sada, e para cada
uma temos uma caracterstica prpria de eficincia.
1.1 Amplificador Classe A
Tomemos como exemplo o circuito da Fig. 1.1, onde ( )
in
v t uma fonte senoidal. A classe de
operao depende da regio de trabalho do transistor.
8
Q1
Vcc
Vo(t)
RL
0
Vin(t)
Ic(t)
Vbq

Fig. 1.1: Amplificador de tenso.
Quando o transistor est sempre na regio ativa, o amplificador opera em classe A, e a corrente de
coletor comporta-se como na Fig. 1.2.

Fig. 1.2: Operao em classe A.
1.1.1 Eficincia
Sabemos que
( ) ( ) ( ) sin
o CC C L CC Cq L m L
V t V I t R V I R I t R e = =
e podemos considerar que a tenso de sada , de forma geral, dada por
( ) ( ) ( ) ( ) sin
o CC C L Cq o Cq m
V t V I t R V v t V V t e = = + = (1.3)
A corrente que circula pela fonte de tenso a mesma do coletor, e pode ser calculada por
( )
( ) ( ) sin
CC
CC Cq m CC o
V
L L
V V V t V V t
I t
R R
e +
= = (1.4)
e a potncia instantnea entregue pela fonte
( ) ( )
( )
2
sin
CC CC
CC CC Cq CC m
V V CC
L
V V V V V t
P t I t V
R
e +
= = (1.5)
Podemos calcular a potncia mdia
CC
V
P pelo valor mdio da equao 1.5, ou seja:

( )
2 2
0
sin
1
CC
T
CC CC Cq CC m CC CC Cq
V
L L
V V V V V t V V V
P dt
T R R
e +
= =
}
(1.6)
A potncia instantnea entregue carga R
L
dada por
9
( )
( ) ( ) ( ) ( )
2
2 2
2
CC o CC CC o o
L
L L
V V t V V V t V t
P t
R R
+
= =
e cujo valor mdio

( ) ( )
2 2 2 2 2
0
2 2 2 1
T
CC CC Cq Cq m CC CC o o
L
L L
V V V V V V V V t V t
P dt
T R R
+ + +
= =
}
(1.7)
Da equao 1.7 notamos que a parcela de potncia relacionada ao sinal de entrada (por exemplo o
som)
2
2
m L
V R e portanto, podemos considerar que efetivamente a potncia mdia til na carga

2
2
m
L
L
V
P
R
= (1.8)
Consideremos tambm que o circuito opera com excurso de sada simtrica e mxima amplitude
de sinal. Desta forma, temos que a tenso mxima de sada
CC
V e a mnima
CEsat
V , ou seja:

( )
( )
max
min
CC o Cq m
CEsat o Cq m
V V t V V
V V t V V
= = +
= =
(1.9)
Pela soluo do sistema de equaes 1.9, obtemos

2
2
CC CEsat
Cq
CC CEsat
m
V V
V
V V
V
+
=
(1.10)
Substituindo 1.10 em 1.6 e 1.8, obtemos

2
2 2
2
2
8
CC
CC CC CEsat
V
L
CC CC CEsat CEsat
L
L
V V V
P
R
V V V V
P
R

=
(1.11)
Finalmente, temos para a eficincia mxima terica do amplificador classe A a expresso

( )
4
CC CEsat
CC
V V
V
q

= (1.12)
Quando
CEsat
V suficientemente pequeno para ser desprezado, a equao 1.12 reduz-se a 1 4 q = .
Isto significa que somente 25% da potncia entregue pela fonte considerada til. Se fossemos
projetar um amplificador de udio para 100W de sada, desperdiaramos 300W sob forma de calor no
transistor.
Uma forma alternativa de implementao de um amplificador classe A com eficincia superior
pode ser vista na Fig. 1.3. O indutor L
1
e o capacitor C
1
so suficientemente elevados, para que nas
frequncias de trabalho, L
1
seja um circuito aberto e C
1
um curto-circuito. A tenso DC armazenada no
capacitor
CC
V , pois o indutor no oferece resistncia passagem da corrente contnua. Temos ento
que a tenso de sada no coletor ( )
C
V t est deslocada de V
CC
em relao a ( )
o
V t . Assumindo que
CEsat
V seja zero, ( )
C
V t pode ser no mnimo zero, obrigando uma excurso de sinal negativa igual a
V
CC
. Portanto, para excurso de sinal simtrica, devemos ter
( ) ( ) ( ) sin sin
o m CC
v t V t V t e e = = (1.13)
Com o mximo de tenso na sada, o transistor est cortado e toda corrente que passa pelo indutor
direcionada para a carga. Sabemos que o indutor, neste caso, funciona como fonte de corrente, e sua
corrente a prpria I
Cq
. Portanto temos que
10

CC
Cq
L
V
I
R
= (1.14)
Utilizando as equaes 1.13 e 1.14, podemos calcular as potncias mdias entregues pela fonte e a
consumida pela carga, ou seja:

2
CC
CC
V CC Cq
L
V
P V I
R
= = (1.15)
e

2
2
CC
L
L
V
P
R
= (1.16)
A eficincia obtida das equaes 1.15 e 1.16, ou seja:
0.5
CC
L
V
P
P
q = = (1.17)
Este valor consideravelmente melhor que o anterior, mas a implementao do indutor no
prtica. Este circuito dificilmente usado para grandes potncias de sada.
Q1
0
Vcc
C1
Vbq
RL
L1
Vc(t)
Vin(t)
+
_ Vcc
Ic(t)
Vo(t)

Fig. 1.3: Amplificador classe A com indutor.
Um fato interessante que podemos observar que a tenso no coletor ( )
C
V t pode ser mais elevada
que a da fonte. Isto possvel pois o indutor atua como fonte de corrente, e acumula energia.
1.2 Amplificador Classe B
Considere o seguidor de emissor da Fig. 1.4. O transistor no possui polarizao DC, estando a
base conectada diretamente fonte sinal. Somente quando ( )
in
v t exceder a tenso de juno V
BE
,
haver corrente de coletor e tenso de sada, conforme a Fig. 1.5.
Ic(t)
Vo(t)
Vin(t)
0
Q1
RL
Vcc

Fig. 1.4: Amplificador classe B.
11

Fig. 1.5: Corrente e tenso na carga do amplificador classe B.
Podemos observar que somente o ciclo positivo do sinal de entrada aplicado carga, e tambm
com desconto de V
BE
. A queda de V
BE
pode ser compensada com o circuito da Fig. 1.6.

Q1
RL
Vo(t)
Ic(t)
Vcc
0
Vbe
Vin(t)

Fig. 1.6: Amplificador classe B com compensao para V
BE
.
1.2.1 Eficincia
Podemos calcular a potncia mdia da fonte e da carga considerando que a corrente de coletor a
mesma que circula por R
L
. Desta forma temos que

( )
2
2 2 2
0
sin
1
4
T
m m
L
L L
V t V
P dt
T R R
e
= =
}
(1.18)
e
( )
( )
2 2
0 0
sin 1 1
CC
T T
CC m CC m
V CC C
L L
V V t V V
P V I t dt dt
T T R R
e
t
= = =
} }
(1.19)
De posse das equaes 1.18 e 1.19 obtemos a eficincia

4
CC
m L
V CC
V P
P V
t
q = = (1.20)
Considerando o caso ideal, onde a tenso de pico na sada pode chegar a V
CC
, temos para eficincia
mxima terica do amplificador classe B
78.5%
4
t
q = ~ (1.21)
Entretanto, devemos considerar a possibilidade de
m CC
V V < , devido ao V
CEsat
e a outros fatores.
Ao contrrio dos amplificadores classe A, no classe B a potncia dissipada pela fonte dependente
do nvel mximo da sada. interessante observarmos que a potncia mdia dissipada
Q
P no transistor
dada pela equao 1.22, e cujo grfico o da Fig. 1.7.
12

2
4
CC
CC m m
Q V L
L L
V V V
P P P
R R t
= = (1.22)
Derivando a equao 1.22 em relao a V
m
e igualando a zero, conclumos que a potncia mxima
dissipada no transistor ocorre para 2
m CC
V V t = e com valor dado pela equao 1.23. Este valor deve
ser considerado no clculo dos dissipadores de potncia, conforme ser mostrado mais frente.
Observamos que o ponto de maior aquecimento do transistor no coincide com a condio de potncia
mxima de sada, conforme mostrado na Fig. 1.7.

2
max 2
CC
Q
L
V
P
R t
= (1.23)

Fig. 1.7: Potncia mdia dissipada no transistor.
1.2.2 Distoro Harmnica
A distoro harmnica total (THD) mede a quantidade relativa de harmnicos produzidos pelo
amplificador. Se aplicarmos um sinal senoidal entrada do amplificador, a sada ser de forma geral
uma onda peridica, que pode ser representada pela srie de Fourier, conforme a equao 1.24.
( ) ( ) ( ) ( )
0 1 0 1 2 0 2 0
sin sin 2 ... sin ...
o n n
v t V V t V t V n t e | e | e | = + + + + + + + + (1.24)
A THD calculada pela equao 1.25.

2
2
1
n
n
V
THD
V
=
=

(1.25)
No caso do amplificador classe B, ( )
o
v t pode ser expresso pela srie de Fourier como
( ) ( ) ( )
0 0 0
1
sin cos
o n n
n
v t V A n t B n t e e
=
= + + (

(1.26)
onde

( )
( ) ( )
( ) ( )
0
0
0
0
0
0
1
2
sin
2
cos
T
o
T
n o
T
n o
V v t dt
T
A v t n t dt
T
B v t n t dt
T
e
e
}
}
}
(1.27)
Desconsiderando o nvel DC, temos

2 2
2
2 2
1 1
n n
n
A B
THD
A B
=
( +

=
+
(1.28)
13
No amplificador em questo, temos que
( )
2
0 0
0
1
sin
T
m
m
V
V V t dt
T
e
t
= =
}
(1.29)
( ) ( )
2
0 0
0
2, 1
2
sin sin
0, 1
T
m
n m
V n
A V t n t dt
n T
e e
=
= =

>
}
(1.30)
e
( ) ( )
( )
2
0 0
2
0
0, para mpar
2
2
sin cos
, para par
1
T
m
n m
n
V
B V t n t dt
n
T
n
e e
t
= =

}
(1.31)
Segundo a equao 1.26 temos
( ) ( )
( )
( )
( )
0 0
2
1
2
sin cos 2
2
2 1
m m m
o
n
V V V
v t t n t
n
e e
t
t
=
= +
(1.32)
Pela equao 1.28, a THD

( )
( )
2
2
1
2
2 1
43.52%
2
m
n
m
V
n
THD
V
t
=
(
(
(
(

= =
(1.33)
Para sistemas de udio de alta fidelidade, este valor de THD muito elevado, tornando este tipo de
amplificador inapropriado.
1.3 Amplificador Classe AB
Conforme vimos, o amplificador classe B deve ser compensado para queda de V
BE
. Isto feito
simplesmente colocando uma fonte DC de valor V
BE
na base do transistor. Entretanto, cada transistor
possui um V
BE
ligeiramente diferente e que varia com a temperatura. Torna-se difcil fazer esta
compensao com exatido. Normalmente, aplicamos uma fonte de tenso na base, ligeiramente maior
que V
BE
, para estabelecer uma pequena corrente de polarizao no transistor. Esta corrente no
suficiente para coloc-lo em classe A, mas garante a compensao de V
BE
. Este tipo de operao
chamado classe AB, e ser melhor explorado nos amplificadores push-pull.
1.4 Amplificador Classe C
As correntes de coletor nos amplificadores classe A e B conduzem com ngulos de 360 e 180,
respectivamente. Nos circuitos classe C a conduo se d com ngulos menores que 180, conforme a
Fig. 1.8. Este tipo de configurao tem sua principal aplicao nos circuito de rdio frequncia (RF), e
ser melhor estudado mais frente.

Fig. 1.8: Conduo da corrente no amplificador classe C.
14
1.5 Amplificador Push-Pull
Os amplificadores push-pull so compostos por dois circuitos classe B em oposio de fase.
Enquanto um amplificador conduz no ciclo positivo, o outro o faz no ciclo negativo. Isto ajuda a
reduzir drasticamente a THD.
A configurao mais empregada atualmente o estgio de sada com par complementar, que utiliza
transistores NPN e PNP, conforme a Fig. 1.9.
RL
-VCC
VCC
Vin(t)
Vo(t)
QP
QN

Fig. 1.9: Estgio de sada em push-pull.
A configurao da Fig. 1.9 emprega duas fontes simtricas. Entretanto, podemos implementar o
circuito com fonte unipolar, ao custo de um capacitor de desacoplamento a mais, conforme a Fig. 1.10.
O capacitor C calculado, segundo a especificao de frequncia de corte inferior f
CI
, pela equao
1.34, onde r
o
uma estimativa da resistncia de sada dos transistores. Normalmente, r
o
desprezado.

( )
1
2
CI L o
C
f R r t
=
+
(1.34)
VCC
QP
Vo(t)
Vin(t)
RL
C
QN
Vbb
Vcc/2
+
_
Vcc/2

Fig. 1.10: Estgio de sada em push-pull, com fonte unipolar.
1.5.1 Distoro de Crossover
Tomemos como exemplo o circuito da Fig. 1.9. Para uma fonte de sinal ( ) ( ) sin
in m
v t V t e = , haver
conduo do transistor NPN quando ( )
N
in BE
v t V > , e no transistor PNP quando ( )
in BEp
v t V < .
Quando o transistor NPN est em conduo, o PNP encontra-se cortado, pois a tenso entre base e
emissor maior que
P
BE
V . O Mesmo ocorre com o transistor NPN quando o PNP est em conduo,
pois a tenso entre base e emissor menor que
N
BE
V . Portanto, os dois transistores trabalhando em
conjunto permitem ao circuito operar nos ciclos positivo e negativo do sinal, conforme a Fig. 1.11a.
Podemos observar um desnvel no sinal de sada, tanto no ciclo positivo quanto no negativo, que
corresponde a
N
BE
V e
P
BE
V . Isto chamado de crossover e provoca distoro harmnica.
O crossover pode ser eliminado com o uso de fortes realimentaes negativas ou atravs de pr-
polarizao do estgio de sada, levando o amplificador a operar em classe AB. Com este
procedimento obtemos baixssima THD, conforme a Fig. 1.11b.
15

(a) (b)
Fig. 1.11: Sinal de sada do estgio push-pull: a) com crossover; b) sem crossover.
O circuito da Fig. 1.12 representa a forma esquemtica para compensao do crossover.
VCC
-VCC
RL
Vben
QN
Vo(t)
Vin(t)
| Vbep|
QP

Fig. 1.12: Compensao do crossover.
1.6 Dissipadores de Calor
Os amplificadores de potncia, como todos os dispositivos eletrnicos, por exemplo, os
microprocessadores, dissipam energia sob forma de calor. Esta energia deve ser retirada do
encapsulamento dos componentes que esto aquecendo, para evitar danos s junes semicondutoras.
Em geral, uma juno semicondutora suporta temperaturas na faixa de 150C. Os componentes
eletrnicos para aplicaes em potncia possuem uma rea destinada dissipao trmica, onde se
acopla um dissipador de calor.
1.6.1 Resistncia Trmica
O dimensionamento dos dissipadores torna-se muito simples, se considerarmos o sistema em
equilbrio trmico e as fontes de potncia constantes. O mecanismo de transferncia de calor pode ser
simplificado como na Fig. 1.13. A fonte de calor corresponde fonte de potncia, por exemplo uma
juno PN, e o material um obstculo que separa dois meios, por exemplo a carcaa do transistor.
Em equilbrio trmico, a equao que relaciona a diferena de temperatura (
1 2
T T ) e a potncia
transferida pelo material
( )
1 2
T T R P
u
= (1.35)
onde R
u
a resistncia trmica do material em C W
. A resistncia trmica depende de vrios fatores

como, por exemplo: a composio do material; a cor (o preto dissipa mais calor); rea ( R
u

inversamente proporcional a rea); o meio refrigerante (ar, gua, etc).
Umas das especificaes dos dispositivos de potncia so as resistncias trmicas da juno (ou
ncleo) para a carcaa
JC
R
u
e da carcaa para o ar
CA
R
u
. Um dispositivo isolado, sem dissipador de
calor, apresenta uma resistncia trmica da juno (ou ncleo) para o ar
JA
R
u
dada por
16

JA JC CA
R R R
u u u
= + (1.36)

Fig. 1.13: Mecanismo de transferncia de calor.
Quando temos uma sequncia de materiais acoplados mecanicamente, conforme a Fig. 1.14, a
diferena de temperatura nas interfaces calculada simplesmente por

0
1
N
N n
n
T T P R
u
=
=

(1.37)
onde
n
R
u
a resistncia trmica de cada corpo.

Fig. 1.14: Transferncia de calor por mltiplos obstculos.
1.6.2 Regio de Trabalho do Transistor em Funo da Temperatura
Os dispositivos semicondutores suportam uma temperatura limite na juno, que limita a potncia
mxima dissipada. Considerando que o transistor suporta uma corrente de coletor mxima I
Cmax
e uma
temperatura de juno T
Jmax
, temos que a potncia dissipada no transistor P
Qmax
deve respeitar s
inequaes 1.38, onde T
A
a temperatura do ar e
JA JC CA
R R R
u u u
= + .

( )
max
max
Q C CC
J A
Q
JA
P I V
T T
P
R
u
s
(1.38)
Das inequaes 1.38, conclumos que o transistor deve operar dentro da regio hachurada do
grfico da Fig. 1.15a. Entretanto, quando acoplamos um dissipador de calor ao transistor, o termo
CA
R
u
substitudo por ( )
CD DA
R R
u u
+ , que a soma das resistncias trmicas da carcaa para o
dissipador e do dissipador para o ar. Mas
CD
R
u
muito menor que
DA
R
u
, de forma que podemos
considerar a nova resistncia trmica total como sendo
JA JC DA
R R R
u u u
' ~ + , e muito menor que
JA
R
u
.
A curva de operao segura torna-se a da Fig. 1.15b, onde podemos observar que, para mesma
temperatura, o transistor pode dissipar mais potncia.
17

(a) (b)
Fig. 1.15: Curva de operao segura do transistor: a) ao ar livre; b) com dissipador.
1.6.3 Segundo Breakdown
Imagens de infravermelho obtidas de transistores de potncia em operao mostram que a
distribuio de calor na juno no uniforme, criando pontos quentes. O aparecimento destes pontos
est relacionado com a intensidade de corrente. Os pontos quentes destroem a juno aos poucos,
reduzindo a vida til do transistor. Este efeito conhecido como segundo breakdown (o primeiro
breakdown devido tenso de ruptura da juno). Normalmente, os fabricantes de transistores
fornecem uma famlia de curvas, para cada valor de temperatura na juno, relacionando a corrente
mxima de coletor e a tenso V
CE
, como exemplo a Fig. 1.16.

Fig. 1.16: Curva de operao segura, com segundo breakdown.
1.7 Circuitos Para Polarizao Classe AB
A compensao de crossover mostrada na Fig. 1.12 no prtica, pois implica no uso de duas
fontes de tenso alm da alimentao. Estas tenses devem ser geradas atravs de elementos passivos.
1.7.1 Polarizao Com Diodos
O circuito da Fig. 1.17 mostra um estgio de sada push-pull em classe AB, polarizado com diodos.
A fonte de corrente I
B
fora uma queda de tenso em cada diodo, que aproximadamente igual a V
BE
.
Desta forma as junes base-emissor dos transistores encontram-se pr-polarizadas. Sabemos que a
tenso da juno semicondutora varia com a temperatura, tipicamente 2mV C

, e a compensao
deve acompanhar esta variao, para ser efetiva. Caso contrrio, com o aquecimento, os transistores
reduziriam seus V
BEs
e ficariam excessivamente polarizados, a corrente em excesso nos coletores
aumentaria a temperatura, e foraria uma reduo ainda maior dos V
BEs
. Este processo, que
conhecido como colapso trmico, continuaria at a destruio do transistor.
Para realizarmos uma compensao dinmica, basta colocarmos os diodos em contato com os
dissipadores de calor pois desta forma, a temperatura ser aproximadamente a mesma dos transistores.
Com isto, as tenses nas junes dos diodos variam junto com os V
BEs
, e as correntes de coletor
permanecem estveis.
18
QP
QN
Rb
D1
C1
D2
Ib
-VCC
C1
RL
VCC
Vin(t)
Vo(t)

Fig. 1.17: Polarizao classe AB com diodos.
1.7.2 Multiplicador de V
BE

A compensao com diodos muito empregada, mas possui o inconveniente de no ser possvel
ajustar a tenso entre as bases. Isto somado ao fato das junes dos diodos no serem exatamente
iguais s dos transistores, torna este circuito inapropriado para algumas aplicaes, principalmente s
de elevada potncia.
O circuito da Fig. 1.18, conhecido com multiplicador de V
BE
, permite ajustar uma tenso V
o

proporcional ao V
BE
de um transistor. Se acoplarmos o transistor Q ao dissipador do estgio de sada,
temos uma polarizao compensada para variao de temperatura, e com ajuste de tenso.
R2
Vo
+
R1
Ix
_
Q

Fig. 1.18: Multiplicador de V
BE
.
Para analisarmos o circuito, consideremos a Fig. 1.19.
19
1
Vo
_
Ix 2
Ib
R1
Ic
Q
R2
Vbe
+
+
_

Fig. 1.19: Circuito para anlise do multiplicador de V
BE
.
Extraindo as equaes nodais, temos o sistema 1.39.

2
2 1
0
o BE
C x
BE o BE
B
C B
V V
I I
R
V V V
I
R R
I I |

+ =
+ + =
(1.39)
Do sistema de equaes 1.39 obtemos

2 2
1
1
1 1
o BE x
R R
V V I
R
|
| |
| |
= + +
|
+ +
\ .
(1.40)
Considerando | muito grande, de forma que ( ) 1 1 | | + ~ , temos que

2 2
1
1
1
o BE x
R R
V V I
R |
| |
= + +
|
+
\ .
(1.41)
Da equao 1.41, se considerarmos que

2 2
1
1
1
BE x
R R
V I
R |
| |
+
|
+
\ .

temos que

2
2
1
1
1
BE
x
R
R V
R I
| | | +
+
|
\ .
(1.42)
Temos finalmente que

2
1
1
o BE
R
V V
R
| |
= +
|
\ .
(1.43)
Aplicando a equao 1.43 em 1.42, obtemos como forma alternativa para estabelecer o valor
mximo dos resistores a expresso

1
1
1 1
x
BE o
R
I
V V
| +
| |
|
\ .
(1.44)
20
Devemos ter em mente tambm que o transistor tem que estar em condies de ser polarizado, isto
limita o menor valor de R
1
, ou seja,

1 x BE
R I V > (1.45)
Na Fig. 1.20 temos um estgio de sada em push- pull, polarizado em classe AB, com multiplicador
de V
BE
. Este circuito muito prtico, pois permite gerar qualquer diferena de potencial proporcional a
um V
BE
. Se acoplarmos termicamente o transistor Q
1
ao dissipador de calor, temos que V
BE
de Q
1
varia
junto com os V
BE
dos transistores de potncia, permitindo um ajuste dinmico da polarizao. Outro
fator a ser considerado, o melhor casamento entre as caractersticas da juno base-emissor de Q
1

com as dos transistores de potncia.
-VCC
R2
Vin(t)
C1
Vo(t)
Rb
R1
QN
C1
Q1
QP
Ib
VCC
RL

Fig. 1.20: Polarizao em classe AB com multiplicador de V
BE
.
1.8 Exemplo de Projeto
Como exemplo, consideremos um amplificador de potncia para udio, na configurao push-pull,
com as especificaes abaixo:
1. Carga de 8O (alto-falante).
2. Potncia de 4W na sada.
3. Eficincia melhor que 50%.
4. Frequncia de corte inferior menor que 50Hz.
Dados dos transistores:
1.
min
150 | = para Q
3
, Q
4
, Q
5
e Q
6
.
2.
min
15 | = para Q
1
, e Q
2
.
3. 0.7
BE
V V = para Q
3
, Q
4
, Q
5
e Q
6.

4. 0.7
BE
V V = para Q
1
, e Q
2
, para I
C
na faixa dos mA, e 1
BE
V V = para I
C
prximo a 1A.
5. 90
CEsat
V mV = para todos os transistores.
6. 4.17
JC
R C W
u
=

7.
max
150
J
T C =

O circuito empregado o da Fig. 1.21, onde temos os transistores de sada na configurao
Darlington, para aumentar o ganho de corrente, e um multiplicador de V
BE
para a polarizao em
classe AB. O transistor Q
5
funciona como fonte de corrente controlada por tenso, gerando sinal e
21
polarizao para o estgio de sada. Os resistores R
1
e R
2
tm a funo de controlar qualquer
descasamento do circuito de polarizao classe AB, atuando como uma degenerao de emissor. Caso
haja um pequeno aumento nas correntes de polarizao de emissor dos transistores de sada, devido ao
aumento da temperatura, as quedas de potenciais em R
1
e R
2
aumentam e consequentemente reduzem
as tenses entre base e emissor, forando a corrente de polarizao diminuir. Este um processo de
realimentao negativa que, em conjunto com o multiplicador de V
BE
, garante a estabilidade trmica
do amplificador. Os valores de R
1
e R
2
so empricos e normalmente escolhidos bem pequenos, por
exemplo,
1 2
0.5 R R = = O.
0
Q1
TIP30C
RL
Vin(t)
R5
Q6
BC558C
0
P2
R2
R3
Q5
BC548C
P1
-Vcc C1
0
Q3
BC548C
+Vcc
R1
R6
C2
Q4
BC548C
0
Vo(t)
Q2
TIP29C
0
R4

Fig. 1.21: Amplificador de potncia push-pull.
O dimensionamento do amplificador segue os passos abaixo.
Passo 1: Clculo da tenso e corrente mxima na carga.

2 2
max max
max max
4 8
2 2 8
o o
L o
L
V V
P W V V
R
= = = =

max
max max
8
1
8
o
L L
L
V
I I A
R
= = =
Passo 2: Eficincia mxima.

8
0.5 12.56
4 4
om
CC
CC CC
V
V V
V V
t t
q

= = > s (1.46)
Passo 3: Ciclo positivo.
Vamos considerar que no pico de sinal positivo na sada, o transistor Q
5
est no limite entre o corte
e a conduo, de forma que temos o circuito abaixo.
22
+
_
VR4
Vomax=8V
0
+Vcc
Ib2
+
_
VR1
Ib3
1A
Q3
BC548C
Q2
TIP29C
0
R1
R4
RL

Temos pela equao de malha que

4 3 3 2 1
8
CC B BE BE R
V R I V V V = + + + +

( )( )
max
4 3 2 max 1
3 2
8
1 1
L
CC BE BE L
I
V R V V I R
| |
= + + + +
+ +

( )( )
3 3
4 4
1
0.7 1 0.5 8 2.416 10 24.64 10
150 1 15 1
CC CC
V R R V = + + + + =
+ +
(1.47)
Mas sabemos que R
4
deve ser positivo, e aplicando esta condio equao 1.47 temos

3 3
2.416 10 24.64 10 0 10.2
CC CC
V V V > > (1.48)
Escolhemos V
CC
de forma a atender s inequaes 1.46 e 1.48, por exemplo 12
CC
V V = , e com a
equao 1.47 calculamos o valor comercial de R
4
ou seja,

3 3
4 4
2.416 10 12 24.64 10 4.35 3.9 R k R k = = O = O
Passo 4: Ciclo negativo.
Vamos considerar o pico de sinal negativo na carga, ou seja,
min
8
o
V V = . Neste momento, a tenso
no coletor de Q
5
atinge o menor nvel, e assumiremos que o transistor est saturado neste instante. Para
a anlise temos o circuito abaixo.
+
_
VR3
Vomin=-8V
1A
RL
R2
-Vcc
R3
0
0
C2
Q1
TIP30C
Q6
BC558C
+
_
VCEsat
0
Q5
BC548C
+
_
VR2
Vin(t)max

Pela equao de malha temos
23

min 2 1 6 3
0
o R BE BE CEsat R CC
V V V V V V V + + + + + =

3 3
8 0.5 1 0.7 0.09 12 0 1.71
R R
V V V + + + + + = =
Descobrimos o valor de V
R3
, e sabemos que R
3
est bypassado por C
2
. Isto significa que a tenso
V
R3
uma constante.

Passo 5: Corrente de polarizao de Q
5
.
Quando o amplificador est em repouso (sem sinal de entrada), a tenso na carga zero e os
transistores de sada esto polarizados com uma corrente de coletor muito baixa. Desta forma temos
V
R1
e V
R2
desprezveis e
2 3 1 6
0.7
BE BE BE BE
V V V V V = = = = . Portanto, a tenso na base de Q
3

3
1.4
B
V V = . A corrente de polarizao I
CQ5
do transistor Q
5
passa quase totalmente por R
4
, de forma
que
4 4 5 R CQ
V R I = . Podemos ento calcular a corrente I
CQ5
e o valor comercial de R
3
, ou seja,

4
1.4 12 1.4 10.6
R CC
V V V = = =

4 4 5 5 5
10.6 3900 2.72
R CQ CQ CQ
V R I I I mA = = =

3
5
5 5
5
2.72 10
18.1
150
CQ
B B
I
I I A
|

= = =

3
3 3 5 3 3 3
1.71 2.72 10 628.7 560
R CQ
V R I R R R
= = = O = O
Neste momento, a tenso V
R3
deve ser recalculada por causa da aproximao feita para R
3
.

3
3 3 5 3
560 2.72 10 1.52
R Cq R
V R I V V
= = =
Passo 6: Clculo de R
6
e P
1
.
Vamos considerar a corrente que circula por R
6
e P
1
pelo menos vinte vezes maior que a da base de
Q
5
, e desta forma podemos desprezar I
B5
. Isolando a malha de polarizao de Q
5
temos o circuito
abaixo.
0
R3
IR6
0
0
-Vcc
R6
C2
P1
Q5
BC548C

Da equao de malha obtemos

6 6 6 1
6 1 3
6 5
0
0.7 2.22
20
R R CC
R R
R B
I R I P V
I P V V
I I
+ =
= + =
>
(1.49)
Solucionando o sistema de duas equaes e uma inequao 1.49 temos
24

6 6
1 6 1
27.01 27
0.23 6.13
R k R k
P R P k
< O = O
= = O

Passo 7: Clculo dos capacitores.
Para o clculo de C
2
, consideraremos que C
1
seja um bypassing. A impedncia vista por C
2

3
2 3 5
5 3
// 9.04
1 40
in e
CQ
R
R R r
I R
= ~ = O
+

O capacitor calculado segundo a frequncia de corte inferior.

2 2
2
1
352 390
2
CI in
C F C F
f R

t
= = =
Para o clculo de C
1
, consideraremos que C
2
seja um bypassing. A impedncia vista por C
1

1 6 1
5
6 1 5
1
/ / / / 1.09
40
1 1
in ie
CQ
R R P h k
I
R P |
= ~ = O
+ +

Pela frequncia de corte inferior temos que

1
1
1
2.9
2
CI in
C F
f R

t
= =
Escolhemos o menor capacitor, no caso C
1
, e multiplicamos por dez.

6
1 1
10 2.9 10 29 27 C F C F
= = =
Passo 8: Dimensionamento do multiplicador de V
BE
.
Sabemos que na polarizao, o multiplicador de V
BE
deve gerar uma diferena de potencial de
4 0.7V . Das equaes 1.43, 1.44 e 1.45 temos

5 5 5
0.7 257
CQ
R I V R > > O

4
5 5
5
1
51.8
1 1
CQ
BE o
R R k
I
V V
| +
O
| |
|
\ .

5 5
257 51.8 3.9 R k R k O s O = O

2 2
2 3
5
1 4 0.7 1 0.7 11.7
3.9 10
o BE
P P
V V P k
R
| |
| |
= + = + = O
| |
\ .
\ .

Passo 9: Clculo do ganho de tenso.
Para o clculo do ganho de tenso, vamos considerar o estgio de sada como sendo um
amplificador de ganho unitrio, mas com impedncia de entrada dependente da carga. O multiplicador
de V
BE
atua como fonte de tenso, e no aparece no modelo AC. Com as consideraes acima, temos o
circuito abaixo para a anlise. Temos ento que

( )( )( ) ( )( )( )
3,6 1,2
1 1 150 1 15 1 0.5 8 20.54
ref L
R R R k | | = + + + = + + + = O

( ) ( )
4 5 4
// 40 // 336
o L L
v ref CQ ref v
in L L
V R R
A gm R R I R R A
V R R R R
= = = =
+ +

25
Vin
0
1
gmVin
hie P1
R=(R1 ou R2)
Vo
R4
RL
R6 Rref

Passo 10: Ganho de potncia.
O ganho de potncia A
p
dado por

L
p
in
P
A
P
= (1.50)
Sabemos que

( )
2
in
in
in
v t
P
R
=
e

( )
2
o
L
L
v t
P
R
=
mas
( ) ( )
2 2
2
o v in
v t A v t =
Substituindo as equaes acima, finalmente temos

2 in
p v
L
R
A A
R
= (1.51)
No circuito, o ganho de potncia

3 3
3
2 2 6 6 1
150 1
27 10 // 6.21 10 //
// // 40 2.72 10
336 15.4 10
8
ie
p v p
L
R P h
A A A
R
+ | |

|

\ .
= = =
O valor extremamente elevado de A
p
comum para os amplificadores de potncia. Caso o estgio
de entrada fosse implementado com MOSFET, o ganho de potncia seria virtualmente infinito.
Passo 11: Dissipador de calor.
A potncia mxima dissipada em cada transistor dada pela equao 1.23, e vale

2 2
max 2 2
12
1.82
8
CC
Q
L
V
P W
R t t
= = =

Dada a temperatura mxima da juno
max
150
J
T C =

, e considerando a temperatura do ar nas
proximidades do dissipador igual a 50C, para existir o equilbrio trmico devemos ter
( ) ( )
max max JC DA Q J A
R R P T T
u u
+ =
( ) ( ) 4.17 1.82 150 50 50.8
DA DA
R R C W
u u
+ = =

Cada transistor deve ser acoplado a um dissipador de calor com resistncia trmica igual a
50.8 C W
.
26
Captulo 2

Amplificador Sintonizado
Os amplificadores sintonizados so empregados quando desejamos separar e amplificar uma faixa
de frequncias de um sinal. Suponha que o grfico da Fig. 2.1 seja uma faixa de transmisso de rdio,
e desejamos separar (sintonizar) e amplificar o canal centrado na frequncia
0
e . Devemos usar um
amplificador com funo de transferncia ( ) A je passa-banda.

Fig. 2.1: Espectro de rdio frequncia.
A seletividade Q do amplificador definida como sendo a razo entre a frequncia de sintonia
0
e
e a faixa onde o ganho cai 3dB (faixa de passagem), ou meia potncia, conforme a equao 2.1 e a Fig.
2.2.

0
2 1
Q
e
e e
=
(2.1)

Fig. 2.2: Curva de resposta em frequncia do amplificador sintonizado.
2.1 Circuito RLC de Segunda Ordem
Normalmente utilizam-se circuitos RLC de segunda ordem, como o da Fig. 2.3, para a realizao
do filtro. fcil verificar que a funo de transferncia do ganho de tenso dada por
27
( )
2
1
o
in
V gm s
A s
s
V C
s
RC LC
= =
+ +
(2.2)
Substituindo s por je na equao 2.2, temos
( )
2
1
gm j
A j
j
C
RC LC
e
e
e
e
=
+ +
(2.3)
Calculando o mdulo ao quadrado de ( ) A je , temos
( ) ( ) ( )
( )
2 2
2 *
2 2
2
2
2
1
gm
A j A j A j
C
LC
RC
e
e e e
e
e
= =
| |
+
|
\ .
(2.4)
Verificamos que ( )
2
A je mximo quando
( )
2
1 0 LC e = , ou seja, a frequncia de sintonia
corresponde ressonncia do circuito RLC, e dada por

0
1
LC
e = (2.5)
O ganho na frequncia de sintonia calculado fazendo 1 LC e = na equao 2.4, ou seja,
( )
0
A gmR e = (2.6)

L R
VCC
Vo
C
Vbeq
Vin

Vo
R
Vin
C
L
hie gmVin

(a) (b)
Fig. 2.3: Circuito RLC de segunda ordem: a) circuito com transistor; b) modelo AC.
Os pontos de queda de 3dB, so calculados resolvendo a equao ( ) ( )
0
2 A j A j e e = ou, de
forma melhor,
( )
( )
( )
2
2 2 2 2
2
0
2 2
2
2
2
2 2
1
A j
gm gm R
A j
C
LC
RC
e
e
e
e
e
= =
| |
+
|
\ .
(2.7)
Desenvolvendo a equao 2.7, temos
28

2 2 2
2 2 4 2
2
2
1 0
C R R
C R
LC L
e e
| |
+ + =
|
\ .
(2.8)
A soluo da equao 2.8 para
2
e

2 2 2 2
2
2 2
2 4
1 1
2
C R C R
LC LC
C R
e
+ +
= (2.9)
Tomando como referncia o grfico da Fig. 2.2, fcil concluir que

2 2 2 2
1 2 2 2 2
2 2 2 2
2 2 2 2 2
4 2
1 1
2 2
4 2
1 1
2 2
C R C R
LC LC
C R C R
C R C R
LC LC
C R C R
e
e
| |
| |
+ | +
|
|
= |
|
|
| |
\ .
\ .
| |
| |
+ | +
|
|
= + |
|
|
| |
\ .
\ .
(2.10)
Para encontrarmos
2 1
e e , consideremos o sistema de equaes 2.11.

x a b
y a b
= +
(2.11)
Por manipulao algbrica temos que
( )
2
2 2 2 2
2 2 2 2 y x a a b y x a a b = = (2.12)
Comparando o sistema de equaes 2.11 com 2.10, termo a termo, e atravs da equao 2.12,
temos finalmente que

2 1
1
RC
e e = (2.13)
Pela equao 2.1, temos que a seletividade do circuito

0
Q RC e = (2.14)
Considerando a equao 2.5, temos que a seletividade tambm pode ser expressa por

0
R
Q
L e
= (2.15)
Substituindo as equaes 2.14 e 2.5 em 2.2, temos
( )
2 2 0
0
o
in
V gm s
A s
V C
s s
Q
e
e
= =
+ +
(2.16)
2.2 Amplificadores com Sintonia Sncrona
Filtros sintonizados de segunda ordem com sintonia muito elevada so difceis de realizar, devido
s imperfeies dos componentes, tipicamente as resistncias parasitas dos capacitores e indutores.
Normalmente, seletividades elevadas so obtidas pela associao em cascata de amplificadores
sintonizados com seletividades idnticas, conforme a Fig. 2.4.
29

Fig. 2.4: Cascata de amplificadores sintonizados.
As funes de transferncia ( )
k
A s diferem entre si somente por um fator de ganho, ou seja,
( )
2 2 0
0
k
k
a s
A s
s s
Q
e
e
=
+ +
(2.17)
Definindo
( )
2 2 0
0
s
T s
s s
Q
e
e
=
+ +
(2.18)
temos
( ) ( )
k k
A s a T s = (2.19)
Da equao 2.19, conclumos que funo de transferncia do filtro da Fig. 2.4 dada por

( )
( )
( ) ( )
1
N
N
o
k
k in
V s
H s T s a
V s
=
= =
[
(2.20)
Analisando ( )
N
T s separadamente, e substituindo s por je, temos que
( )
( )
2
2
2
2
2 2 2 0
0 2
N
N
N
T j
Q
e
e
e
e e e
=
(
+
(

(2.21)
Aplicando a transformao de varivel ( )
0 0 0
1 e e e e e e = + A = + A equao 2.21, temos
( ) ( )
( )
( )
( )
( )
2
2
2
0 0
0
2
2
2 2
2 2 2 0
0 0 0 0 0 2
1
1 1
N
N
N
N
T j
Q
e e e
e e
e
e e e e e e e
+ A
+ A =
(
+ A + + A
(

(2.22)
Considerando que a seletividade final do circuito muito maior que 1, temos que a frequncia de
queda de 3dB est muito prxima de e
0
, e lembrando que, para 1 x , vale a aproximao
( ) ( )
2
1 1 2 x x + ~ + , temos que ( ) ( )
2
0 0
1 1 2 e e e e + A ~ + A , e a equao 2.22 torna-se
( ) ( )
( )
( ) ( )
2
2
0 0
0
2
2
2 0
0 0 0 2
1 2
2 1 2
N
N
N
N
T j
Q
e e e
e e
e
e e e e e
+ A
+ A =
(
A + + A
(

(2.23)
Como estamos considerando variaes de frequncias em torno da faixa de passagem, razovel
assumir que
0
2 e e A da mesma ordem de grandeza que 1 Q, e como 1 1 Q , a equao 2.23 pode
ser aproximada por
( ) ( )
( )
2
2
0
0
2
2
2 0
0 0 2
2
N
N
N
T j
Q
e
e e
e
e e e
+ A =
(
A +
(

(2.24)
Para determinarmos a seletividade
ef
Q de ( )
N
T s , basta calcularmos e A de forma que
30
( ) ( )
( )
( )
2
2 2
2
0
0
0 2
2
0 2
2 0
0 0 2
2 2
2
N
N N
N
N N
T j
Q
T j
Q
e
e
e e
e
e
e e e
+ A = = =
(
A +
(

(2.25)
e fazermos ( )
0
2
ef
Q e e = A . Da equao 2.25 obtemos

1
0
2 1
2
N
Q
e
e

A = (2.26)
Finalmente, a seletividade do amplificador em cascata

1
2 1
ef
N
Q
Q =
(2.27)
2.3 Amplificador de Banda Plana
Em algumas aplicaes, necessrio que a faixa de passagem do amplificador sintonizado seja
quase plana. Uma aplicao tpica a sintonia de canais de televiso, cuja faixa de frequncias
aproximadamente 4MHz. Um filtro sintonizado de segunda ordem ou com sintonia sncrona, provoca
um desnvel progressivo de 3dB entre os extremos da faixa e a frequncia central. Isto gera uma
distoro inaceitvel para sinais de vdeo.
Uma forma simples, mas eficiente, de projetar filtros com banda quase plana consiste em uma
cascata de amplificadores sintonizados, mas com frequncias de ressonncia ligeiramente diferentes.
A Fig. 2.5 ilustra o procedimento. No exemplo, trs amplificadores sintonizados ( )
1
A je , ( )
2
A je e
( )
3
A je , com frequncias de ressonncia
1
e ,
2
e e
3
e respectivamente, compem o filtro ( ) A je .

Fig. 2.5: Filtro de banda plana.
2.4 Fator de Qualidade
O fator de qualidade Q mede o quo prximo o componente est do ideal. Este parmetro
normalmente usado para caracterizar indutores e capacitores, e em geral depende da frequncia.
2.4.1 Fator de Qualidade dos Indutores
Um indutor ideal deve possuir impedncia puramente reativa j L e . Entretanto, fatores como
resistncia do fio, efeito pelicular, irradiao eletromagntica e capacitncia parasita, alteram o valor
medido da reatncia e acrescentam uma componente resistiva. De forma geral, ao estabelecermos a
relao entre os fasores de tenso e corrente no indutor em uma frequncia e, estamos medindo uma
31
impedncia em funo de e. Esta impedncia pode ser representada pela associao srie ou paralelo
do indutor com resistor.
2.4.1.1 Indutor em Srie com Resistor
A impedncia de um indutor em srie com resistor, circuito da Fig. 2.6, ( )
s s
Z j L R e e = + . Se
definirmos o fator de qualidade como sendo a relao entre a componente ideal e a indesejvel, temos

s
s
L
s
L
Q
R
e
= (2.28)
Ls
Rs

Fig. 2.6: Indutor em srie com resistor.
2.4.1.2 Indutor Paralelo com Resistor
Calculando a admitncia do circuito da Fig. 2.7, temos ( ) 1 1
p p
Y j L R e e = + . A componente ideal
1
p
j L e , e da mesma forma que no item anterior, podemos definir o fator de qualidade como sendo a
razo entre a componente ideal e a indesejvel. Temos ento que

p
p
p
R
Q
L e
= (2.29)
Rp
Lp

Fig. 2.7: Indutor em paralelo com resistor.
2.4.2 Fator de Qualidade dos Capacitores
Da mesma forma que nos indutores, quando medimos um capacitor, relacionamos os fasores de
corrente e tenso, que nos fornece uma admitncia em funo da frequncia. As principais
imperfeies dos capacitores so: a resistncia finita do dieltrico, particularmente em frequncias
elevadas; a resistncia dos terminais; as indutncias parasitas dos terminais e do dieltrico.
2.4.2.1 Capacitor em Paralelo com Resistor
Calculando a admitncia do circuito da Fig. 2.8, temos ( ) 1
p p
Y j C R e e = + . A componente ideal

p
j C e , e consequentemente,

p p p
Q R C e = (2.30)
Rp
Cp

Fig. 2.8: Capacitor em paralelo com resistor.
2.4.2.2 Capacitor em Srie com Resistor
A impedncia do circuito da Fig. 2.9 ( ) 1
s s
Z j C R e e = + , e a componente ideal 1
s
j C e .
Seguindo o mesmo procedimento dos itens anteriores, temos para o fator de qualidade
32

1
s
s s
Q
R C e
= (2.31)
Cs Rs

Fig. 2.9: Capacitor em srie com resistor.
2.5 Indutores Acoplados
Os indutores acoplados so dois ou mais indutores que compartilham parte ou todo fluxo
magntico gerado pelo sistema. Como exemplo, considere o sistema de dois indutores da Fig. 2.10. As
correntes e tenses se relacionam segundo o sistema de equaes 2.32, onde M a indutncia mtua.
Podemos considerar o efeito do acoplamento, lembrando que
1 2
M k L L = , onde k o fator de
acoplamento. Desta forma, o sistema 2.32 pode ser melhor representado por 2.33.

1 1 1
2 2 2
V L M I
V M L I
( ( (
=
( ( (

(2.32)

1 1 2 1 1
2 2
1 2 2
L k L L V I
V I
k L L L
(
( (
= (
( (
(

(2.33)
+
_
V1
L2
I2
L1
I1
M
+
_
V2

Fig. 2.10: Dois indutores acoplados.
O valor de k varia entre zero e um. Para indutores com acoplamento fraco, temos k muito prximo
de zero, enquanto k tende para um quando o acoplamento forte.
2.5.1 Modelos Equivalentes Para Indutores Acoplados
O sistema de equaes 2.33 pode ser inapropriado para a anlise de alguns circuitos, devido
complexidade dos clculos. Podemos representar o circuito da Fig. 2.10 por um modelo equivalente,
composto por indutores desacoplados e transformador ideal. Os circuitos a seguir so formas
equivalentes de representao.
a)
+
_
V2
1:1
.
+
_
V1 La
I2
Lb
I1
Lc
.

( ) ( )
2
1 2 2 a
L L L M L M =
( )
2
1 2 b
L L L M M =
( ) ( )
2
1 2 1 c
L L L M L M =
b)
La
I2
+
_
V1
.
.
Lb
+
_
V2
Lc
I1
1:1

1 a
L L M =
b
L M =
2 c
L L M =
33
c)
.
.
I1 I2
La
+
_
V1
+
_
V2
a:1
Lb

( )
2
1
1
a
L k L =
2
1 b
L k L =
1 2
a k L L =
1 2
k M L L =
Para acoplamento unitrio, ou muito prximo, o circuito c) pode ser simplificado, e representado
pela Fig. 2.11. Esta forma de representao uma das mais usadas para a anlise dos amplificadores
sintonizados.
.
L1
+
_
V1
I2
+
_
V2
I1
.
a:1

1 1
2 2
N L
a
N L
= =
1 2
N N a relao de espiras
do transformador.
Fig. 2.11: Representao dos indutores acoplados com acoplamento unitrio.
2.5.2 Autotransformador
Consideremos os indutores acoplados, com 1 k = , da Fig. 2.12. Este circuito chamado de
autotransformador, pois os indutores formam um enrolamento contnuo. Da mesma forma que no item
anterior, podemos representar o sistema por um indutor e um transformador ideal, conforme a Fig.
2.13.
.
.
L1
L2
V3
V1
N2
V2
N1

Fig. 2.12: Autotransformador.

1 2 1 2
2 L L L L L = + +
3 1 2 N N N = +
( ) ( )
1 2 2 3
1 2 V V V V N N =
( ) ( ) ( )
1 3 2 3
1 2 2 3 2 V V V V N N N N N = + =
Fig. 2.13: Circuito equivalente do autotransformador.
2.5.3 Mltiplos Indutores Acoplados
Consideremos o sistema de trs indutores acoplados, com 1 k = , da Fig. 2.14. Podemos caracteriz-
lo, escolhendo um dos enrolamentos 1-2, 1-3, 2-3 ou 4-5, medindo a indutncia e o fator de qualidade.
Temos ento os circuitos equivalentes da Tabela 2.1. importante observar que, nos modelos
equivalentes, o indutor e o resistor devem estar representados em somente um dos enrolamentos do
transformador (nunca em mais de um ao mesmo tempo).
34
1
2
5
.
. .
L1
L2
L3
3
4

Fig. 2.14: Sistema de trs indutores acoplados.
Tabela 2.1: Circuito equivalente para os trs indutores acoplados.
3
1
5
2
L1
4
R1
3
2
5
.
. .
N1
N2
N3
4
.
. .
L1
L2
L3
1
1
1
R
Q
L e
=
R2
4
3
L2
.
. .
L1
L2
L3
1
3 5 5
1
2 2
.
. .
N1
N2
N3
4

2
2
R
Q
L e
=
5
.
. .
N1
N2
N3
R3
5
4
.
. .
L1
L2
L3
1
2
3
L3 2
4 1
3
3
3
R
Q
L e
=
1
.
. .
L1
L2
L3
1 4
5
.
. .
N1
N2
N3
3
L
3
2 R
5
4
2
R
Q
L e
=
( ) ( )
2 2
1 1 2 2
1 2 1 2
;
1 1
N N N N
L L R R
N N
+ +
= =
( ) ( )
2 2
2 2 2 2
1 2 1 2
;
2 2
N N N N
L L R R
N N
+ +
= =
( ) ( )
2 2
3 3 2 2
1 2 1 2
;
3 3
N N N N
L L R R
N N
+ +
= =
2.5.4 Relao de Impedncias no Transformador
Uma impedncia Z conectada a um dos acessos do transformador ideal, pode ser representada em
outro acesso segundo a relao de espiras ao quadrado, conforme a Fig. 2.15.
35
N2
Z1
N2
Z2 N1 N1

2
2 1
2
1
N
Z Z
N
| |
=
|
\ .

Fig. 2.15: Relao de impedncia no transformador.
Para o caso especfico dos resistores, indutores e capacitores, as relaes esto na Fig. 2.16.
R1
N2
N1 N1 R2
N2
2
2 1
2
1
N
R R
N
| |
=
|
\ .

N1 L2 N1 L1
N2 N2

2
2 1
2
1
N
L L
N
| |
=
|
\ .

C1
N1 N1
N2 N2 C2
2
2 1
1
2
N
C C
N
| |
=
|
\ .

Fig. 2.16: Relao dos resistores, indutores e capacitores no transformador ideal.
Exemplo 1: Considere o amplificador sintonizado abaixo. Calcule o ganho e a seletividade.
So dados:
- C
1
e C
2
so capacitores de bypassing nas frequncias de trabalho.
-
1
25 L H = ,
2
25 L H = e
3
1 L H = .
- Fator de qualidade Q
b
do indutor acoplado igual a 50, em qualquer frequncia.
- 0.7
BE
V V = e 500 | = para o transistor.

R3
1k
Vcc
10V
Vin
Q
RL
100
R1
50k C3
1n
.
. .
L1
L2
L3
C1
Vo
C2
R2
10k

Passo 1: Clculo da polarizao do circuito.
A tenso na base do transistor V
Bq
determinada pela fonte de alimentao e o divisor resistivo
formado por R
1
e R
2
.
36

2
1 2
10
10 1.7
50 10
Bq CC
R k
V V V
R R k k
= = =
+ +

Com este valor, podemos calcular a corrente de coletor, assumindo | muito elevado, atravs da
diferena de potencial em R
3
.

3
3
1
0.7 1 1
1
Eq
R Bq Eq Cq Cq
V
V V V I I I mA
R k
= = ~ ~ = =
Com o valor de I
Cq
, temos tambm que
40 40
Cq
gm I gm m ~ =
e
12.5
40
ie ie
Cq
h h k
I
|
~ = O
Passo 2: Representao do circuito no modelo AC de pequenos sinais, conforme abaixo.
R1
50k
R2
10k
RL
100
.
.
.
L1
L2
L3
C3
1n
Vin
hie
12.5k
gmVin
Vo

Passo 3: Clculo da frequncia de ressonncia.
O capacitor C
3
encontra-se em paralelo com o indutor L
1
, portanto

6
0 0
6 9
1 3
1 1
6.32 10
25 10 1 10
rad s
L C
e e

= = =

Passo 4: Clculo da resistncia parasita do indutor.
Vamos considerar a resistncia parasita vista no indutor L
3
. Pelo fator de qualidade, temos

6 6
0 3
50 316
6.32 10 1 10
p p
b p
R R
Q R
L e

= = = O

Passo 5: Clculo das relaes de espiras.
Com os valores dos indutores, temos

6
1
6
2
1 25 10 1
1
2 25 10 2
L N N
N L N
= = =

6
1
6
3
1 2 25 10 1 2
5
3 3 1 10 3 3
L N N N N
N N L N N
= = = = =

1 2
1 5 3 2 5 3 10
3
N N
N N N N
N
+
= = =

1 2
1 2 2
1
N N
N N
N
+
= =
37
Passo 6: Representao do indutor acoplado pelo modelo transformador ideal e indutor.
O modelo AC pode ser redesenhado como abaixo.
Vo
R1
50k
RL
100
hie
12.5k
C3
1n
Vin
gmVin
R2
10k
.
.
.
N1
N2
N3
L3
1u
Rp
316

De forma melhor, fazendo as reflexes de impedncias no transformador, temos o circuito abaixo
gmVin
Vin
Vo
R
L
N1+N2
Vc
C
RBeq
N3

onde

2 2
9 9
1 1
1 10 1 10 250
1 2 2
N
C C pF
N N

| | | |
= = =
| |
+
\ . \ .

( )
2
2
6 6
1 2
1 10 10 1 10 100
3
N N
L L H
N

+ | |
= = =
|
\ .

( ) ( ) ( )
2
2 1 2
316//100 10 316//100 7.6
3
N N
R R k
N
+ | |
= = = O
|
\ .

3 3 3
50 10 //10 10 //12.5 10 5
Beq Beq
R R k = = O
Passo 7: Clculo da seletividade.
Da equao 2.14 temos que a seletividade do circuito

6 3 12
0
6.32 10 7.6 10 250 10 12 Q RC Q e

= = =
Passo 8: Clculo do ganho na frequncia de sintonia.
O ganho de tenso ( ) ( )
0 0 C in
V j V j e e dado por

( )
( )
0
3 3
0
40 10 7.6 10 304
C
in
V j
gmR
V j
e
e

= = =
Sabemos que

( )
( )
0 0
0
3 1
0.1
1 2 10
C
V j
N
N N V j
e
e
= = =
+

portanto
38

( )
( )
( )
( )
( )
( )
( )
( )
0 0 0 0 0 0 0
0 0 0 0
0.1 304 30.4
C
in C in in
V j V j V j V j
V j V j V j V j
e e e e
e e e e
= = =
Obs:
A seletividade nunca maior que o fator de qualidade do indutor ou do capacitor. Normalmente, o
indutor possui Q muito menor que o do capacitor, na ordem de algumas dezenas. Seletividades
elevadas, na ordem dos milhares, so obtidas com amplificadores de sintonia sncrona.
Nos circuitos sintonizados, nem sempre obtemos valores prticos para os componentes, por
exemplo um capacitor muito pequeno. Conforme observado no exemplo, o uso dos indutores
acoplados, permite que o capacitor seja refletido para o coletor do transistor segundo a relao de
espiras ao quadrado ( ) ( )
2
1 1 2 N N N + , que pode ser qualquer valor. Isto facilita a escolha apropriada
do capacitor, com valor prtico.
39
Captulo 3

Amplificadores Classe C
Os amplificadores em classe C so empregados nos estgios de sada de potncia dos circuitos de
rdio frequncia RF, devido sua elevada eficincia. A Fig. 3.1a representa um circuito bsico, onde
podemos observar que a base do transistor Q est polarizada com uma tenso negativa
Bq
V . Desta
forma, s haver corrente no coletor quando a tenso de entrada ( )
in Bq
v t V ultrapassar
BEq
V ,
definindo um ngulo de conduo menor que 180, conforme observado na Fig. 3.1b. Ajustando o
nvel de
Bq
V , podemos controlar o ngulo de conduo.
importante observar que a forma de onda de corrente de coletor extremamente distorcida,
possuindo uma composio harmnica muito extensa. Isto provoca a repetio do sinal ao longo da
frequncia, conforme a Fig. 3.2. Isto no um inconveniente, pois a carga do amplificador em classe
C sintonizada e adequadamente projetada para eliminar as imagens do sinal. importante que a
largura de banda do sinal seja limitada a um valor para o qual no haja sobreposio de espectro.
Este tipo de amplificador usado para sinais de banda estreita, normalmente sinais modulados em
amplitude (AM) ou frequncia (FM), onde a energia encontra-se em torno de uma frequncia
portadora e
0
.
Vbq
L2
VCC
Vo(t)
Vin(t)
Q
C1
RL
L1

(a)
(b)
Fig. 3.1: Amplificador em classe C: a) circuito bsico; b) forma de onda.
40

Fig. 3.2: Composio espectral do sinal de sada.
3.1 Eficincia do Amplificador em Classe C
Para o clculo da eficincia, consideremos o sinal de entrada senoidal e um ngulo de conduo u
para o transistor, de forma que a corrente de coletor se comporta como o grfico da Fig. 3.3. Podemos
verificar que a corrente, observada em um ciclo de repetio, positiva somente no intervalo
t t t
u u
s s e zero para 2 T t t
u
s < e 2 t t T
u
< s . A parte negativa do grfico serve somente para
facilitar a visualizao da forma de onda da corrente. A corrente de coletor descrita pela equao
( )
( ) ( ) ( )
0
cos cos ;
0; 2 e 2
C
t t t t
I t
T t t t t T
u u
u u
o e u s s
=

s < < s
(3.1)
onde

2
t
T
u
t
u = (3.2)

0
2
T
t
e = (3.3)

Fig. 3.3: Corrente de coletor no amplificador em classe C.
41
Representando ( )
C
i t em srie de Fourier, e lembrando que para funes pares existem somente os
termos em cosseno, temos
( ) ( )
0 0
1
cos
C n
n
I t I B n t e
=
= + (

(3.4)
onde

( ) ( ) ( ) ( )
( ) ( ) ( ) ( ) ( ) ( )
0 0
0 0 0
1 1
cos cos
2 2
cos cos cos cos
t t
C
t t
t t
n C
t t
I i t dt t dt
T T
B i t n t dt t n t dt
T T
u u
u u
u u
u u
o e u
e o e u e

= =
= =
} }
} }
(3.5)

Sendo a carga sintonizada em e
0
, e com seletividade elevada, podemos considerar que a tenso AC
no coletor depende somente da impedncia e da componente de ( )
C
I t em e
0
, ou seja,
( ) ( ) ( )
1 0 0
cos
C CC
V t V B Z j t e e = (3.6)
Portanto, necessitamos somente dos termos I
0
e B
1
do sistema 3.5, ou seja,

( ) ( ) ( )
0
sin cos
I
o u u u
t
= (3.7)
e

( ) ( ) ( )
1
sin cos
B
o u u u
t
= (3.8)
A equao 3.8 obriga que a tenso AC no coletor seja, em primeira anlise, puramente senoidal e
com amplitude mxima igual a
CC CEsat
V V , conforme a Fig. 3.4.

Fig. 3.4: Excurso mxima de sinal no coletor.
A potncia mdia fornecida pela fonte ao circuito

( ) ( ) ( )
0
sin cos
CC
CC
V CC
V
P I V
o u u u
t
= = (3.9)
Chamando ( )
C
i t a componente AC da corrente de coletor, ou seja,
42
( ) ( ) ( )
0 0 1 0
cos
C C
I t I i t I B t e = + = + (3.10)
Temos que a potncia mdia que o circuito entrega carga, na frequncia e
0
,

2
2 2 2 1
1 1 1
2
1 1 1 1
2 2 2 2
L Ceq L L
L N
P R B R B R B
N L
| |
= = =
|
\ .
(3.11)
onde R
Ceq
a resistncia R
L
refletida para o primrio do transformador.
Conclumos facilmente que a amplitude da tenso AC no coletor dada por

1
1
2
C o Ceq
N
V V R B
N
= = (3.12)
Aplicando as equaes 3.12 e 3.8 em 3.11, obtemos

( ) ( ) ( )
1
sin cos
1 1 1
2 2 2 2
o
L o
V
N N
P V B
N N
o u u u
t
= = (3.13)
A eficincia dada por

( ) ( ) ( )
( ) ( ) ( )
sin cos
1
2 2 sin cos
CC
o
L
V CC
V
P N
P N V
u u u
q
u u u
= =
(3.14)
Considerando que a amplitude mxima da tenso AC no coletor seja V
CC
, pelas equaes 3.12 e
3.14 temos que

2
1
o C
N
V V
N
= (3.15)
e

( ) ( ) ( )
( ) ( ) ( )
sin cos
2 sin cos
CC
L
V
P
P
u u u
q
u u u
= =
(3.16)
A Fig. 3.5 apresenta o grfico da eficincia para 0 2 u t s s .

Fig. 3.5: Curva de eficincia do amplificador classe C.
Observamos que a eficincia mxima para 0 u = . Podemos mostrar facilmente que

0
lim 1 100%
u
q
= = (3.17)
Este valor uma possibilidade terica, mas para ser alcanado teramos picos de corrente tendendo
para o infinito, o que no razovel. Na prtica, os amplificadores transistorizados em classe C para
RF so projetados com eficincias em torno de 60%.
43
Captulo 4

Redes de Casamento de Impedncias
Nos amplificadores de potncia de RF, normalmente necessrio compatibilizar o nvel de
impedncia da carga com a impedncia do coletor, para obtermos a mxima transferncia de potncia.
Por vezes, necessrio simplesmente refletir a resistncia da carga para o coletor, com valor mais alto
ou mais baixo, dependendo da potncia que desejamos produzir. Na faixa de frequncias dos MHz,
isto pode ser feito com transformadores projetados para aplicaes em RF. Entretanto, para
frequncias na ordem de centenas de MHz, esta tarefa s pode ser realizada com redes de casamento
de impedncias.
Estas redes tambm fornecem a filtragem necessria para eliminao dos harmnicos gerados no
estgio classe C.
O princpio de funcionamento destas redes baseia-se nas transformaes de impedncias, que sero
descritas no item seguinte.
4.1 Transformaes de Impedncias
Os indutores e capacitores com perdas, em uma determinada frequncia e
0
, possuem uma
representao srie e paralela equivalentes. Na passagem de uma representao para a outra, o valor
dos componentes alterado, principalmente do resistor. Esta propriedade utilizada para modificar o
nvel de impedncia da carga.
4.1.1 Transformao Indutor Srie-Paralelo Com Resistor
Se escolhermos uma frequncia e
0
, podemos representar uma impedncia indutiva por um indutor
em srie com resistor ou indutor em paralelo com resistor, conforme a Fig. 4.1.

Fig. 4.1: Representao srie e paralelo de um indutor com perdas.
44
O fator de qualidade Q o mesmo para as duas formas de representao. O mdulo da impedncia
no modelo srie, e da admitncia no modelo paralelo, so dados por
( )
2 2
2 2 2 2 0
0 0 2
1 1
s
s s s s
s
L
Z j L R R R Q
R
e
e e = + = + = + (4.1)
( )
2
2
0 2 2 2 2 2
0 0
1 1 1 1
1 1
p
p p p p p
R
Y j Q
L R R L R
e
e e
= + = + = + (4.2)
Utilizando as equaes 4.1 e 4.2, e fazendo ( ) ( )
0 0
1 Z j Y j e e = , temos
( )
( )
0
0
1
Z j
Y j
e
e
= (4.3)
e

2
2
1
1
1
1
s
p
R Q
Q
R
+ =
+
(4.4)
Da equao 4.4 obtemos a relao

( )
2
1
p s
R R Q = + (4.5)
A equao 4.5 pode ser reescrita conforme abaixo

( ) ( )
2 2
0 0 0
1 1 1
1 1
s s
p s s
p s p p s
L L
R R Q R Q
L L L L L e e e
= + = + (4.6)
Verificamos facilmente que a equao 4.6 equivalente a

( )
2
1
1
s
p
L
Q Q
L Q
= + (4.7)
Finalmente, de 4.7, obtemos a relao

( )
2
2 2
1
1
1
p s s
Q
L L L
Q Q
+
| |
= = +
|
\ .
(4.8)
De forma geral, temos para as transformaes de indutor srie e paralelo com resistor, as relaes
abaixo.
Tabela 4.1: Relaes de transformaes das impedncias e admitncias indutivas.
Rs
Ls

Lp
Rp

( )
2
1
p
s
R
R
Q
=
+

2
1
1
p
s
L
L
Q
=
| |
+
|
\ .

( )
2
1
p s
R R Q = +
2
1
1
p s
L L
Q
| |
= +
|
\ .

45
0
0
p
s
s p
R
L
Q
R L
e
e
= =
interessante observar que para valores elevados de Q, o indutor quase no altera o valor, mas a
resistncia muda significativamente.
4.1.2 Transformao Capacitor Paralelo-Srie com Resistor
De forma anloga aos indutores com perdas, podemos representar uma admitncia capacitiva, em
uma determinada frequncia e
0
, por um capacitor em paralelo com resistor ou capacitor em srie com
resistor, conforme a Fig. 4.2.

Fig. 4.2: Representao paralelo e srie de um capacitor com perdas.
Temos que o fator de qualidade Q o mesmo nas duas representaes, e o mdulo da admitncia e
da impedncia dado por
( )
2 2 2 2 2 2
0 0 0 2
1 1 1
1 1
p p p
p p p
Y j C C R Q
R R R
e e e = + = + = + (4.9)
( )
2 2
0 2 2 2 2 2
0 0
1 1
1 1
s s s
s s s
Z j R R R Q
C C R
e
e e
= + = + = + (4.10)
Utilizando as equaes 4.9 e 4.10, e fazendo ( ) ( )
0 0
1 Y j Z j e e = , temos

2
2
1 1
1
1 p
s
Q
R
R Q
+ =
+
(4.11)
Da equao 4.11 obtemos a relao

2
1
p
s
R
R
Q
=
+
(4.12)
Podemos reescrever a equao 4.12 na forma abaixo

( ) ( )
0 0
0
2 2
1 1
p s p p p
s
s s
p p
R C C R C
C
C R
C C Q Q
e e
e = =
+ +
(4.13)
Verificamos que 4.13 equivalente a
46

( )
2
1
1
s
p
C Q
Q C Q
=
+
(4.14)
Finalmente obtemos que

2
1
1
s p
C C
Q
| |
= +
|
\ .
(4.15)
De forma geral, temos para as transformaes do capacitor paralelo e srie com resistor, a tabela
abaixo.
Tabela 4.2: Relaes de transformaes da admitncias e impedncias capacitivas.
Cp
Rp

Cs Rs

( )
2
1
p s
R R Q = +
2
1
1
s
p
C
C
Q
=
| |
+
|
\ .

( )
2
1
p
s
R
R
Q
=
+

2
1
1
s p
C C
Q
| |
= +
|
\ .

0
0
1
p p
s s
Q C R
C R
e
e
= =
Como no caso do indutor com perdas, para fatores de qualidade elevados, o capacitor quase no
altera de valor na transformao, mas o resistor varia muito.
4.2 Rede Com T de Capacitores e Indutor
Esta rede empregada quando desejamos fazer o casamento de impedncia com uma carga
representada por um capacitor em srie com resistor, conforme a Fig. 4.3. recomendvel que
s L
R R para termos componentes com valores prticos.

Fig. 4.3: Rede de casamento de impedncias com T de capacitores e indutor.
Na maioria das aplicaes, o resistor R
s
no existe, e representa somente a resistncia vista naquele
ponto.
Iniciamos o projeto da rede definindo as reatncias

1
0 1 L
X L e = (4.16)

0
1
out
C
out
X
C e
= (4.17)
47

1
0 1
1
C
X
C e
= (4.18)

2
0 2
1
C
X
C e
= (4.19)
Parte da reatncia de L
1
usada para cancelar C
out
na frequncia e
0
. Temos ento o circuito
equivalente da Fig. 4.4, onde

2 1
L L Cout
X X X = (4.20)

RL Rs
L2
C1
C2

Fig. 4.4: Circuito equivalente, com C
out
cancelado.
Definimos tambm

2
L
s
X
Q
R
= (4.21)
onde obtemos

2
L s
X QR = (4.22)
Aplicando as transformaes de impedncias desenvolvidas nos itens 4.1.1 e 4.1.2 ao circuito da
Fig. 4.4, temos o circuito equivalente da Fig. 4.5, onde

( )
2
1
sp s
R Q R = + (4.23)

2 2 2
1
1
p
L L
Q
| |
= +
|
\ .
(4.24)

( )
2
2
2 2
0 2
1
1 1
C
Lp L L
L
L
X
R R R
R
C R e
| | | |
| = + = + |
| |
\ . \ .
(4.25)

( )
2
2 2
0 2
1
p
L
C
C
C R e
=
+
(4.26)
Da equao 4.26 tambm obtemos a relao

2 2
2
2
2
1
L
p
C
C C
R
X X
X
| |
| = +
|
\ .
(4.27)

L2p
C2p
Rsp RLp
C1

Fig. 4.5: Circuito equivalente, aps a transformao de impedncias.
Para que haja o casamento das impedncias, devemos ter as resistncias iguais e a reatncia total
infinita. Isto significa fazer
48

sp Lp
R R = (4.28)
e

2 1 2
1 1 1
0
p p
L C C
X X X
= (4.29)

( )
2
2
1 1
s
C L
L
R
X R Q
R
= + (4.30)
Substituindo a equao 4.22 em 4.24, temos

2 2
1
1
p
L s
X QR
Q
| |
= +
|
\ .
(4.31)
Substituindo as equaes 4.27, 4.30 e 4.31 em 4.29, obtemos finalmente

( )
( )
1
2
2
1
1 1
s
C
s
L
R Q
X
R
Q Q
R
+
=
+
(4.32)
A constante Q, embora tenha a forma de fator de qualidade, no est diretamente relacionada com a
seletividade da rede. Infelizmente, no existe uma formula simples que determine a seletividade, pois
a rede tem ordem maior que dois. Sabemos que quanto menor for Q, menor ser a seletividade, mas
esta deve ser verificada com auxlio do computador; como exemplo, os programas de simulao.
4.3 Rede em t
A rede em t normalmente usada quando a fonte de sinal apresenta um capacitor para terra,
conforme a Fig. 4.6. No existem restries aos valores de R
s
e R
L
, ou seja,
s L
R R > ou
s L
R R s . O
procedimento de anlise idntico ao do item 4.2, e as equaes de projeto so:

1
1 1
out
C s C
Q
X R X
=

( )
2 2
1
s L
C L
s L
R R
X R
Q R R
=
+

2
1 2
1
s s L C
L
QR R R X
X
Q
+
=
+

Fig. 4.6: Rede de casamento de impedncias em t.
4.4 Rede em t Modificada
A rede da Fig. 4.7 assemelha-se muito com a anterior, sendo que a impedncia suspensa um LC
srie. Esta rede usada quando a fonte de sinal apresenta um capacitor para terra, e normalmente
produz valores de componentes realizveis, com pouca disperso.
49
O procedimento de projeto simples. Escolhemos a constante Q e fazemos a reatncia de L
1

cancelar C
out
na frequncia e
0
. Transformamos o conjunto C
2
e R
L
do modelo paralelo para o srie,
tomando o cuidado de fazer o R
L
transformado igual a R
s
. Temos ento um circuito LC srie, formado
por C
1
em srie com C
2
transformado e L
2
. O indutor L
2
calculado de forma que a ressonncia do
circuito LC srie ocorra em e
0
. As equaes de projeto so:

1 out
L C
X X =

1
C s
X QR =

2
s
C L
L s
R
X R
R R
=
(4.33)

2 1
2
s L
L C
C
R R
X X
X
= +

Fig. 4.7: Rede em t modificada.
Note pela equao 4.33 que obrigatoriamente devemos ter
L s
R R > .
Considere o circuito LC srie, formado por C
1
e L
2
, se dimensionarmos a frequncia de ressonncia
em e
x
, temos que a impedncia dada por
( )
( )
( )
2 2
2
1
2 2
1
1
1
x
x
L
Z j j
C
j
e e
e
e
e
e e
= =
(4.34)
Notamos que para e
0
ligeiramente menor que e
x
, ( )
0
Z je capacitiva e com valor equivalente do
capacitor muito elevado. Da mesma forma, para e
0
ligeiramente maior que e
x
, ( )
0
Z je indutiva e
com indutncia equivalente muito pequena. Esta uma forma eficiente de implementar capacitores
muito grandes e indutores muito pequenos, a partir de componentes prticos (realizveis). Mas s
funciona numa nica frequncia, e aproximadamente em torno desta.
4.5 Resumo das Redes de Casamento de Impedncias
A Tabela 4.3 apresenta as redes de casamento de impedncias mais usadas na prtica; as discutidas
anteriormente e algumas a mais, tambm usadas.
50
Tabela 4.3: Redes de casamento de impedncias mais usadas.
A

1 out
L s C
X QR X = +
2
C L
X AR =
1
C
B
X
Q A
=

( )
2
1
1
s
L
R Q
A
R
+
=
( )
2
1
s
B R Q = +
B

1
1 1
out
C s C
Q
X R X
=
( )
2 2
1
s L
C L
s L
R R
X R
Q R R
=
+

2
1 2
1
s s L C
L
QR R R X
X
Q
+
=
+

C

1 out
L C
X X =
1
C s
X QR =
2
s
C L
L s
R
X R
R R
=

2 1
2
s L
L C
C
R R
X X
X
= +
L s
R R >
D
1
C s
X QR =
2
s
C L
L s
R
X R
R R
=

2 1
2
out
s L
L C C
C
R R
X X X
X
= + +
E

1 out
L s C
X R Q X = +
2
L L
X R B =
1
C
A
X
Q B
=
+

( )
2
1
s
A R Q = +
1
L
A
B
R
=
51
4.6 Redes de Casamento com Zeros de Transmisso
Os amplificadores de potncia em RF normalmente possuem especificaes rgidas com respeito
rejeio de harmnicos. Por exemplo, uma emissora de rdio que opera na frequncia de 50MHz,
potncia de 500W e -30dBc
1
de 2 harmnico, emite 500mW de sinal indesejvel na frequncia de
100MHz. Este valor suficiente para interferir ou at mesmo obscurecer uma emissora que opere em
100MHz.
As redes de casamento de impedncias normalmente so usadas em amplificadores classe C, que
geram uma grande quantidade de harmnicos. Embora as redes sejam filtros passa-banda, a atenuao
de 2, 3 ou harmnicos mais altos, em geral no suficiente para atender s normas legais de radio
difuso. Uma forma eficiente e simples de resolver este problema, a colocao de um ou mais zeros
de transmisso, posicionados nas frequncias harmnicas que desejamos eliminar.
Devemos criar os zeros sem perturbar significativamente o comportamento da rede, prximo
frequncia onde ocorre o casamento de impedncias. Podemos implementar estes zeros pela colocao
de um circuito LC paralelo interrompendo o caminho do sinal, ou atravs de um circuito LC srie
desviando o sinal para o terra.
4.6.1 Zeros de Transmisso com circuito LC Paralelo
Esta implementao pode ser feita em qualquer rede da Tabela 4.3, bastando substituir um ou mais
indutores suspensos por circuitos LC paralelo, conforme a Fig. 4.8. Para que a rede no sofra
perturbaes nas proximidades da frequncia de casamento e
0
, a impedncia ( )
0
Z je deve ser a
mesma para ambos os circuitos, mas ( )
0
Z jne deve ser infinita para o circuito LC paralelo. Portanto,
devemos ter

0
0 2
0
1
x
x x
j L
j L
L C
e
e
e
=
(4.35)
e
( )
2
0
1
x x
n
L C
e = (4.36)
Das equaes 4.35 e 4.36, temos que

( )
2
2 2
0
1
1
1
1
x
x
L L
n
C
n L e
| |
=
|
\ .
(4.37)
1
L
Cx
2 1
Lx
2

Fig. 4.8: Zero de transmisso com circuito LC paralelo.
4.6.2 Zeros de Transmisso com Circuito LC Srie
Estes zeros podem ser implementados nas redes descritas anteriormente, bastando substituir um ou
mais capacitores ligados ao terra por circuitos LC srie, conforme a Fig. 4.9 A admitncia ( )
0
Y je

1
Nvel de potncia relativo portadora (carrier).
52
deve ser a mesma em ambos os circuitos, mas ( )
0
Y jne deve ser infinita no circuito LC srie. Desta
forma, temos

0
0 2
0
1
x
x x
j C
j C
L C
e
e
e
=
(4.38)
e
( )
2
0
1
x x
n
L C
e = (4.39)
Das equaes 4.38 e 4.8, temos que

( )
2
2 2
0
1
1
1
1
x
x
C C
n
L
n C e
| |
=
|
\ .
(4.40)
Cx
Lx
1
C
1

Fig. 4.9: Zero de transmisso com circuito LC srie.
4.7 Exemplos
4.7.1 Casamento de Impedncias de Uma Antena
Considere como exemplo, uma fonte de sinal cuja impedncia de sada um resistor de 2O em
paralelo com um capacitor de 10pF, e desejamos fazer o casamento de impedncias com uma carga de
50O , por exemplo uma antena de rdio, na frequncia de 100MHz.
Consideremos as redes B e C da Tabela 4.3 como solues do problema.
Rede B:
Vin
C2
L1
RL=50
Rs=2
C1 Cout

Pelos dados fornecidos e das equaes de projeto, temos que

6 6
0
2 100 10 628.3 10 rd s e t = =

12 6
1
159.15
10 10 628.3 10
out
C
X

= = O

Fazendo 10 Q = , temos

1
1
1 10 1 10 1
4.9937 0.2
2 2 159.15
out
C
C C
X
X X
= = = = O
53

2 2
2 50
50 0.995
10 1 2 50
C
X = = O
+

1 2
10 2 2 50 0.995
1.19
10 1
L
X
+
= = O
+

1
1
0 1
1
0.2 7.96
C
X C nF
C e
= = =

2
2
0 2
1
0.995 1.6
C
X C nF
C e
= = =

1
0 1 1
1.19 1.89
L
X L L nH e = = =
Rede C:

Cout
L2
L1
Vo
C1
C2
Rs=2
Vin RL=50

Das equaes de projeto, temos

12 6
1
159.15
10 10 628.3 10
out
C
X

= = O

1
159.15
out
L C
X X = = O
Considerando 10 Q = , temos

1
10 2 20
C
X = = O

2
2
50 10.2
50 2
C
X = = O

2
2 50
20 29.8
10.2
L
X

= + = O

1
0 1 1
159.15 253.3
L
X L L nH e = = =

1
1
0 1
1
20 79.6
C
X C pF
C e
= = O =

2
2
0 2
1
10.2 156.0
C
X C pF
C e
= = O =

2
0 2 2
29.8 47.42
L
X L L nH e = = =
Podemos observar na soluo da rede B, que a disperso dos capacitores 1000. Na frequncia de
100MHz, capacitores na ordem de nF no apresentam bom desempenho, pois possuem indutncia
parasita muito elevada. Entretanto, a rede C no apresenta este problema, e por isso uma das mais
usadas.
4.7.2 Eliminao do 2 Harmnico, com Zero de Transmisso
Tomando como exemplo a rede C, a eliminao do 2 harmnico da rede pode ser efetuada pela
criao de um zero de transmisso, bastando substituir L
2
pelo circuito da Fig. 4.8. A rede assume a
forma da Fig. 4.10.
54
Pelas equaes 4.37 e 4.40, temos que

( )
2 2 2 2
2 2
2 2
0 2
1
1 35.57
2
1
17.8
2 1
x x
x x
L L L nH
C C pF
L e
| |
= =
|
\ .
= =

L2x
Rs=2
C2x
L1
RL=50
C2
Vin
Vo
C1
Cout

Fig. 4.10: Implementao dos zeros de transmisso na rede C.
O grfico de resposta em frequncia encontra-se na Fig. 4.11, onde podemos observar a curva
original e a modificada pelo zero de transmisso em 200MHz. Podemos verificar que na faixa de
frequncias onde ocorre o casamento de impedncias, as duas redes so praticamente iguais, havendo
uma pequena diferena na seletividade, que 7.1 para a rede original e 9.0 para a rede modificada.
O mesmo resultado poderia ser obtido substituindo C
2
pelo circuito da Fig. 4.9.
-60
-50
-40
-30
-20
-10
0
10
20
1.0E+07 1.0E+08 1.0E+09
Freqncia (Hz)
G
a
n
h
o

(
d
B
)

Fig. 4.11: Grfico de resposta em frequncia da rede de casamento de impedncias: curva contnua,
rede original; curva tracejada, rede com zero de transmisso.
4.8 Impedncia para Grandes Sinais
Os amplificadores em classe C operam essencialmente em regio no linear, o que torna
extremamente impreciso caracteriz-los por parmetros de pequenos sinais.
De forma generalizada, quando realizamos o casamento de impedncias, atravs de uma
determinada rede, a impedncia de sada da rede o complexo conjugado da carga, conforme a Fig.
4.12. Os amplificadores em classe C, em geral, esto conectados a cargas ou redes de casamento
sintonizadas em uma frequncia e
0.
55

Fig. 4.12: Impedncias casadas.
Quando aplicamos grandes sinais ao transistor, podemos usar o modelo da Fig. 4.13, onde ( )
b b
I V
uma fonte de corrente controlada, que representa a corrente que circula pela condutncia no linear da
juno base-emissor, ( )
r C
I V e ( ) ,
C b C
I V V so as fontes de corrente controladas reversa e direta,
respectivamente. Os harmnicos gerados pelas fontes de corrente ( )
b b
I V e ( ) ,
C b C
I V V so filtrados
pela rede de casamento, de forma que a fonte de sinal enxerga somente correntes senoidais e nas
frequncias prximas de e
0
. O mesmo ocorre para a carga R
L
. Portanto, se ajustarmos as duas redes
at obtermos a mxima transferncia de potncia (casamento de impedncias), e medirmos a
impedncia de sada de H
in
e entrada de H
out
, estaremos medindo tambm o complexo conjugado de Z
in

e Z
o
, nas proximidades de e
0
.
Este procedimento normalmente usado para caracterizar os transistores e dispositivos de potncia
para RF, e os parmetros so conhecidos como impedncias para grandes sinais. evidente que estes
parmetros devem ser extrados para vrios nveis de potncia de entrada e sada, devido s suas no
linearidades.

Fig. 4.13: Modelo para grandes sinais do amplificador em classe C.
muito comum caracterizar os transistores de potncia para RF pelo seu ganho de potncia
out in
P P , com as impedncias de grandes sinais fornecidas para vrios nveis de potncia de entrada e
sada, e tenso de polarizao do coletor.
Consideremos como exemplo o circuito da Fig. 4.14, onde a carga
L
Z evidentemente no linear.
A rede LC que acopla o gerador de sinais carga est sintonizada em 100MHz, e extremamente
seletiva.

Fig. 4.14: Exemplo de caracterizao de impedncia para grandes sinais.
A tenso V
in
e a corrente I
in
vistas pelo gerador so essencialmente senoidais, conforme os grficos
da Fig. 4.15a e b, obtidos de simulaes em computador. A impedncia
*
L
Z , medida na sada da rede
56
igual a 50O, onde conclumos que a impedncia da carga
L
Z , para grandes sinais, tambm igual a
50O.

-1.5
-1
-0.5
0
0.5
1
1.5
9.95 9.96 9.97 9.98 9.99 10.00
Tempo (s)
T
e
n
s
o

(
V
)

-25
-20
-15
-10
-5
0
5
10
15
20
25
9.95 9.96 9.97 9.98 9.99 10.00
Tempo (s)
C
o
r
r
e
n
t
e

(
m
A
)

(a) (b)
Fig. 4.15: Caracterizao da impedncia para grandes sinais: a) forma de onda da tenso V
in
vista pelo
gerador; b) forma de onda da corrente I
in
entregue pelo gerador.
4.9 Parmetros Y
O modelo hbrido t, normalmente usado para representar o transistor em baixas frequncias, est
fortemente relacionado com componentes fsicos de dispositivo, tais como resistncias e capacitncias
das junes. Para frequncias muito altas, 100 f MHz > , as capacitncias, indutncias e resistncias
parasitas do encapsulamento devem ser levadas em considerao. Portanto, comum tratar o transistor
como um dispositivo de duas portas, e extrair os parmetros de pequenos sinais em uma matriz de
admitncias, avaliada ponto a ponto na frequncia. Tal como no modelo hbrido t, os parmetros Y
podem ser extrados nas configuraes emissor-comum, base-comum e coletor-comum. A Fig. 4.16
apresenta os parmetros Y para emissor-comum.
+
_
V1
+
_
V2
Y22
+
_
V1
I2
Y12V2
+
_
V2
Y11
I2
Y21V1
I1
I1
1 1 11 12
21 22 2 2
I V Y Y
Y Y I V
( ( (
=
( ( (

Fig. 4.16: Representao dos parmetros Y para configurao emissor-comum.
Os transistores de RF de potncia, em geral, trabalham em classe C, e nesta condio a juno
opera em modo no linear. Como os amplificadores de RF utilizam circuitos sintonizados, que
atenuam fortemente os harmnicos, comum representar o transistor pelo seu modelo Y para grandes
sinais. Neste caso, interessam somente as relaes entre tenses e correntes na frequncia
fundamental. Para uma mesma frequncia e
0
, temos vrias matrizes Y, extradas para vrios nveis de
sinal.
57
Como exemplo de projeto, considere um amplificador em classe C com 15W de potncia de sada,
operando na frequncia central de 40MHz. A resistncia interna da fonte de sinal (gerador) e a antena
(carga) so iguais 50O. O transistor usado o MRF233, cujas especificaes so:
- Potncia mxima de sada igual a 15W.
- Ganho de potncia igual a 10dB.
- Tenso tima de coletor igual a 12.5V.
- Impedncia de entrada para grandes sinais, na frequncia de 40MHz, igual a
( )
0
1.0 2.30
in
Z j j e = .
- Impedncia de sada para grandes sinais, na frequncia de 40MHz, igual a
( )
*
0
6.4 4.40
o
Z j j e = .
Verificamos facilmente que as impedncias de entrada e sada so modeladas por cargas
capacitivas. Usaremos a rede de casamento de impedncias A da Tabela 4.3, para a entrada e a sada.
O circuito do amplificador encontra-se na Fig. 4.17, onde verificamos que L
C
e L
b
so indutores
considerados infinitos na frequncia de 40MHz, cuja funo estabelecer nvel DC zero na base e V
CC

no coletor.
L1
Vs
Vcc
12.5V
Lb
C4
L2
C1
Rs=50 C2
Vo
C3
RL=50
Lc

Fig. 4.17: Amplificador em classe C.
Para o dimensionamento da rede, podemos substituir o transistor pelo seu modelo equivalente de
impedncias para grandes sinais, conforme a Fig. 4.18.
Vo Vs
C2 Xcout=4.4 R1=6.4 Xcin=2.3
VL
RL=50
Rs=50
C3
Rin=1
L1 L2
C1
C4

Fig. 4.18: Modelo equivalente do amplificador em classe C.
Projeto da rede de sada:
O transistor na verdade no possui a impedncia ( )
*
0
6.4 4.40
o
Z j j e = , ela somente o
conjugado da carga que ligada ao coletor permite a mxima transferncia de potncia.
Escolhendo 10 Q = , das equaes de projeto temos

6 6
0
2 40 10 251.33 10 rd s e t = =
4.4
out
C
X = O
58

2
1
10 6.4 4.4 68.4
out
L C
X QR X = + = + = O

( ) ( )
2 2
1
1 6.4 1 10
1 1 3.45
50
L
R Q
A
R
+ +
= = =

( ) ( )
2 2
1
1 6.4 1 10 646.4 B R Q = + = + = O

4
3.45 50 172.5
C L
X AR = = = O

3
646.4
98.687
10 3.45
C
B
X
Q A
= = = O

2
2 2 6
0
68.4
272.15
251.32 10
L
X
L L nH
e
= = =

3
3 3 6
0
1
1 98.687
40.3
251.32 10
C
X
C C pF
e
= = =

4
4 4 6
0
1
1 172.5
23.1
251.32 10
C
X
C C pF
e
= = =

Projeto da rede de entrada:
A entrada do transistor possui impedncia ( )
0
1.0 2.30
in
Z j j e = , e a mxima transferncia de
potncia acorre quando a resistncia da fonte de sinal refletida para entrada, com o valor conjugado
de ( )
0 in
Z je , ou seja, ( )
*
0
1.0 2.30
in
Z j j e = + .
Definindo 20 Q = , das equaes de projeto, temos
2.3
in
C
X = O

1
20 1 2.3 22.3
in
L in C
X QR X = + = + = O

( ) ( )
2 2
1 1 1 20
1 1 2.65
50
in
s
R Q
A
R
+ +
= = =

( ) ( )
2 2
1 1 1 20 401
in
B R Q = + = + = O

2
2.65 50 132.5
C s
X AR = = = O

1
401
23.1
20 2.65
C
B
X
Q A
= = = O

1
1 1 6
0
22.3
88.73
251.32 10
L
X
L L nH
e
= = =

2
2 2 6
0
1
1 132.5
30.0
251.32 10
C
X
C C pF
e
= = =

1
1 1 6
0
1
1 23.1
172.2
251.32 10
C
X
C C pF
e
= = =

Clculo do indutor L
C
:
Devemos dimensionar L
C
de forma que sua impedncia seja muito maior que a do coletor. Na
frequncia e
0
, a impedncia no coletor puramente resistiva e dada por
59
( ) ( )
*
0 0
1
// 4.7
1 1
6.4 4.4 6.4 4.4
C o o
R Z j Z j
j j
e e = = = O
+
+

e devemos ter

0
4.7 18.7 1
C C C
L L nH L H e =
Clculo do indutor L
b
:
Tal como o indutor L
C
, L
b
deve ter impedncia muito maior que a da base. Em e
0
, a impedncia da
base puramente resistiva e dada por
( ) ( )
*
0 0
1
// 3.1
1 1
1 2.3 1 2.3
b in in
R Z j Z j
j j
e e = = = O
+
+

e devemos ter

0
3.1 12.3 1
b b b
L L nH L H e =
Resposta em frequncia e seletividade:
O grfico de resposta em frequncia, obtido por simulao, encontra-se na Fig. 4.19. A seletividade
do amplificador aproximadamente 15.4.
0
2
4
6
8
10
12
14
16
10 20 30 40 50 60 70 80 90 100
Freqncia (MHz)
P
o
t
n
c
i
a

(
W
)

Fig. 4.19: Resposta em frequncia.
Obs:
Muitas vezes, a impedncia equivalente de grandes sinais do coletor no fornecida. Mas
possvel fazer uma estimativa razovel de seu valor, lembrando que a excurso mxima de sinal no
coletor ( )
CC CEsat
V V . No exemplo acima, para termos 15
L
P W = de potncia de sada, devemos ter
no coletor do transistor uma resistncia R
C
tal que

( )
2
2
CC CEsat
L
C
V V
P
R
= (4.41)
Considerando 0
CEsat
V = , pela equao 4.41 temos

2
12.5
15 5.2
2
C
C
R
R
= = O
A capacitncia parasita de coletor para emissor do MRF233 igual a 320pF, e podemos modelar a
impedncia de grandes sinais do coletor por um circuito RC paralelo ou, atravs de uma transformao
de impedncias, por um RC srie, conforme a Fig. 4.20
60
Vo
R1=4.4 Cout=2.1nF
Vc
Io
Rc=5.2
Cce=320pF
Vc

Fig. 4.20: Estimativa da impedncia de sada para grandes sinais do coletor.
Verificamos que a impedncia equivalente de sada ( )
*
0
4.4 1.9
o
Z j j e = , e ligeiramente
diferente que a fornecida pelo manual do transistor. Esta discrepncia pode ser facilmente explicada,
se considerarmos as capacitncias e indutncias parasitas do transistor. A conexo do coletor ao
terminal do invlucro do transistor introduz uma indutncia L
s
em srie e uma capacitncia C
p
em
paralelo, conforme a Fig. 4.21.

Fig. 4.21: Indutncia e capacitncia parasita produzida pelo invlucro.
Se olharmos com cuidado a Fig. 4.21, veremos que a resistncia calculada pela equao 4.41, e
tambm o capacitor C
ce
, so vistos no terminal de coletor modificados por uma rede de transformao
de impedncias em t. Este efeito torna-se mais preponderante em frequncias elevadas. Portanto,
devemos, sempre que possvel, usar as impedncias para grandes sinais fornecidas pelo manual do
dispositivo.
61
Captulo 5

Osciladores Senoidais
O oscilador um amplificador realimentado, cuja malha de realimentao produz plos no
semiplano lateral direito (SPLD). Do diagrama de blocos da Fig. 5.1, obtemos facilmente a equao
5.1 para funo de transferncia, e 5.2 para os plos.

( )
( )
( )
( )
( ) ( )
1
1 2
1
o
in
V s AH s
H s
V s AH s H s
= =
(5.1)
( ) ( )
1 2
1 0 AH s H s = (5.2)
H1(s)
Vin(s)
H2(s)
Vo(s) A

Fig. 5.1: Diagrama de blocos de um amplificador realimentado.
Com a funo de transferncia instvel e um par de plos complexos no SPLD, o amplificador
oscila em uma frequncia e
0
. Para determinarmos a frequncia de oscilao e
0
e a condio para
instabilidade, devemos abrir a malha de realimentao, conforme a Fig. 5.2, e obtermos o ganho de
malha ( ) ( ) ( )
L A in
A j V j V j e e e = . O critrio de Barkhausen estabelece que a condio necessria
para haver oscilao na frequncia e
0
seja ( ) 1
L o
A je = , ou de forma equivalente pelas equaes 5.3 e
5.4.

( ) ( ) ( )
( )
( )
1 2
Re 1
Im 0
L
L o
L o
A j AH j H j
A j
A j
e e e
e
e
( =
( =

(5.3)
ou

( ) ( ) ( )
( )
( )
1 2
1
0
L
L o
L o
A j AH j H j
A j
A j
e e e
e
e
=
(5.4)
62
H2(s)
A
Vin(s)
VA(s)
Vo(s)
H1(s)

Fig. 5.2: Amplificador em malha aberta.
Na prtica, utilizamos a condio suficiente estabelecida pela equao 5.5.

( ) ( ) ( )
( )
( )
1 2
1
0
L
L o
L o
A j AH j H j
A j
A j
e e e
e
e
=
>
(5.5)
A funo de transferncia ( ) H s pode possuir mais de um par de plos no SPLD, o que estabelece
mais de uma frequncia de oscilao. Entretanto, os osciladores so limitados em amplitude, devido s
no linearidades na regio de grandes sinais. O mecanismo de limitao se d pela reduo do ganho
de malha at a unidade. Neste processo, somente um par de plos permanece exatamente sobre o eixo
imaginrio, enquanto os outros migram para o semiplano lateral esquerdo (SPLE).
5.1 Osciladores LC
Os osciladores RC, que utilizam amplificadores operacionais opamps como componente ativo,
possuem frequncia mxima de oscilao na faixa de alguns MHz. Isto se deve s limitaes de slew-
rate e frequncia de corte superior dos opamps. Normalmente, os osciladores de elevada frequncia,
na ordem de centenas de MHz, utilizam circuitos LC transistorizados.
As configuraes mais comuns so a Colpitts e Hartley, e outras derivadas para osciladores a
cristal.
5.1.1 Oscilador Colpitts em Base Comum
O circuito da Fig. 5.3 um oscilador Colpitts em base comum; o capacitor C
b
grande suficiente
para garantir o aterramento da base na frequncia de oscilao.
Rb1
Vo(t)
C2
Vcc
Re
RL
C1
L
Rb2 Cb
Q

Fig. 5.3: Oscilador Colpitts em base comum.
A corrente de polarizao I
Cq
calculada considerando a excurso de sinal no coletor. Da mesma
forma que nos amplificadores em classe A, com carga AC, se a amplitude do sinal for V
m
, a corrente
I
Cq
dever ser no mnimo
m L
V R , onde R
L
a resistncia equivalente no coletor. Desta forma,
calculamos I
Cq
por
63

m
Cq
L
V
I
R
= (5.6)
Uma vez calculada a corrente de polarizao I
Cq
no coletor, abrimos a malha de realimentao, e
representamos o circuito no modelo AC de pequenos sinais, conforme a Fig. 5.4. A capacitncia
parasita entre base e emissor C
be
e a resistncia de entrada do amplificador em base comum r
e
, devem
ser representadas no circuito em malha aberta, para que o diagrama de blocos da Fig. 5.2 seja vlido.
re
VA
Vin
L
Q
C1
Re
Vo
Cb'e
RL
C2

Fig. 5.4: Oscilador Colpitts em malha aberta.
Substituindo o transistor pelo seu modelo de pequenos sinais em base comum, temos o circuito da
Fig. 5.5, onde

2 2 b e
C C C
'
' = +
e
//
e e e
R R r ' =
R'e
Vin
VA
RL
L re
Cb'e
Vo
C1
gmVin
C'2

Fig. 5.5: Modelo AC do oscilador Colpitts.
A funo de transferncia ( ) ( ) ( )
A in
H s V s V s = dada por
( )
( ) ( ) ( ) ( )
2
1
3 2
1 2 1 2 1 1 2
L e
L e e L e L L
gmC R R Ls
H s
C C LR R s L R C C C R s R R C C L s R
'
=
' ' ' ' ' ' + + + + + + +
(5.7)
Para encontrarmos a condio de oscilao, vamos considerar o peso de R
L
e R
e
separadamente em
( ) H s , ou seja, ( ) ( )
1
H s H s = para R
L
tendendo a infinito, e ( ) ( )
2
H s H s = para R
e
tendendo a
infinito. Da equao 5.7, temos que
( ) ( )
( )
2
1
1 3 2
1 2 1 1 2
lim
1 L
e
R
e e
gmC R Ls
H s H s
C C LR s LC s R C C s
'
= =
' ' ' ' + + + +
(5.8)
e
( ) ( )
( ) ( )
1
2 2
1 2 1 2 1 2
lim
L
R
L L
gmC R Ls
H s H s
C C LR s L C C s R C C
'
= =
' ' ' + + + +
(5.9)
Substituindo s je = nas equaes 5.8 e 5.9, temos
64
( )
( ) ( ) ( )
2
1
1
2 3
1 1 2 1 2
1
e
e e
gmC R L
H j
LC j R C C C C LR
e
e
e e e
'
=
' ' ' ' + +
(5.10)
e
( )
( ) ( ) ( )
1
2
2
1 2 1 2 1 2
L
L L
jgmC R L
H j
R C C C C LR jL C C
e
e
e e
=
' ' ' + + +
(5.11)
Analisando a equao 5.10, verificamos que a condio ( )
1 0
0 H je = alcanada quando
( ) ( )
3
1 2 0 1 2 0
0
e e
j R C C C C LR e e ' ' ' ' + =
onde obtemos

( )
0
1 2 1 2 '
1 2
1 2 '
1 1
b e
b e
C C C C C
L
L
C C
C C C
e = =
'
+
' +
+ +
(5.12)
Substituindo a equao 5.12 em 5.10, temos que

2 2
1 0
1 1
, 1
e
C C
H j gmR
C C
e
' ' | | | |
' = +
| |
\ . \ .
(5.13)
e a condio ( )
1 0 2 1
, 1 H j C C e ' > implica em

2
1
1
e
e
gmR C
C gmR
' '
>
'
(5.14)
Analisando a equao 5.11, verificamos que a condio ( )
2 0
0 H je = alcanada quando
( )
2
1 2 1 2 0
0
L L
R C C C C LR e ' ' + =
onde tambm obtemos

( )
0
1 2 1 2 '
1 2
1 2 '
1 1
b e
b e
C C C C C
L
L
C C
C C C
e = =
'
+
' +
+ +

Entretanto, o ganho dado por

2
2 0
1 2
1
,
1
L
C gmR
H j
C C
C
e
' | |
=
|
' | |
\ .
+
|
\ .
(5.15)
e a condio ( )
2 0 2 1
, 1 H j C C e ' > implica em

2
1
1
L
C
gmR
C
'
s (5.16)
O ganho em malha aberta ( )
0 2 1
, H j C C e ' dependente de R
L
e R
e
, sendo uma associao do
( )
1 0 2 1
, H j C C e ' com ( )
2 0 2 1
, H j C C e ' . Podemos verificar no grfico da Fig. 5.6 que
( )
0 2 1
, H j C C e ' possui um valor mximo, que certamente est prximo interseo das curvas de
( )
1 0 2 1
, H j C C e ' e ( )
2 0 2 1
, H j C C e ' , e a relao tima de
2 1
C C ' encontra-se no intervalo
65

2
1
1
1
e
L
e
gmR C
gmR
gmR C
' '
s s
'

Igualando as equaes 5.13 e 5.15, obtemos a equao 5.17 como uma boa aproximao para o
valor timo de
2 1
C C ' .

2 ' 2
1 1
1 1
//
b e L L
e e e
C C C R R
C R C r R
' +
= =
'
(5.17)

Fig. 5.6: Efeito de R
L
e R
e
no ganho de malha aberta.
Obs:
A frequncia de oscilao exata , obtida da condio ( )
0
0 H je = aplicada diretamente equao
5.7

0
1 2
1 2 1 2
1 2
1 2
1 1 1
e L
C C
R R C C C C
L
L
C C
C C
e = + ~
'
' ' '
' +
' +

5.1.2 Oscilador Colpitts em Emissor Comum
O circuito do oscilador colpitts em emissor comum, juntamente com o modelo AC, encontra-se na
Fig. 5.7a e b. Na frequncia de oscilao, o indutor XL um choque para RF (circuito aberto),
enquanto o capacitor C
b
aproxima-se de um curto-circuito.
A anlise deste circuito similar desenvolvida no item anterior, e os resultados obtidos para
frequncia de oscilao e relao entre os capacitores so

( )
0
2 ' 1
2 ' 1
1
b e
b e
C C C
L
C C C
e ~
+
+ +
(5.18)
e

( )
2 '
1
1
//
b e
L
b ie
C C
gmR
gm R h C
+
s s (5.19)
Tambm temos uma relao entre capacitores, onde o ganho de malha prximo do mximo, dada
por

2 '
1 2
//
b e L
b ie
C C R
C R h
+
= (5.20)

66
L
Vo(t)
RL
XL
Re
Vcc Cb
Rb2
C1
Rb1
Q
C2
Ce

(a)
Q
Rb2
C2
L
Vo(t)
C1 RL

(b)
Fig. 5.7: Oscilador Colpitts em emissor comum: a) circuito completo; b) modelo AC.
5.1.3 Oscilador Hartley em Base Comum
O oscilador Hartley o dual do Colpitts, e seu circuito completo em base comum, juntamente com
o modelo AC, encontra-se na Fig. 5.8a e b. Prximo frequncia de oscilao, os capacitores C
b
e C
e

aproximam-se do curto-circuito.
Re
L2
L1
Cb
Rb1
Vo(t)
RL
Vcc
Q
Rb2
C
Ce

(a)
RL
Q
Re
Vo(t)
L1 C
L2

(b)
Fig. 5.8: Oscilador Hartley em base comum: a) circuito completo; b) modelo AC.
A condio de oscilao implica em

( )
0
1 2
1
L L C
e =
+
(5.21)
e

( )
2
1
1
1 1
//
L
e e
L
gmR
gm R r L
s s (5.22)
67
Tambm possvel determinar uma relao entre os indutores, onde o ganho de malha prximo
do mximo, conforme a equao 5.23.

2
1
1
//
L
e e
L R
L R r
= (5.23)
5.1.4 Oscilador Hartley em Emissor Comum
O circuito completo do oscilador Hartley em emissor comum, juntamente com o modelo AC,
encontra-se na Fig. 5.9a e b. Tal como no item anterior, prximo frequncia de oscilao, os
capacitores C
b
e C
e
aproximam-se do curto-circuito.
Q
Vo(t)
C
Ce
Cb
Rb1
L1
Re
Vcc
RL
Rb2
L2

(a)
Vo(t)
L2
Q
C
L1 RL
Rb2

(b)
Fig. 5.9: Oscilador Hartley em emissor comum: a) circuito completo; b) modelo AC.
A condio de oscilao implica em

( )
0
1 2
1
L L C
e =
+
(5.24)
e

( )
2
2 1
1
//
L
b ie
L
gmR
gm R h L
s s (5.25)
Tambm possvel determinar uma relao entre os indutores, onde o ganho de malha prximo
do mximo, conforme a equao 5.26.

2
1 2
//
L
b ie
L R
L R h
= (5.26)
5.1.5 Ajuste da Frequncia de Oscilao
Podemos ajustar a frequncia de oscilao do oscilador Colpitts utilizando um indutor varivel L,
ou adicionando um capacitor C
V
em paralelo com o indutor, conforme a Fig. 5.10a e b. Neste caso a
frequncia de oscilao dada por

( )
0
1 2 ' 1 2
1 2 1 2 '
1 1
b e
V V
b e
C C C C C
L C L C
C C C C C
e = =
' | | | + |
+ +
| |
' + + +
\ . \ .
(5.27)
68
Cb
RL
Rb2
Vo(t)
Vcc
Cv
Re
C2
C1
Rb1
L
Q

(a)
Cb
Q
Vo(t)
Re
L
C1
C2
Cv
XL
Vcc
Ce
RL Rb1
Rb2

(b)
Fig. 5.10: Oscilador Colpitts com ajuste de frequncia de oscilao: a) configurao em base comum;
b) configurao em emissor comum.
A frequncia de oscilao do oscilador Hartley pode ser facilmente ajustada usando um capacitor
varivel C
V
no lugar de C.
Como exemplo, considere o oscilador Colpitts em base comum da Fig. 5.3. Dimensionar o
oscilador para a frequncia de 400kHz, dados:
1. Resistncia de carga 10
L
R k = O.
2. Indutncia 100 L H = .
3. Tenso de alimentao 10
CC
V V = .
4. Tenso de polarizao de emissor 1
Eq
V V = .
5. Excurso de tenso no coletor igual a 10V.
6. 500 | = ,
'
0
b e
C ~ (desprezvel) e 0.7
BEq
V V = .
Polarizao:
Pela especificao de excurso de tenso no coletor, temos

3
10
1
10 10
m
Cq
L
V
I mA
R
= = =

3
1 1 1 10 1 1
Eq e Cq e e
V R I R R k
= = = = O
A tenso de base
1 0.7 1.7
Bq
V V = + =
e consequentemente

2
1.7
b
R
V V =

1
10 1.7 8.3
b
R
V V = =
69
Considerando a corrente que circula por R
b1
e R
b2
iguais, e dez vezes superior a I
Bq
, temos

3 3
1 10 1 10
2
500
Bq
I A
|

= = =

1 2
6
10 10 2 10 20
b b
R R Bq
I I I A
= = = =

2
2
2 2 6
1.7
85
20 10
b
b
R
b b
R
V
R R k
I

= = = O

1
1
1 1 6
8.3
415
20 10
b
b
R
b b
R
V
R R k
I

= = = O

O capacitor C
b
deve ser um bypassing para frequncia de oscilao. Podemos, por exemplo,
dimension-lo para frequncia de corte de 10kHz. Temos ento que

6
0.026
13
2 10
T
ie
Bq
V
h k
I

~ = = O

3 3 3 3 3
1 2
1 1
1.45
2 10 10 // // 2 10 10 415 10 // 85 10 //13 10
b b
b b ie
C C nF
R R h t t
= = =

Dimensionamento dos capacitores de realimentao:
Pela frequncia de oscilao temos

( )
2
2 3 6 1 2
0
6 1 2 1 2
1 2
1 2 1 2
1 1
2 400 10 631.65 10
100 10
C C
C C C C
C C
L
C C C C
e t
+
= = =

+ +
(5.28)
Assumindo o valor timo para razo entre os capacitores, temos

3 3
2 2
3
1 1
3
3
10 10 10 10
1 1 1 19
0.026 / /
1 10 / /
1 10 / /
1 10
L
e e
T
Cq
C R C
C R r C
V
I

= = = =
| | | |
|
|
|
\ .
\ .
(5.29)
Solucionando o sistema de equaes formado por 5.28 e 5.29, temos finalmente

1
1.7 C nF =

2
32.3 C nF =
O circuito completo e a forma de onda do sinal de sada ( )
0
v t encontram-se na Fig. 5.11a e b
respectivamente. Podemos notar que o sinal de sada no puramente senoidal, tendo uma deformao
visvel na parte inferior, e a excurso de aproximadamente 10V de pico. Isto se deve ao mecanismo
de limitao da amplitude do sinal, que neste caso o corte e saturao da corrente e tenso de coletor.
Uma forma eficiente de limitao da amplitude, com baixa distoro harmnica, pode ser encontrada
em: Clarck & Hess: Communication Circuits: Analysis and Design; Addison-Wesley; pginas 222 a
229.
70
Q
L
100u
Vo(t)
Re
1k
Cb
1.45n
RL
10k
C1
1.7n
Rb2
85k
C2
31.7n
Vcc
10V
Rb1
415k

(a)
0
2
4
6
8
10
12
14
16
18
20
990 992 994 996 998 1000
Tempo (s)
A
m
p
l
i
t
u
d
e

(
V
)

(b)
Fig. 5.11: Exemplo de projeto de oscilador Colpitts: a) circuito completo; b) sinal de sada.
5.3 Oscilador a Cristal
Os osciladores LC apresentados anteriormente possuem frequncia fortemente dependente dos
capacitores e indutores do circuito. Estes componentes sofrem variaes com o envelhecimento, a
temperatura, a umidade e a presso. Estes fatores, somados s componentes parasitas do transistor,
tornam a frequncia do oscilador instvel. Em muitas aplicaes, fundamental que o oscilador tenha
frequncia estabilizada e com variao de alguns ppm somente. Estes circuitos s podem ser
implementados com materiais piezeltricos como por exemplo, os cristais de quartzo.
5.3.1 Cristal Oscilador
Os cristais de quartzo, assim como algumas cermicas, possuem propriedades piezeltricas, ou seja,
sofrem deformao mecnica quando submetidos a uma diferena de potencial e vice-versa, conforme
a Fig. 5.12. Devido s suas propriedades elsticas, uma lmina de quartzo possui vrios modos de
vibrao, em frequncias muito precisas, e com baixssima sensibilidade s alteraes de temperatura,
umidade e presso. A frequncia de ressonncia no modo dominante depende das dimenses da
lmina e do tipo de corte. Em geral, os cristais so construdos de forma a inibir seu funcionamento
nos modos de vibrao superiores. Devido s dimenses prticas do cristal, a frequncia de
ressonncia no modo fundamental est limitada at valores em torno de 20MHz. Os cristais podem ter
ngulos de corte especficos, que permitem seu funcionamento em modos de vibrao superiores,
sobretons, onde conseguimos frequncias de oscilao prximas a 200MHz.

Fig. 5.12: Cristal de quartzo.
O equivalente eltrico do cristal e o smbolo normalmente usado so apresentados na Fig. 5.13a e
b, respectivamente. Podemos notar a associao em paralelo de N circuitos RLC srie, representando
os vrios modos de vibrao, e um capacitor C
p
, que a capacitncia de placas paralelas dos contatos.
71
R1
C3 C1
L1
CN Cp
R3
RN
C3
LN
R2
L2
L3

(a)

(b)
Fig. 5.13: Cristal oscilador: a) modelo eltrico; b) smbolo.
Os cristais projetados para operar no modo fundamental podem ser representados como na Fig.
5.14a. Uma das principais caractersticas destes dispositivos o elevadssimo fator de qualidade do
circuito RLC srie, que o torna essencialmente reativo. Ento, podemos calcular a impedncia
desprezando R
s
, onde obtemos facilmente que
( )
( )
2
3
1
S S
S S P S P
s L C
Z s
s L C C s C C
+
=
+ +

De forma melhor, fazendo s je = , temos
( )
2 2
2 2
1
S
P P
Z j j
C
e e
e
e e e
| |
=
|
\ .
(5.30)
onde

1
S
S S
L C
e = (5.31)

S P
P
S S P
C C
L C C
e
+
= (5.32)
Verificamos que o cristal possui duas frequncias de ressonncia, uma srie e
S
e outra paralelo e
P
,
conforme a Fig. 5.14b.
Cs
Rs
Ls
Cp

(a)

(b)
Fig. 5.14: Cristal no modo fundamental: a) modelo eltrico; b) curva de reatncia.
As principais caractersticas dos cristais osciladores so:
1. Frequncias e
S
e e
P
muito prximas.
2. Elevado fator de qualidade Q, na ordem de milhares.
72
3. Elevada estabilidade das frequncias de ressonncia.
Exemplo:
Calcular as frequncias de ressonncia e o fator de qualidade de um cristal oscilador, operando no
modo fundamental, com as seguintes especificaes: 4
P
C pF = , 0.04
S
C pF = , 250
S
L mH = e
125
S
R = O.
Das equaes 5.31 e 5.32, temos

7
3 12
1 1
1 10 1.5915494
250 10 0.04 10
S S
S S
rd s f MHz
L C
e

= = = =

12 12
7
3 12 12
0.04 10 4 10
1.0049876 10 1.5994874
250 10 0.04 10 4 10
S P
P P
S S P
C C
rd s f MHz
L C C
e

+ +
= = = =

7 3
1 10 250 10
20000
125
S S
s
L
Q Q
R
e

= = =
Observe que o capacitor C
S
muito pequeno e o indutor L
S
muito grande, e estes valores no so
compatveis com as dimenses fsicas do cristal, que mede alguns milmetros. Mas na verdade estes
componentes no existem, so apenas partes de um modelo eltrico para um dispositivo eletro-
mecnico. Os valores irreais destes componentes consequncia do elevadssimo fator de qualidade
associado.
5.3.2 Oscilador Colpitts a Cristal
Analisando a equao 5.30, verificamos que o cristal apresenta reatncia indutiva para qualquer
frequncia no intervalo | | ,
S P
e e , e a indutncia equivalente varia de zero a infinito. Podemos
substituir o indutor do oscilador Colpitts pelo cristal, que assumir a sua funo. Obrigatoriamente, a
frequncia de oscilao estar entre
S
e e
P
e , pois todos os valores possveis de indutncias esto
contidos neste intervalo.
Conforme j analisamos, a frequncia de oscilao dada por

0
1 2
1 2
1
P
C C
L C
C C
e =
' | |
+
|
' +
\ .

que a ressonncia do circuito LC paralelo da Fig. 5.16a. Ao substituirmos o indutor pelo cristal,
temos o circuito LC da Fig. 5.16b, cuja frequncia de ressonncia

1 2
1 2
0
1 2
1 2
S P
S S P
C C
C C
C C
C C
L C C
C C
e
'
+ +
' +
=
' | |
+
|
' +
\ .
(5.33)
Sabemos que

1 2
1 2
S P
C C
C C
C C
'
+
' +

e aplicando esta condio equao 5.33, lembrando que 1 1 2 x x + ~ + quando 1 x , temos que
a frequncia de oscilao
73

1 2
1 2
1 2
0
1 2
1
1
2
1
1
2
S P
S S P S
S S
C C
C C
C C
C C
C C
C C
L C
e e e
' | |
+ +
|
' | | + ' | |
\ .
~ = + + ~
| |
|
' +
\ . \ .
(5.34)
A capacitncia C
S
da ordem de 10
-15
F, enquanto as outras capacitncias esto na faixa de 10
-12
F.
A equao 5.34 mostra que e
0
virtualmente igual a e
S
, com erro na faixa de 0.1%.
C1 C'2
L

(a)
C'2
Ls
C1
Cs
Cp

(b)
Fig. 5.15: Carga reativa do oscilador Colpitts: a) sem cristal; b) com cristal.
O circuito da Fig. 5.16a um oscilador Colpitts, em emissor comum, com cristal, tambm
conhecido como Pierce. O Indutor XL tem a funo de polarizar o transistor, mas um circuito aberto
na frequncia de oscilao.
C2
Rb2
Rb1
RL
C1
Re
Q
Ce
Vo(t)
XTAL
Vcc
XL

(a)
Vo(t)
Rb1
RL C1
Rb2
C2
Q
XTAL

(b)
Fig. 5.16: Oscilador Colpitts a cristal: a) circuito completo; b) modelo AC.
A relao entre os capacitores C
1
e C
2
deve respeitar a equao 5.20. Como o cristal pode assumir
qualquer valor de reatncia indutiva, em princpio, C
1
e C
2
podem ter qualquer valor, desde que a
relao imposta por 5.20 seja mantida. Entretanto, quando substitumos o indutor pelo cristal,
adicionamos a resistncia R
S
. O clculo da condio de oscilao realizado anteriormente considerou o
circuito equivalente da Fig. 5.17a, mas com a presena de R
S
temos o circuito da Fig. 5.17b. Uma
forma prtica de estabelecermos uma equivalncia entre os dois circuitos forar o fator de qualidade
associado a L e R
S
ser muito maior que os fatores de qualidade de C
1
e C
2
, considerando os resistores
R
b
e R
L
como perda. Desta forma temos que

0
0 1 L
S
L
C R
R
e
e
e

0
0 2 b
S
L
C R
R
e
e '
As inequaes acima so satisfeitas bastando fazer
74
( )
0
0 1 2 L b
S
L
C R C R
R
e
e ' +
onde

1 2
// //
b b b ie
R R R h =

2 2 ' b e
C C C ' = +
Multiplicando ambos os lados da equao por
0
e , e lembrando que
( ) ( )
2
0 1 2 1 2
1 /
P
L C C C C C e ' ' = + + , temos que
( )
2
0 1 2
1 2
1 2
1
L b
S P
C R C R
C C
R C
C C
e ' +
' | |
+
|
' +
\ .

Da equao 5.20, podemos fazer
2 1 L b
C C R R ' = , e a inequao acima satisfeita fazendo

2 2 2 2 2 2
0 0 0
1
0
2 4
2
P S L P S L b P S b
L S
C R R C R R R C R R
C
R R
e e e
e
+ + +
(5.35)

C'2
L
C1
RL
Rb
Cp

(a)
C1
L
C'2
Rb
RL
Cp
Rs

(b)
Fig. 5.17: Malha de realimentao do oscilador Colpitts: a) sem cristal; b) com cristal.
5.3.3 Exemplo de Projeto
Como exemplo, vamos dimensionar o oscilador Colpitts da Fig. 5.16, com as seguintes
especificaes:
1. Cristal oscilador de 1MHz: 999678.83
S
f Hz = ; 1019476.37
P
f Hz = ; 0.254647909H
S
L = ;
-14
9.95357648 10
S
C F = ;
-12
2.48839412 10
P
C F = ; 64
S
R = O.
2. Resistncia de carga 5
L
R k = O.
3. Tenso de alimentao 10
CC
V V = .
4. Tenso de polarizao de emissor 1
Eq
V V = .
5. Excurso de tenso no coletor igual a 10V.
6. 500 | = ,
'
12
b e
C pF ~ (desprezvel) e 0.7
BEq
V V = .
Polarizao:
Pela especificao de excurso de tenso no coletor, temos

3
10
2
5 10
m
Cq
L
V
I mA
R
= = =

75

3
1 1 2 10 1 500
Eq e Cq e e
V R I R R
= = = = O
A tenso de base
1 0.7 1.7
Bq
V V = + =
e consequentemente

2
1.7
b
R
V V =

1
10 1.7 8.3
b
R
V V = =
Considerando a corrente que circula por R
b1
e R
b2
iguais, e vinte vezes superior a I
Bq
, temos

3 3
2 10 2 10
4
500
Bq
I A
|

= = =

1 2
6
20 20 4 10 80
b b
R R Bq
I I I A
= = = =

2
2
2 2 6
1.7
21.25
80 10
b
b
R
b b
R
V
R R k
I

= = = O

1
1
1 1 6
8.3
103.75
80 10
b
b
R
b b
R
V
R R k
I

= = = O

O capacitor C
e
deve ser um bypassing para frequncia de oscilao, por exemplo 10kHz. Temos
ento que

6
0.026
6.5
4 10
Bq
ie
T
I
h k
V

~ = = O

3
6.5 10
12.97
1 501
ie
e
h
r
|

= = = O
+

3 3
1 1
1.2
2 10 10 2 10 10 25.95
e e
e
C C F
r

t t
= = =

Dimensionamento dos capacitores de realimentao:
Pela equao 5.35 temos
2 2 2 2 2 2
0 0 0
1
0
2 4
2
P S L P S L b P S b
L S
C R R C R R R C R R
C
R R
e e e
e
+ + +

1
279 C pF
Podemos escolher, por exemplo,

1
1 C nF =
Pela equao 5.20, que prev a relao entre os capacitores, temos

3
2 ' 2
2 3
1 1 1 2
5 10
1.05 1
/ / / / h 4.75 10
b e L L
b b b ie
C C C R R
C nF
C C R R R
' +
= = = = = ~

O indutor XL deve ter reatncia muito elevada na frequncia de oscilao, representando um
circuito aberto. Podemos fazer
XL L
X R , e um valor que satisfaz a esta condio
10 XL mH =
76
O circuito completo e a forma de onda do sinal de sada ( )
o
v t , obtida por simulao, encontram-se
na Fig. 5.18a e b respectivamente.
Observe que a excurso de sinal um pouco menor que 10V, isto se deve dissipao de potncia
nas outras resistncias do circuito, inclusive R
S
, que no foram consideradas.
XL
10m
Rb2
21.25k
C1
1n
XTAL
Rb1
103.75k
Q
Vo(t)
C2
1n
Re
500
Ce
1.2u
RL
5k
Vcc
10

(a)
0
2
4
6
8
10
12
14
16
18
20
0 1 2 3 4
Tempo (s)
A
m
p
l
i
t
u
d
e

(
V
)

(b)
Fig. 5.18: Oscilador Colpitts a cristal: a) circuito completo; b) tenso de sada.
5.3.4 Oscilador Colpitts com Cristal em Ressonncia Srie
Os cristais osciladores possuem impedncia muito baixa na frequncia de ressonncia srie e
S
, e
podemos usar esta propriedade para estabilizar a frequncia de um oscilador. Considere o oscilador
Colpitts em base comum da Fig. 5.19. Verificamos que a malha de realimentao s est fechada na
frequncia e
S
, onde o cristal possui impedncia baixa. O oscilador deve ser projetado como no item
5.1.1, e com frequncia muito prxima de e
S
. Ento, interrompemos o caminho da realimentao e
introduzimos o cristal, que fora as condies de mdulo e fase permanecerem muito prximas de e
S
.
RL
Vcc
XTAL
Rb2
Re
C1
Rb1
Vo(t)
L
C2
Cb
Q

Fig. 5.19: Oscilador Colpitts com cristal em ressonncia srie.
5.3.5 Oscilador Pierce com Porta Lgica
Os equipamentos digitais, como microcomputadores, microcontroladores, etc..., necessitam de
frequncias de clock muito precisas, e por isso utilizam osciladores a cristal. Uma forma eficiente e
econmica de implementao de osciladores, o emprego de portas lgicas na regio proibida.
Conforme pode ser visto na Fig. 5.20, a porta inversora, para tenses de entrada dentro da regio
proibida, se comporta como um amplificador inversor de alto ganho. Podemos forar a porta inversora
a polarizar-se no meio da regio proibida, conectando a entrada com a sada atravs de um resistor de
77
valor elevado. Fazendo a realimentao apropriada, obtemos o oscilador Pierce da Fig. 5.21a. No caso
de uma porta CMOS temos circuito equivalente da Fig. 5.21b.

Fig. 5.20: Porta lgica inversora.
R
XTAL
C2 C1
Vo

(a)
C1
Vo
R
Vdd
XTAL
C2

(b)
Fig. 5.21: Oscilador Pierce com porta inversora: a) forma geral; b) porta CMOS.
O modelo AC em malha aberta, para determinao da condio de oscilao, encontra-se na Fig.
5.22. O cristal atua como um indutor L, os transistores MOSFET so uma fonte de corrente controlada
por tenso, e com resistncia de sada R
o
. O resistor de polarizao R foi desprezado, por ser muito
alto.
Rs
Vin
Vin
Vo
Ro
gmVin
VA
L
C2 C1

Fig. 5.22: Circuito em malha aberta, para anlise das condies de oscilao.
De forma idntica ao item 5.1.1, podemos determinar duas funes de transferncia
( ) ( ) ( )
1 A in
H s V s V s = e ( ) ( ) ( )
2 A in
H s V s V s = , a primeira desconsiderando R
o
(
o
R = ) e a ltima
desconsiderando R
S
( 0
S
R = ).
Temos para os dois casos que a condio de fase alcanada em

1 2
0
1 2
C C
LC C
e
+
= (5.36)
e a condio de ganho em e
0

78
( )
( )
1 0
1 2
1
S
Lgm
H j
R C C
e = >
+
(5.37)
e
( )
1
2 0
2
1
o
R gmC
H j
C
e = > (5.38)
Igualando as equaes 5.37 e 5.38, temos

1
0
1
o S
C
R R e
= (5.39)
Multiplicando o numerador e o denominador da equao 5.37 por C
1
C
2
, temos

( )
2 1 2
0
1 2 1 2 1 2
1
S S
LC C gm gm
C C R C C R C C
e > >
+
(5.40)
Substituindo a equao 5.39 em 5.40, temos que o capacitor C
2
deve respeitar a inequao

2
0
o
S
R gm
C
R e
s (5.41)
Portanto, temos como equaes de projeto do oscilador, o sistema 5.42

1
0
2
0
1
o S
o
S
C
R R
R gm
C
R
e
e
(5.42)
Aparentemente, C
2
pode ser zero, pois o cristal pode representar qualquer valor de reatncia
indutiva. Mas nos clculos acima, no consideramos a resistncia de entrada do amplificador, pois
extremamente elevada. Esta resistncia, embora muito alta, e a capacitncia parasita no gate dos
transistores, limitam o valor mnimo de C
2
. Na prtica, utilizamos valores C
2
prximos de C
1
.
Os parmetros R
o
e gm no so fornecidos pelos fabricantes, e por isto, o dimensionamento destes
osciladores feito por estimativa. Em geral, os datasheets provem aplicaes das portas lgicas como
osciladores, e os valores dos capacitores so fornecidos. A ordem de grandeza dos capacitores de
algumas dezenas de pF.
A anlise realizada nesta seo se aplica ao oscilador Colpitts da Fig. 5.16a, quando utilizamos
transistores MOSFET ou JFET no lugar dos bipolares.
79
Captulo 6

Modulao de Amplitude
A modulao de amplitude (AM) uma forma eficiente de codificao do sinal na frequncia.
muito usada nas transmisses de rdio e televiso, e de simples implementao.
A modulao AM feita simplesmente alterando a amplitude de uma senoide em alta frequncia
(portadora), proporcionalmente a um determinado sinal modulador. Desta forma, a informao
enviada no entorno da frequncia da portadora.
Matematicamente, o sinal AM possui a forma
( ) ( ) ( )
0
1 cos v t A mf t t e = + (

(6.1)
Onde:
- A a amplitude da portadora ( ( )
0
cos A t e ).
- m o ndice de modulao, que varia entre 0 e 1.
- ( ) f t o sinal modulador (voz, msica, dados, etc...), com mdulo mximo igual a 1 e mdia
zero, ou seja, ( ) max 1 f t = e ( ) 0 f t = .
Considerando, como exemplo, ( ) ( ) sin
m
f t t e = , e sendo
0 m
e e < , o grfico de ( ) v t tem a forma
da Fig. 6.1. Podemos observar duas envoltrias de frequncia e
m
delimitando a portadora em e
0
. O
ndice de modulao pode ser obtido facilmente do grfico, sendo

C B
m
C B
=
+
(6.2)

Fig. 6.1: Sinal AM no tempo.
80
O maior ndice de modulao 100% m = alcanado quando 0 B = .
A representao do sinal AM no domnio da frequncia, obtida aplicando a transformada de
Fourier ao sinal ( ) v t .
( ) ( ) ( ) ( )
0
F F 1 cos v t A mf t t e ( ( = +

Lembrando que a transformada de Fourier de uma multiplicao no tempo, uma convoluo na
frequncia, temos
( ) ( ) ( ) ( ) ( )
0
1
F F 1 F cos
2
v t V A mf t t e e
t
( ( = = + - (

(6.3)
Aplicando a propriedade de linearidade da transformada equao 6.3, temos
( ) | | ( ) ( ) ( )
0
F 1 F F cos
2
A
V m f t t e e
t
= + ( - (

( ) | | ( ) ( ) ( )
0 0
F 1 F cos F F cos
2 2
A Am
V t f t t e e e
t t
= - ( + ( - (

( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( )
0 0 0 0
1
2
V A AmF e t o e o e e o e e e o e e o e e = - + + + - + +
ou de forma melhor
( ) ( ) ( ) ( ) ( ) ( )
0 0 0 0
1 1
2 2
V A AmF AmF e t o e e o e e e e e e = + + + + + (6.4)
onde ( ) o e a funo impulso.
Considerando ( ) F e limitado em frequncia, temos o grfico simblico da Fig. 6.2. Aplicando as
convolues da equao 6.4, temos finalmente o espectro de frequncias do sinal modulado,
representado na Fig. 6.3. Este tipo de modulao chamada de AM DSB (Double-Side Band) com
portadora.

Fig. 6.2: Representao do sinal modulador no domnio da frequncia.

Fig. 6.3: Representao no domnio da frequncia, do sinal modulado.
A potncia mdia do sinal AM
AM
P est distribuda pela portadora
C
P e a modulao
m
P ,
conforme as equaes abaixo
81

2
2
C
A
P =
( )
2 2
2
2
m
A m
P f t =
( )
2 2 2
2
2 2
AM C m
A A m
P P P f t = + = + (6.5)
A mxima potncia do sinal alcanada quando 1 m = , ou seja, 100% de modulao. A potncia da
portadora no aproveitada. Portanto, comum em alguns sistemas de transmisso, retirar a
portadora, obtendo a modulao AM DSB SC (Supressed Carrier), conforme a Fig. 6.4.

Fig. 6.4: Modulao AM sem portadora (AM-SC).
Ainda com o objetivo de concentrar o mximo de potncia na informao, utilizamos a modulao
AM SSB (Single-Side Band), que obtida eliminando um dos lados do espectro de frequncias,
conforme a Fig. 6.5a e b. Em geral, utilizamos filtros mecnicos (cristal, SAW ou cermico) de
elevadssima seletividade, para eliminar um dos lados. Uma tcnica mais apropriada para
implementao destes moduladores em circuitos integrados, a utilizao de transformadores de
Hilbert, a capacitores chaveados, para modulao direta do sinal SSB.

(a)

(b)
Fig. 6.5: Modulao AM SSB: a) sem a banda interior; b) sem a banda exterior.
Nos prximos itens, sero apresentados alguns circuitos de moduladores AM.
6.1 Modulador AM de Alto Nvel
O circuito sintonizado, como todo amplificador, quando submetido a um sinal de entrada muito
elevado, limita o sinal de sada produzindo distoro harmnica. Entretanto, se o circuito for muito
82
seletivo, os harmnicos produzidos so filtrados, dando a impresso que no houve corte nem
saturao do transistor. Uma anlise cuidadosa mostra que o ganho de tenso tende a zero, com o
aumento do sinal de entrada. O resultado final deste processo, manter uma senoide com amplitude
limitada na sada do amplificador. O mesmo ocorre com os osciladores, que mantm a amplitude da
oscilao constante e limitada pela tenso de alimentao. Podemos usar este efeito para construir um
modulador AM, bastando variar a tenso de alimentao proporcionalmente ao sinal modulador.
Considere o circuito da Fig. 6.6. Verificamos facilmente que o transistor Q
1
faz parte de um
oscilador Colpitts, em base comum, e alimentado pelo emissor de Q
2
. Se polarizarmos Q
2
de forma
que a tenso no emissor seja 2
CC
V , a amplitude do sinal no coletor de Q
1
ser 2
CC
V , ou seja, a
tenso de coletor variar de zero a V
CC
; este resultado foi analisado em detalhes no captulo Captulo 5.
Ao aplicarmos a tenso AC ( )
in
v t base de Q
2
, a tenso no emissor ser ( ) ( ) 2
e CC in
v t V v t = + , e
devemos ter o sinal no coletor de Q
1
variando de zero a ( ) 2
e
v t . Assumindo por simplicidade que
( ) ( ) sin
in m m
v t V t e = , temos que
( ) ( ) sin
2
CC
e m m
V
v t V t e = +
Sendo e
0
, a frequncia de oscilao, muito maior que e
m
, teremos no coletor de Q
1
o sinal
( ) ( ) ( ) ( )
0
sin sin cos
2 2
CC CC
C m m m m
V V
v t V t V t t e e e
| |
= + + +
|
\ .

A diferena de potencial em L
1

( ) ( ) ( ) ( ) ( )
1
0
sin cos
2
CC
L C e m m
V
v t v t v t V t t e e
| |
= = +
|
\ .

e consequentemente, pela relao de espiras do transformador, a sada ( )
0
v t
( ) ( ) ( )
0
2
sin cos
1 2
CC
o m m
V N
v t V t t
N
e e
| |
= +
|
\ .

Colocando 2
CC
V em evidncia na equao acima, temos finalmente que
( ) ( ) ( )
0
2 2
1 sin cos
1 2
CC m
o m
CC
V V N
v t t t
N V
e e
| |
= +
|
\ .
(6.6)
L1
C2
C1
Ce
Q1
Re
Rb2
Vo(t)
Cb
RL
Vcc
C3
Vin(t)
Rb1
Q2
D
Cv
Rb3
L2

Fig. 6.6: Modulador AM de alto nvel.
83
Comparando a equao 6.6 termo a termo com 6.1, verificamos que

2
1 2
CC
V N
A
N
=
e o ndice de modulao

2
m
CC
V
m
V
=
Os clculos acima, assumem que a razo
0 m
e e muito grande, de forma que em relao ao
perodo da portadora
0
e , o sinal modulador comporta-se como uma fonte DC. Considere, por
exemplo, uma portadora em 1MHz e um sinal modulador senoidal em 1kHz. Em um ciclo da
portadora, 1s, temos um milsimo do perodo do sinal modulador, praticamente constante.
6.1.1 Consideraes de Projeto
Corrente de polarizao.
Consideramos em nossa anlise que o oscilador possui excurso de sinal mxima simtrica. Para
que isto seja verdade, necessrio que a corrente de coletor de Q
1
seja zero quando a tenso for
mxima. Sabendo que a amplitude do sinal AC no coletor ( ) ( )
2 sin
CC m m
V V t e + , devemos ter a
corrente de polarizao do coletor dada por

( )
1
sin
2
CC
m m
C
Ceq
V
V t
I
R
e +
= (6.7)
onde R
Ceq
compreende todas as cargas resistivas em paralelo com L
1
, inclusive R
L
refletido.
Fazendo 0
m
V = , colocamos o circuito em repouso, sem sinal de modulao, e pela equao 6.7,
temos

1
2
CC
Cq
Ceq
V
I
R
= (6.8)
Mas a equao 6.7 mostra que a corrente de coletor deve acompanhar as variaes do sinal
modulador. Analisando o circuito da Fig. 6.6, conclumos que a tenso na base de Q
2
deve ser
( )
2 2
2
CC
b in BEq
V
V v t V = + +
e consequentemente
( )
2
1 2
1 2
2
CC b
b in BEq d d
b b
V R
V v t V V V
R R
| |
= + + +
|
+
\ .
(6.9)
Ento, podemos calcular a tenso no emissor de Q
1
e consequentemente I
C1
, de forma que

( )
1
2
2 1
1 2
2
CC b
in BEq d d BEq
b b
C
e
V R
v t V V V V
R R
I
R
| |
+ + +
|
+
\ .
= (6.10)
Assumindo, de forma razovel, que
1 2 BEq BEq d
V V V = = na equao 6.10, temos

( )
( )
( )
1
2 2
1 2 1 2
2
b b CC
C in
e b b e b b
R R V
I v t
R R R R R R
= +
+ +
(6.11)
Substituindo ( ) ( ) sin
in m m
v t V t e = em 6.11, temos
84

( )
( )
( )
1 1
1 2
2
sin sin
2 2
CC CC
m m m m
C C
e b b Ceq
b
V V
V t V t
I I
R R R R
R
e e + +
= =
+
(6.12)
Vemos da equao 6.12, que a condio imposta por 6.7 facilmente atendida.
A tenso no emissor de Q
1
deve ser pequena, em torno de 1V, para no limitar a excurso de sinal
no coletor.
Capacitor C
3
.
O capacitor C
3
deve ser um bypassing para o sinal modulador. Devemos escolher uma frequncia
e
C3
abaixo da mnima de ( )
in
v t e calcular

3
3 3
1
C C
C
R e
= (6.13)
onde R
C3
a resistncia vista por C
3
. Uma anlise detalhada do circuito, mostra que

( ) ( ) ( )( )
3
2
3 1 2 2 1 2 1 1
1
1 1
1 // 1
C
b
b e b b b b ie e
R
R
R R R R R R h R | |
=
+ +
+ + + + +
(6.14)
Capacitor C
b
.
C
b
deve ser um bypassing para a frequncia da portadora e
0
, e um circuito aberto para a maior
frequncia de ( )
in
v t . Devemos escolher uma frequncia e
Cb
dentro deste intervalo e calcular

1
b
Cb Cb
C
R e
= (6.15)
onde a resistncia R
Cb
vista por C
b

( ) ( )
1 2 1 1
// // 1
Cb b b ie e
R R R h R | = + + (6.16)
Capacitor C
e
.
C
e
deve ser um bypassing para a frequncia da portadora e
0
, e um circuito aberto para a maior
frequncia de ( )
in
v t . Portanto, devemos escolher uma frequncia e
Ce
dentro deste intervalo e calcular

1
2
2
1
1
Cq
e
ie
Ce T
Ce
I
C
h
V e
e
|
= ~
+
(6.17)
Um cuidado especial deve ser tomado durante a escolha de C
e
. O capacitor se carrega atravs do
emissor de Q
2
, que possui impedncia muito pequena, mas se descarrega atravs de Q
1
, pois Q
2
no
consegue drenar corrente. O transistor Q
1
atua como fonte de corrente, e com valor
( )
( )
1
sin
2
CC
m
C
Ceq
V
V t
I t
R
e +
= (6.18)
Portanto, C
e
se descarrega atravs de uma fonte de corrente de valor I
C1
, e para Q
2
permanecer
sempre conduzindo, necessrio que a corrente I
e2
seja sempre positiva. Ento, devemos ter que
( ) ( ) ( )
2 1
0
e
e C C
I t I t I t = + > (6.19)
Sabendo que
85
( )
( ) ( )
( ) cos
e
Ce in
C e e e m
dv t dv t
I t C C C V t
dt dt
e e = = = (6.20)
( )
( )
( )
2
sin
2
cos 0
CC
m
e e m
Ceq
V
V t
I t C V t
R
e
e e
+
= + > (6.21)
Assumindo que a frequncia mxima do sinal modulador e
m
, a condio ( ) 0
e
I t > alcanada,
para todo t, quando

( )
1
2
2 2
1 4 4
2
Cq m CC CC m
e e
m m Ceq m m
I V V V V
C C
V R V e e

s s (6.22)
Em geral, neste tipo de modulador, as equaes 6.17 e 6.22 so atendidas somente quando a razo
o m
e e muito elevada. Quando a equao 6.22 no satisfeita, em algum momento, o transistor Q
2

corta, e a forma de onda do sinal modulado aparece distorcida, conforme a Fig. 6.7.
Uma forma mais eficiente de implementao deste tipo de modulador, onde no ocorre o problema
do descarregamento de C
e
, a utilizao de transistores na configurao push-pull no lugar de Q
2
,
conforme a Fig. 6.8. Desta forma, as correntes de carga e descarga de C
e
so fornecidas e drenadas por
Q
2
e Q
3
respectivamente, e somente a equao 6.17 deve ser atendida.

Fig. 6.7: Sinal de sada do modulador AM com distoro.
86
Vo(t)
C2
Cv
C1
L2
D
D1
Q2
RL
Rb2
Q1
Rb1
Q3
Ce
C3
Vcc
Cb
Rb3
D2
Vin(t)
Re
L1

Fig. 6.8: Modulador AM de alto nvel, em configurao push-pull.
6.2 Modulador AM de Alto Nvel com Amplificador Classe C
Quando desejamos um sinal modulado em AM com elevada potncia, por exemplo um transmissor,
podemos realizar a modulao diretamente em um amplificador classe C. Conforme analisado
anteriormente, estes amplificadores possuem a amplitude do sinal de sada determinada pela fonte de
alimentao. A Fig. 6.9 um exemplo de modulador, onde a carga sintonizada uma rede de
casamento de impedncias.
A tenso de alimentao do amplificador classe C modulada pela fonte de sinal ( )
in
v t , atravs do
estgio de sada em push-pull, formado por Q
2
e Q
3
, que se torna necessrio devido elevada potncia
fornecida ao amplificador.
As consideraes de projeto so as mesmas feitas anteriormente, sendo que neste caso, a portadora
gerada pela fonte ( ) ( ) cos
C C o
v t V t e = .
Ce
Q3
L2
Vcc
Vo(t)
RL
D2
Q1
L1
Lb
C2
C1
Vc(t)
Rb1
Q2
Cb
Rb2
D1
Vin(t)
C3

Fig. 6.9: Modulador AM com amplificador classe C.
87
6.3 Modulador Chopper
O modulador chopper consiste simplesmente em multiplicar o sinal modulador ( )
in
v t por uma
onda quadrada, sem nvel negativo, na frequncia e
0
. Aps a multiplicao, o sinal filtrado por um
amplificador sintonizado, conforme a Fig. 6.10. A operao de multiplicao realizada por uma
chave analgica SW, que interrompe o sinal ( )
in
v t , controlada por uma forma de onda quadrada
( )
C
v t , na frequncia e
0
, e com amplitude V
C
.
Vc(t)
+
_
Vo(t)
Filtro
CHAVE
portadora
da
Va(t)
freqncia
na
sintonizado
Vin(t)
R
Va(t)

Fig. 6.10: Modulador chopper.
A tenso ( )
a
v t equivalente ao produto
( ) ( ) ( )
a in
v t v t S t = (6.23)
onde
( )
( )
( )
0, para 0
1, para
C
C C
v t
S t
v t V
=
=

=

Supondo ( ) S t uma onda quadrada simtrica e com frequncia igual a e
0
, podemos represent-la
pela sria de Fourier
( )
( )
( )
( ) ( )
0
0
1
1 2
cos 2 1
2 2 1
n
n
S t n t
n
e
t

=
(
= + + (
+
(

(6.24)
( )
( ) ( )
( )
( ) ( ) ( )
0
0
1 2
cos 2 1
2 2 1
n
in
a in
n
v t
v t v t n t
n
e
t

=
(
= + + (
+
(

(6.25)
Sendo a sada obtida atravs de um filtro sintonizado em e
0
, somente a componente em 0 n = da
equao 6.25 selecionada, ou seja,
( ) ( ) ( )
0
2
cos
o in
A
v t v t t e
t
= (6.26)
onde A o ganho do circuito sintonizado. A Fig. 6.11 representa as formas de onda nas vrias etapas
do modulador.
O modulador chopper admite a modulao AM sem portadora.
88

Fig. 6.11: Formas de onda do modulador chopper.
6.3.1 Exemplo de Circuito
Um circuito prtico para implementao do modulador chopper encontra-se na Fig. 6.12. Os diodos
atuam como chave analgica, desviando o sinal ( )
in
v t para o terra, sob o comando de ( )
C
v t . Desta
forma, geramos a tenso ( )
a
v t , conforme o diagrama da Fig. 6.10, que amplificada e filtrada pelo
amplificador sintonizado em e
0
.
Para entendermos melhor o funcionamento do circuito, consideremos o modelo AC da Fig. 6.13.
Assumindo que o transformador tenha relao de espiras um para um, sem perda de generalidade, a
fonte ( )
C
v t refletida para o secundrio, ficando em uma posio simtrica na malha de diodos.
Quando ( )
C
v t positiva, duas correntes de malha, I
1
e I
2
, so criadas, e circulam pelos diodos criando
as quedas de potencial V
d
. fcil verificar que a teno de base do transistor zero neste momento,
caracterizando a condio de chave fechada. Entretanto, quando ( )
C
v t negativa, os diodos
polarizam-se reversamente, tornando-se abertos. Nesta condio, a malha de diodos pode ser retirada
do circuito, caracterizando a condio de chave aberta, deixando a fonte ( )
in
v t ligada base atravs
do resistor R
1
.
89
Vc(t)
Re
D2
Vo(t)
L
D3
-VEE
VCC
Va(t)
Vin(t)
RL
D4
Q
R1
R2
D1
C

Fig. 6.12: Circuito de modulador chopper.
R1
Vin(t)
L
Q
+
_
Vd
+
_
Vd
Va(t)
D3
Re
D2
I2
D4
I1
D1
Vo(t)
+
_
Vd
R2 +
_
Vd
C
Vc(t)
RL

Fig. 6.13: Modelo AC do modulador chopper.
Ao passo em que o mdulo de ( )
in
v t aumenta, duas correntes, I
3
e I
4
, aparecem no circuito,
conforme a Fig. 6.14. Estas correntes esto em sentido contrrio s correntes de malha, nos diodos D
1

e D
4
, ou D
2
e D
3
, dependendo do sentido de I
3
e I
4
. Isto pode despolarizar um par de diodos, levando a
chave condio aberta, impedindo o funcionamento correto do circuito.
I3
Re
I2
RL
+
_
Vd
+
_
Vd
+
_
Vd
R1
I4
I1
Vin(t)
Vo(t)
C
D2
R2
D1
Va(t)
+
_
Vd
D3
L
D4
Q
Vc(t)

Fig. 6.14: Limite de operao do modulador chopper.
Assumindo, por consideraes de simetria, que
1 2 x
I I I = = e
3 4 y
I I I = = , para que os diodos D
1
e
D
4
continuem conduzindo, e a chave permanea na condio fechada, devemos ter
0
x y
I I > (6.27)
90
Temos tambm que

2
2
2
C d
x
V V
I
R
= (6.28)

1
2
m
y
V
I
R
= (6.29)
onde V
C
e V
m
so as amplitudes de ( )
C
v t e ( )
in
v t respectivamente.
Substituindo as equaes 6.28 e 6.29 em 6.27, temos que
( )
1
2
2
m C d
R
V V V
R
s (6.30)
O mesmo resultado obtido para ( )
in
v t negativa, e podemos expressar a condio 6.30 de forma
mais genrica como
( ) ( )
1
2
2
in C d
R
v t V V
R
s (6.31)
O circuito possui seletividade dada por

0
L
C
R
Q
L e
= (6.32)
e o mdulo do ganho na frequncia de ressonncia e
0

( )
( ) ( )
0
1
1
L
ie e
R
H j
R h R
|
e
|
=
+ + +
(6.33)
e a tenso ( )
o
v t dada por
( )
( )
( ) ( )
0
0
2
cos
o in
H j
v t v t t
e
e
t
= (6.34)
6.4 Modulao AM por Dispositivo No Linear
Esta tcnica consiste em somar os sinais modulador ( )
in
v t e portadora ( )
C
v t , e aplic-los a um
dispositivo no linear. Desta forma, obtemos um sinal ( )
a
v t que composto por uma srie de termos,
e dentre eles algumas multiplicaes cruzadas ( ) ( )
in C
v t v t . O sinal ( )
a
v t filtrado por um
amplificador seletivo, sintonizado na frequncia da portadora e
0
, e obtemos
( ) ( ) ( )
0
1 cos
o
v t A mf t t e = + (

. O fluxograma da Fig. 6.15 ilustra o procedimento.

Fig. 6.15: Fluxograma do modulador.
Podemos expandir a funo no linear ( ) ( )
in C
Y v t v t + (

em uma srie de potncias e obter
( ) ( ) ( ) ( )
0
1
n
a n in C
n
v t a a v t v t
=
(
= + +

(6.35)
91
Considerando ( ) ( )
0
cos
C C
v t V t e = , a expanso binomial da equao 6.35 gera uma sequncia
infinita de termos multiplicados por ( )
0
cos t e , e outras de ordem mais alta. Sendo ( ) H je um filtro
sintonizado em e
0
, somente os termos em ( )
0
cos t e so selecionados. Temos portanto, que o sinal de
sada
( ) ( ) ( ) ( ) ( ) ( ) ( )
1
0 1 0 2 0 0
3
cos 2 cos cos
n
o C in n in
n
v t V H j a t a v t t na v t t e e e e
=
(
(
= + +
(

ou de forma melhor
( ) ( ) ( ) ( ) ( ) ( ) ( )
1
2
1 0 0 1 0 0
3
1 1
2
1 cos cos
n
n
o C in C in
n
a a
v t aV H j v t t aV H j n v t t
a a
e e e e
=
( (
= + +
( (

(6.36)
Verificamos na equao 6.36 dois termos em ( )
0
cos t e , o primeiro exatamente o sinal AM,
enquanto o segundo representa distoro do sinal. Entretanto, os termos da srie de potncias
decrescem com o ndice n, e podemos considerar, em geral, que
( ) ( ) ( ) ( )
2
1 0 0
1
2
1 cos
o C in
a
v t aV H j v t t
a
e e
(
~ +
(

(6.37)
No caso da funo quadrtica, no ocorre distoro, pois 0
n
a = para 3 n > . Este tipo de modulador
tambm aceita a modulao AM sem portadora, basta fazer
1
0 a = .
6.4.1 Implementao com JFET
O circuito da Fig. 6.16 uma forma prtica de implementao do modulador AM, que utiliza um
JFET como elemento no linear. Sabemos que a corrente de dreno I
d
do JFET se relaciona com a
tenso entre gate e source V
gs
, segundo a relao quadrtica

2
1
gs
d DSS
P
V
I I
V
| |
= +
|
|
\ .
(6.38)
Vc(t)
1 : 1
C
L2 L1
N1 : N2
RL
Id
Vo(t)
Vcc
|Vp|
Vin(t)
Q

Fig. 6.16: Modulador AM com JFET.
No circuito da Fig. 6.16, temos que
( ) ( )
gs in P C
V v t V v t = (6.39)

( ) ( ) ( ) ( ) ( ) ( )
2
2 2
2
2
in C in in C C
d DSS DSS
P P
v t v t v t v t v t v t
I I I
V V
| |
| | +
| = =
|
|
|
\ .
\ .
(6.40)
92
Considerando amplificador sintonizado na frequncia e
0
, e ( ) ( )
0
cos
C C
v t V t e = na equao 6.40,
somente o termo em ( )
0
cos t e selecionado, de forma que a tenso AC no dreno
( ) ( ) ( )
2
0 2
2 1
cos
2
DSS C L
d in
P
I V R N
v t v t t
V N
e
| |
=
|
\ .

e pela relao de espiras, temos que a tenso ( )
o
v t
( ) ( ) ( )
0 2
2 1
cos
2
DSS C L
o in
P
I V R N
v t v t t
V N
e
| |
=
|
\ .
(6.41)
Observe que
gs
V deve ser sempre maior que
P
V , obrigando ( )
in
v t ter nvel DC diferente de zero.
Portanto, teremos obrigatoriamente modulao com portadora.
Se tivermos ( ) ( ) ( )
1
in m
v t V mf t = + , a equao 6.41 torna-se
( ) ( ) ( ) ( )
0 2
2 1
1 cos
2
DSS C m L
o
P
I V V R N
v t mf t t
V N
e
| |
= +
|
\ .
(6.42)
Podemos notar facilmente que as equaes 6.42 e 6.41 representam a modulao AM com e sem
portadora, respectivamente.
Este circuito no gera distoro aprecivel, pois o dispositivo no linear de ordem 2, ou seja,
2 n = .
6.5 Multiplicador Analgico - Clula de Gilbert
Os multiplicadores analgicos de quatro quadrantes so dispositivos muito empregados em
modulao e demodulao de amplitude, circuitos de mixers, multiplicadores de frequncia, detectores
de fase, circuitos de processamento de sinais, etc. Uma topologia muito comum para implementao
destes dispositivos a clula de Gilbert, devido sua elevada linearidade. O circuito da Fig. 6.17
uma clula de Gilbert padro, implementada em circuito integrado. A clula composta por dois
amplificadores diferenciais, cujas correntes de polarizao so controladas por um sinal externo. As
correntes do circuito esto indicadas na figura.
Considerando os transistores idnticos, e com | muito elevados, temos que

y
y
e
V
I
R
= (6.43)
Chamando gm
1
e gm
2
as transcondutncias dos pares diferenciais 1 e 2, respectivamente, as
correntes I
2
, I
3
, I
4
e I
5
so facilmente calculadas pelo sistema

1
2 1
1
3 1
1
4 2
1
5 2
2 2
2 2
2 2
2 2
y
x
y
x
y
x
y
x
I I
V
I gm
I I
V
I gm
I I
V
I gm
I I
V
I gm
+
=
= +
= +
(6.44)
As correntes I
A
e I
B
que circulam pelas cargas so dadas por
93

( )
( )
2 4 1 2 1
5 3 1 1 2
2
2
x
A
x
B
V
I I I I gm gm
V
I I I I gm gm
= + = +
= + = +
(6.45)
Fazendo a aproximao de pequenos sinais para a transcondutncia dos transistores, ou seja,
Cq T
gm I V = , temos

1
1
1
2
2
2
y
T
y
T
I I
gm
V
I I
gm
V
+
=
(6.46)
Substituindo as equaes 6.46 em 6.45, temos

1
1
2
2
x y
A
T
x y
B
T
V I
I I
V
V I
I I
V
= +
(6.47)
Finalmente, substituindo a equao 6.43 em 6.47, temos para as correntes nas cargas

1
1
2
2
x y
A
e T
x y
B
e T
V V
I I
R V
V V
I I
R V
= +
(6.48)

I1+Iy
+
_
Vy
IA
Vo2
Vcc
I1
2
I3
1
RL
Vo1
+
_
Vx
Re
I4
I5
Iy
RL
I1
IB
-Vee
I1-Iy
I2

Fig. 6.17: Clula de Gilbert.
Conhecendo as correntes I
A
e I
B
, podemos calcular as tenses de sada V
o1
e V
o2
, ou seja,
94

1 1
2 1
2
2
L
o CC L A CC L x y
e T
L
o CC L B CC L x y
e T
R
V V R I V R I V V
R V
R
V V R I V R I V V
R V
= = +
= =
(6.49)
A sada no modo diferencial
1 2 o o
V V obtida facilmente da equao 6.49 como

1 2
L
o o x y
e T
R
V V V V
R V
= (6.50)
onde verificamos a operao de multiplicao de dois sinais.
Devemos avaliar com cautela a amplitude mxima do sinal V
x
, para que no haja corte dos
transistores dos pares diferenciais 1 e 2. Admitindo a variao mxima de uma dcada nas correntes
dos coletores, por exemplo
( )
3 4 1
0.05
ou y
I I I = e
( )
2 5 1
0.95
ou y
I I I = , ou vice-versa, aplicando a
relao exponencial entre a corrente de coletor e a tenso base-emissor
0.026
BE
V
C S
I I e ~ , temos que
max 77
x
V mV = (6.51)
Um modulador AM implementado com clula de Gilbert apresentado na Fig. 6.18. Os
transformadores T
1
e T
2
so indutores acoplados, e so usados para obter a sada ( )
o
v t no modo
diferencial e aplicar o sinal da portadora ( )
C
v t tambm no modo diferencial. A fonte de tenso V
b

polariza as entradas diferenciais.
N1
-Vee
Vc(t)
I1
T2
Vb
RL
N4
C
T1
N1
Vin(t)
N2
I1
N3
Vo
Vcc
Re
N3

Fig. 6.18: Modulador AM com clula de Gilbert.
Podemos representar o circuito no modelo AC, conforme a Fig. 6.19, fazendo as reflexes de
impedncias e fontes de sinal convenientes.
Considerando o circuito sintonizado em
0 2
1 L C e = , pela equao 6.50 temos que na frequncia
de ressonncia, a tenso de sada
95
( ) ( ) ( )
3 1
2
4 2
L
o in C
e T
R N N
v t v t v t
N N R V
= (6.52)
Assumindo ( ) ( )
0
cos
C C
v t V t e = e ( ) ( ) ( )
1
in m
v t V mf t = + , temos finalmente que
( ) ( ) ( ) ( )
0
3 1
2 1 cos
4 2
L C m
o
e T
R V V N N
v t mf t t
N N R V
e = + (6.53)
Verificamos pelas equaes 6.52 e 6.53, que este circuito admite as modulao AM com ou sem
portadora.

2
2RL(N1/N2)
2N1
2
2RL(N1/N2)
C
Re
Vo
L2
2
N3Vc(t)
________
N4
Vin(t)
N2

Fig. 6.19: Modelo AC do modulador AM com clula de Gilbert.
96
Captulo 7

Demodulao AM
A demodulao consiste em recuperar o sinal modulador, em um canal de rdio, por exemplo, cuja
portadora encontra-se na frequncia e
0
; o processo inverso da modulao.
Podemos destacar basicamente dois tipos de demoduladores AM: os de deteco de envoltria; os
demoduladores sncronos. Os demoduladores baseados em deteco de envoltria se dividem em
detectores de pico e mdia, e so usados nos sinais AM com portadora e banda estreita. Os
demoduladores sncronos so empregados na demodulao dos sinais AM SSB (single-side band) e
AM SC (supressed carrier).
7.1 Demodulador por Deteco de Pico de Envoltria
Este circuito essencialmente um retificador de meia onda com filtro capacitivo, conforme a Fig.
7.1. O sinal ( )
in
v t modulado em AM retificado pelo diodo D, e em seguida aplicado a um filtro
capacitivo RC, que interpola os pontos de mximo da portadora, conforme mostrado na Fig. 7.2. O
sinal AM deve possuir portadora, para que a envoltria nunca troque de sinal. A frequncia da
portadora e
0
deve ser muito maior que a da envoltria e
m
. Isto assegura que a amplitude da portadora
aproximadamente constante, quando observada em uma escala de tempo da ordem de grandeza do
seu perodo.
A constante
L L
R C t = deve ser escolhida com base na frequncia mxima da envoltria e
m
e a
frequncia da portadora e
0
. Para que os picos da portadora sejam interpolados, devemos ter
0
2 t t e . Entretanto, para que os picos da envoltria no sejam interpolados, devemos ter
2
m
t t e . De forma geral temos que

0
2 2
m
t e t t e (7.1)
A inequao 7.1 obriga que as frequncias da portadora e da envoltria sejam muito distantes, pelo
menos uma dcada. Uma forma prtica para determinar t, a mdia geomtrica, ou seja,

0
2
m
t
t
e e
= (7.2)

CL
Vin(t)
D
Vo(t)
RL

Fig. 7.1: Demodulador AM por deteco de pico de envoltria.
97

Fig. 7.2: Sinal AM demodulado.
O demodulador AM, em geral, atua como carga para um filtro sintonizado, cuja funo selecionar
e amplificar a faixa de frequncias desejada. A Fig. 7.3 um exemplo deste circuito. Devemos
considerar que a carga R
L
importante tambm na determinao da seletividade do filtro.
L2
Vo(t)
D
RL
Vin(t)
Q
C
Ce
R1
Cb
Re
L1
V1(t)
R2
CL

Fig. 7.3: Filtro sintonizado, com demodulador AM.
Para determinarmos a resistncia equivalente do demodulador, vista pelo indutor L
2
, consideremos
as potncias mdias
in
P , entregue ao demodulador, e
L
R
P entregue carga R
L
, conforme a Fig. 7.4.
Consideremos tambm que o diodo D ideal, tendo tenso de conduo igual a zero. Desta forma,
pelo princpio de conservao de energia, devemos ter
L
in R
P P = . Analisando os sinais na base de
tempo da portadora, temos que ( )
in
v t senoidal com amplitude constante, ou seja,
( ) ( )
0
cos
in C
v t V t e = . Aps a retificao e a filtragem, ( )
o
v t uma tenso constante de valor V
C
.
Chamando R
eq
a resistncia observada pela fonte ( )
in
v t , temos os valores das potncias so

2
2
C
in
eq
V
P
R
= (7.3)

2
L
C
R
L
V
P
R
= (7.4)
Impondo a igualdade
L
in R
P P = s equaes 7.3 e 7.4, temos finalmente que

2
L
eq
R
R = (7.5)
98
CL
PRL
Vo(t) Vin(t)
Pin
D
RL

Fig. 7.4: Potncias de entrada e sada do demodulador.
O capacitor C
L
permanece o tempo todo praticamente carregado com o valor mximo de tenso.
Sendo a variao de tenso em C
L
quase nula, a corrente
L
C L CL
i C dV dt = aproximadamente zero, e
por este motivo C
L
no percebido pela fonte ( )
in
v t .
Devemos observar alguns aspectos relativos ao diodo.
O diodo possui potencial de juno V
d
, e desta forma, ( )
in
v t deve ter amplitude suficientemente
grande para venc-lo. Se V
d
no for compensado, a envoltria deve ter valor
min d
V V > . Caso contrrio,
devemos usar um circuito de compensao como o da Fig. 7.5. Assumindo que as tenses de juno
dos diodos D e D
1
sejam iguais, o circuito de polarizao formado por R
1
, R
2
e D
1
, coloca o diodo
detector no limiar de conduo. O capacitor C
1
necessrio para estabelecer o aterramento nas
frequncias de trabalho. Podemos escolher C
1
pela equao 7.6, onde e
min
a menor frequncia da
envoltria.

1
min 1 2
1
//
C
R R e
(7.6)
O diodo detector D deve ser capaz de retificar sinais de alta frequncia, e por isto, so componentes
rpidos e de baixas capacitncias parasitas. comum usar diodos de germnio para este fim, devido
sua baixa tenso de juno (aproximadamente 0.3V).

Fig. 7.5: Demodulador AM com compensao para V
d
.
7.2 Demodulador AM por Deteco de Valor Mdio de Envoltria
Este tipo de detector simplesmente retifica o sinal AM e o aplica a um filtro passa-baixas.
Escolhendo a frequncia de corte no intervalo entre a mxima frequncia da envoltria e
m
e a
portadora e
0
, as componentes de alta frequncia so eliminadas, restando somente a envoltria.
O circuito da Fig. 7.6 um exemplo de demodulador. O sinal ( )
in
v t retificado pelo diodo D, e
aplicado ao filtro passa-baixas R
L
C
L
atravs de uma fonte de corrente controlado por corrente.
Considerando ( ) ( ) ( ) ( )
0
1 cos
in
v t A mf t t e = + , temos que
99
( )
( ) ( ) ( ) ( )
( )
0 0
0
1 cos ; para cos 0
0; para cos 0
in
d
A
mf t t t
R
i t
t
e e
e
+ >
<
(7.7)

Fig. 7.6: Circuito do detector de valor mdio de envoltria.
A forma de onda de ( )
d
i t est representada na Fig. 7.7, e pode ser matematicamente expressa por
( ) ( ) ( ) ( ) ( )
0
1 cos
d
in
A
i t mf t t S t
R
e = + (7.8)
onde ( ) S t a funo amostragem, representada na Fig. 7.8.

Fig. 7.7: Forma de onda de ( )
d
i t .

Fig. 7.8: Funo amostragem.
A funo ( ) S t pode ser representada pela srie de Fourier como
( )
( )
( )
( ) ( )
0
0
1 1 2
cos 2 1
2 2 1
n
n
S t n t
n
e
t

=
(
= + + (
+
(

(7.9)
( ) ( ) ( )
( ) ( )
( )
( ) ( ) ( )
0
0 0
0
cos 1
2
1 cos cos 2 1
2 2 1
n
d
n
in
t
A
i t mf t t n t
R n
e
e e
t

=
( (
( = + + + (
+
( (

(7.10)
Aplicando a propriedade trigonomtrica ( ) ( ) ( ) ( ) ( )
cos cos cos cos 2 a b a b a b = + + equao
7.10, e multiplicando por o, obtemos
( ) ( ) ( )
( ) ( )
( )
( ) ( ) ( ) ( )
0 0
0
0
cos 2 cos 2 1
cos 1
2
1
2 2 1 2
n
d
n in
n t n t
t
A
i t mf t
R n
e e
e
o
o
t

=
( (
+ +
( (
= + +
( + (

(7.11)
100
Dimensionando a frequncia de corte do filtro passa-baixas R
L
C
L
suficientemente abaixo de e
0
,
para que todas as componentes prximas a e
0
sejam eliminadas, pela equao 7.11 verificamos que
somente o termo em 0 n = selecionado, e obtemos finalmente
( ) ( ) ( )
1
L
o
in
AR
v t mf t
R
o
t
= + (7.12)
O coeficiente 1 t na equao de ( )
o
v t o valor mdio do cosseno retificado em meia onda. Por
isto, este demodulador chamado de detector de valor mdio.
O circuito da Fig. 7.9 uma implementao prtica do detector de mdia de envoltria. O modelo
AC idntico ao da Fig. 7.6, sendo que neste caso 1 o ~ , pois o transistor PNP encontra-se na
configurao base comum. Devemos considerar, no dimensionamento do circuito, a tenso de juno
base-emissor do transistor.
Q
Rin
RL
Vo(t)
Vin(t)
CL

Fig. 7.9: Implementao do detector de mdia de envoltria.
interessante observar que, no exemplo, utilizamos um filtro passa-baixas de primeira ordem, com
atenuao de 20dB por dcada na faixa de rejeio. Entretanto, podemos usar um filtro de ordem mais
alta, com atenuao elevada e frequncias de corte e rejeio muito prximas, permitindo que a
frequncia mxima da envoltria e
m
seja prxima da portadora e
0
, conforme ilustra a Fig. 7.10. O
mesmo no pode ser feito com detector de pico de envoltria.

Fig. 7.10: Demodulador com filtro passa-baixas de ordem alta.
7.3 Detector Sncrono
Os detectores sncronos so usados para demodular sinais AM sem portadora. O diagrama de
blocos de um detector sncrono est representado na Fig. 7.11.
R
Vc(t)
Vo(t)
Multiplicador
Analgico
C
V1(t)
Vin(t)

Fig. 7.11: Diagrama de blocos do detector sncrono.
Neste tipo de demodulador, ( )
C
v t um oscilador com frequncia idntica portadora e com a
mesma fase. Desta forma temos que
101
( ) ( ) ( )
0
cos
in
v t Af t t e =
e
( ) ( )
0
cos
C C
v t A t e =
A multiplicao de ( )
in
v t por ( )
C
v t realizada por uma clula de Gilbert, onde obtemos
( )
( ) ( ) ( )
0
1
cos 2
2 2
C C
AA f t AA f t t
v t
e
= + (7.13)
Dimensionando a frequncia de corte do filtro passa-baixas RC, muito menor que e
0
, somente o
termo ( ) 2
C
AA f t de ( )
1
v t selecionado, e temos ento que
( )
( )
2
C
o
AA f t
v t = (7.14)
Este tipo de demodulador necessita de um mecanismo de sincronismo de frequncia e fase do
oscilador com a portadora. Normalmente, em determinados intervalos de tempo, enviada uma
amostra da portadora para sincronizar o oscilador.
Um exemplo onde este processo ocorre, na transmisso do sinal de cor de TV, que modulado
em AM SC. Durante o pulso de apagamento horizontal enviada uma amostra da portadora de cor
(burst), que serve para sincronizar o oscilador a cristal de 3.56MHz.
102
Captulo 8

Modulao de Frequncia e Fase
Nos moduladores AM, a informao transmitida atravs de alteraes na amplitude da portadora.
Qualquer perturbao no meio de propagao do sinal pode provocar atenuaes na portadora, que so
interpretadas como modulao indesejvel, ou seja, interferncia. Entretanto, se a informao for
transmitida pelas variaes de fase da portadora, as oscilaes de amplitude so irrelevantes.
As modulaes de frequncia (FM) e fase (PM) so basicamente o mesmo processo, consistindo
simplesmente em alterar a fase de uma portadora, segundo um sinal modulador.
8.1 Modulao de Fase (PM)
O sinal modulado em fase possui a forma geral da equao 8.1.
( ) ( ) ( )
0
cos
C
y t A t t e | = + (8.1)
O ngulo instantneo dado por
( ) ( )
0
t t t u e | = +
sendo ( ) t | diretamente dependente do sinal modulador ( ) f t , ou seja,
( ) ( ) t f t | | = A
onde | A o mximo desvio de fase, e est limitado por
0 | t s A s
O sinal modulador ( ) f t deve ser limitado em ( ) 1 f t s . Isto garante um desvio de fase entre t
e t . Desvios de fase maiores que t devem ser evitados, pois o ngulo t o + equivalente a t o + ,
e t o equivale a t o . Isto gera uma ambiguidade na modulao, e no podemos ter excesso de
modulao de fase, pois a informao se perde.
Portanto, o sinal modulado em fase linear tem a forma
( ) ( ) ( )
0
cos 0
C
y t A t f t e | | t = + A s A s
8.2 Modulao de Frequncia (FM)
O sinal modulado em frequncia possui a forma geral da equao 8.2.
( ) ( ) ( ) ( ) ( )
0
cos cos
C C
y t A t A t t u e | = = + (8.2)
Observe que as equaes 8.1 e 8.2 so idnticas, e a diferena entre as modulaes PM e FM est
no ngulo ( ) t | .
103
Sabemos que a frequncia a derivada da fase no tempo, e aplicando este conceito equao 8.2,
temos que a frequncia de ( ) y t dada por
( )
( ) ( )
0
d t d t
t
dt dt
u |
e e = = + (8.3)
Verificamos que ( ) t e possui um termo constante, que a frequncia da portadora, e outro
dependente do tempo, que a modulao. Podemos interpretar ( ) d t dt | como sendo a variao de
frequncia em torno da portadora. Assumindo que a modulao FM linear, devemos ter

( )
( )
d t
f t
dt
|
e = A (8.4)
onde ( ) f t o sinal modulador e Ae o desvio de frequncia. Da mesma forma que na modulao AM,
devemos ter ( ) 0 f t = e ( ) 1 f t s .
( ) ( )
0
t f t e e e = + A (8.5)
Integrando ( ) t e no tempo, temos o ngulo ( ) t u de ( ) y t , ou seja,
( ) ( )
0
t
t t f d u e e t t = + A
}
(8.6)
Para determinao das caractersticas da modulao FM, consideremos ( ) ( ) cos
m
f t t e = , e
aplicando esta condio equao 8.6, temos
( ) ( ) ( )
0 0
sin sin
m m
m
t t t t t
e
u e e e | e
e
A
= + = + (8.7)
onde a constante
m
| e e = A o ndice de modulao.
( ) ( ) ( )
0
cos sin
C m
y t A t t e | e = +
ou de forma equivalente
( ) ( ) ( ) ( ) ( ) ( ) ( )
0 0
cos cos sin sin sin sin
C m m
y t A t t t t e | e e | e ( =

(8.8)
Podemos representar as funes ( ) ( )
cos sin
m
t | e e ( ) ( )
sin sin
m
t | e pelas suas sries de Fourier
como
( ) ( ) ( ) ( ) ( )
0 2
1
cos sin 2 cos 2
m n m
n
t J J n t | e | | e
=
= + (

(8.9)
e
( ) ( ) ( ) ( ) ( )
2 1
0
sin sin 2 sin 2 1
m n m
n
t J n t | e | e
+
=
( = +

(8.10)
onde ( )
n
J | so as funes de Bessel de primeira classe e ordem n. Graficamente, estas funes tem a
forma da Fig. 8.1.
104

Fig. 8.1: Funes de Bessel.
( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( )
0 0 2 0 2 1 0
1 0
cos 2 cos 2 cos 2 sin 2 1 sin
C n m n m
n n
y t A J t J n t t J n t t | e | e e | e e

+
= =
(
( = + + (
(

Lembrando que
( ) ( )
( ) ( ) cos cos
cos cos
2
a b a b
a b
+ +
=
e
( ) ( )
( ) ( ) sin sin
cos sin
2
a b a b
a b
+
=
podemos representar ( ) y t na forma da equao 8.11.

( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( )
( ) ( ) ( ) ( ) ( ) ( ) ( ) ( )
0 0 2 0 0
1
2 1 0 0
0
cos cos 2 cos 2
cos 2 1 cos 2 1
C C n m m
n
C n m m
n
y t A J t A J n t n t
A J n t n t
| e | e e e e
| e e e e
+
=
(
= + + +

(
+ + +

(8.11)
Atravs da equao 8.11, verificamos facilmente que o espectro de frequncias, positivas, de ( ) y t
formado por um conjunto infinito de raias, espaadas de e
m
, simetricamente em torno de e
0
, e com
amplitude proporcional funes de Bessel, conforme a Fig. 8.2.

Fig. 8.2: Espectro de frequncias positivas de ( ) y t .
Se definirmos a largura de banda do sinal FM como sendo a faixa que engloba todas as raias com
mdulo maior que 1% da portadora, ( ) ( )
0
0.01
n
J J | | > , veremos que esta normalmente maior
105
que a do sinal AM. Entretanto, quando 1 | , temos a largura de banda do sinal FM praticamente
igual a do AM.
Muitas frmulas empricas foram desenvolvidas para determinao da largura de banda necessria
de um modulador FM. Definindo a razo de desvio
D
W
e A
= (8.12)
onde W a mxima frequncia do sinal modulador ( ) f t . Empiricamente, determinamos que o sinal
FM possui a largura de banda B
T
dada por

( ) 2 2 ; 2
2 ; 1
T
D W D
B
W D
+ >

(8.13)
Como exemplo, considere uma estao transmissora de FM, cujo modulador possui
3
471.24 10 rd s e A = (75kHz) e sinal modulador com
3
94.25 10 W rd s = (15kHz). A razo de
desvio calculada pela equao 8.12 5 D = , e consequentemente, pela equao 8.13, a largura de
banda necessria para a transmisso
6
1.32 10
T
B rd s = (210kHz).
Os moduladores de FM so essencialmente osciladores com frequncia controlada por tenso
(VCO), neste caso, um sinal modulador ( )
in
v t . Portanto, podemos definir o parmetro k
o
, que
relaciona a variao de frequncia do oscilador com a variao da tenso ( )
in
v t , ou seja,
o
k V e = A A . Podemos observar na Fig. 8.2, que a amplitude da portadora que proporcional a
( )
0
J | , e conforme o grfico da Fig. 8.1, verificamos que ( )
0
J | zero para infinitos valores de |,
sendo que o primeiro zero ocorre em 2.4 | ~ . Neste momento temos o primeiro apagamento da
portadora. Medindo o primeiro apagamento de portadora com um analisador de espectro, para um
sinal modulador ( ) ( ) cos
in m m
v t V t e = conhecido, podemos determinar a constante k
o
do modulador
FM utilizando a equao 8.6, ou seja,
2.4 2.4
o m m
o
m m m
k V
k
V
e e
|
e e
A
= = = = (8.14)
Este procedimento muito til na calibrao de moduladores de FM.
8.2.1 Modulador de Armstrong
Conforme vimos anteriormente, o sinal modulado em FM pode ser expresso por
( ) ( )
0
cos
C
t
y t A t f d e e t t
| |
= + A
|
\ .
}

( ) ( ) ( ) ( ) ( )
0 0
cos cos sin sin
C
t t
y t A t f d t f d e e t t e e t t
( | | | |
= A A
( | |
( \ . \ .
} }
(8.15)
Se escolhermos Ae de forma que ( ) 1
t
f d e t t A
}
, podemos aproximar a equao 8.15 por
( ) ( ) ( ) ( )
0 0
cos sin
C C
t
y t A t A f d t e e t t e
| |
= A
|
\ .
}
(8.16)
A equao 8.16 pode ser facilmente implementada pelo diagrama de blocos da Fig. 8.3, onde
( )
in
v t um oscilador senoidal ( ( ) ( )
0
cos e =
in C
v t A t ), e a rede de defasamento de 90

implementada com circuito LC. Esta estrutura conhecida como modulador de Armstrong.
106

Fig. 8.3: Modulador de Armstrong.
8.2.2 Modulador com VCO (Voltage-Controlled-Oscillator)
O modulador de Armstrong possui desvio de frequncia muito baixo, no atendendo s
especificaes para transmisso de FM comercial. Para obtermos desvios mais altos, usamos
osciladores controlados por tenso (VCO). Este tipo de modulador baseia-se na variao controlada do
valor de um componente do circuito, que afete diretamente a frequncia de oscilao.
O circuito da Fig. 8.4 um oscilador Colpitts, onde um dos capacitores de sintonia o diodo
varactor. Este tipo de diodo possui capacitncia de transio alta e varivel com a tenso reversa,
conforme a equao 8.17. C
0
uma constante do dispositivo, V
R
a tenso reversa, e V
T
a tenso de
juno do diodo.

0
1
=
+
T
R
T
C
C
V
V
(8.17)
Vin(t)
A
Re
Cb
D
RL
Rb2
L2
Rb1
Cv
L1
Q
C3
C4
Vcc
C1
Vo(t)
R3
C2
R1
R2

Fig. 8.4: Modulador FM com VCO.
A frequncia de oscilao do circuito dada por

( )
( )
0
1 2 ' 4
1
1 2 ' 4
1
b e T
V
b e T
C C C C C
L C
C C C C C
e =
| | +
+ +
|
|
+ + +
\ .
(8.18)
A tenso de polarizao do diodo varactor determinada pelo divisor resistivo formado por R
2
e R
3
,
e dada por
107

3
2 3
=
+
Rq CC
R
V V
R R

Como C
T
varia com a tenso de polarizao, ou seja, ( )
T T R
C C V , e ( ) = +
R Rq in
V V v t , temos que
a variao de frequncia do oscilador

0
0
e
e A = A
R
R
d
V
dV
(8.19)
Substituindo a equao 8.18 em 8.19, e calculando a derivada, temos

( )
3
1 3
2
2
2 2
0 4 1
0 2
4
1
2
Rq
eq
T
R
Tq T
V
C C L C
V
V
C C V
e
| |
+
|
\ .
A = A
+
(8.20)
onde

( )
( )
4 1 2 '
1 2 ' 4
Tq b e
eq V
b e Tq
C C C C C
C C
C C C C C
+
= + +
+ + +

Da equao 8.20 podemos concluir que a curva
0
e
R
V possui coeficiente angular positivo,
conforme a Fig. 8.5.

Fig. 8.5: Curva de
0
e
R
V .
Assumindo que ( )
in Rq
v t V , podemos considerar ( ) A =
R in
V v t , e finalmente

( )
( )
3
1 3
2
2
2 2
0 4 1
0 2
4
1
2
Rq
eq
T
in
Tq T
V
C C L C
V
v t
C C V
e
| |
+
|
\ .
A =
+
(8.21)
Para estabelecer uma equivalncia com a equao 8.5, podemos considerar ( ) ( ) =
in m
v t V f t na
equao 8.21, e obtermos
( )
( )
( ) ( ) ( )
3
1 3
2
2
2 2
0 4 1
0 0 2
4
1
2
Rq
m eq
T
Tq T
V
V C C L C
V
t f t t f t
C C V
e e e e e
| |
+
|
\ .
= + = + A
+
(8.22)
O capacitor varivel C
V
usado para ajustar a frequncia de oscilao. possvel realizar este
ajuste atravs da tenso de polarizao do varactor. Entretanto, recomendvel que o varactor esteja
polarizado em um ponto que permita grande excurso de sinal.
O dimensionamento de C
1
, C
2
e C
b
segue as mesmas consideraes feitas na seo 5.1.1 para o
oscilador Colpitts.
108
O capacitor C
4
serve para desacoplar o diodo varactor da fonte de alimentao, e tambm atua
como divisor capacitivo, reduzindo a amplitude do sinal de RF aplicado ao diodo, para minimizar a
distoro harmnica. Seu valor , na prtica, escolhido prximo de 3
Tq
C .
O resistor R
1
tem a funo de desacoplar o varactor da fonte de sinal modulador, na frequncia de
oscilao. O clculo de C
3
e R
1
deve levar em considerao as frequncias mnima e
min
e mxima e
m

de ( )
in
v t . A relao entre a tenso do n A e a entrada ( )
in
v t , pode ser obtida do circuito da Fig.
8.6a, e expressa aproximadamente pela funo de transferncia 8.23, cujo grfico encontra-se na Fig.
8.6b.
( )
( )
( )
( ) ( ) ( )
3 2 3
3 2 3 4 1
//
// 1 1
= =
+ + +
A
in
Tq
V s sC R R
H s
V s
sC R R s C C R
(8.23)
As frequncias de corte inferior e
I
e superior e
S
devem ser escolhidas tal que ( ) 1 e ~ H j no
intervalo e e e s s
min m
. Esta condio estabelece que e e <
I min
e e e >
S m
.
Analisando a equao 8.23, conclumos que

3 2 3
1
//
e =
I
C R R

e

( )
4 1
1
e =
+
S
Tq
C C R

R2 R3
R1
D C4
Vin(s)
VA(s)
C3

(a)

(b)
Fig. 8.6: Circuito equivalente para determinao de C
3
e R
1
.
8.2.3 Modulador de FM com Frequncia Estabilizada por Cristal
O modulador FM com VCO possui a frequncia controlada por elementos sensveis a fatores
externos ao circuito. Por isso, a frequncia de oscilao no precisa e nem estvel. Uma soluo para
este problema o uso de osciladores a cristal. Como no podemos variar a frequncia destes
osciladores, devido elevada estabilidade, no prtico construir VCOs com cristal.
Podemos implementar um modulador de FM atravs de um modulador de fase, bastando para isto,
integrar o sinal modulador, conforme a equao 8.24. Neste caso, o desvio de frequncia corresponde
a A|.
( ) ( )
( )
( ) ( )
1 1
u
u e | t t e e | = + A = = + A
}
t
d t
t t f d t f t
dt
(8.24)
Entretanto, o desvio de frequncia obtido pequeno, tornando necessrio aumentar seu valor. Isto
feito atravs de um gerador de harmnicos, que simplesmente um circuito com relao de
transferncia no linear, e um filtro sintonizado no harmnico de ordem N. O diagrama da Fig. 8.7
exemplifica o processo. O sinal ( )
1
v t est modulado em fase e tem a forma
( ) ( )
1 1 1
cos e | t t
| |
= + A
|
\ .
}
t
v t V t f d (8.25)
109
Gerador
de
Harmnico
RL
V1(t)
de
Vin(t)
Fase
Modulador
a
Oscilador
Cristal
Vo(t)
Filtro
Harmnico N
Sintonizado no
Integrador

Fig. 8.7: Diagrama de blocos do modulador FM com cristal.
O circuito no linear, gerador de harmnico, produz um harmnico de ordem N, que selecionado
pelo filtro sintonizado na frequncia
1
e N , e disponibilizado para a carga R
L
. O sinal de sada ( )
0
v t
tem a forma
( ) ( ) ( ) ( )
0 0 1 0 0 0
cos cos e | t t e | t t
| | | |
= + A = + A
| |
\ . \ .
} }
t t
v t V N t N f d v t V t N f d (8.26)
Comparando a equao 8.26 com 8.25, verificamos que o desvio de frequncia est multiplicado
por N. Na prtica, constatamos que este tipo de implementao necessita de um fator de multiplicao
15 = N . Portanto, se desejamos uma frequncia de portadora e
0
, devemos dimensionar um oscilador a
cristal em
0
15 e .
O circuito da Fig. 8.8 uma implementao prtica deste modulador. O oscilador a cristal possui,
como carga, o modulador de fase, que simplesmente um circuito RLC paralelo, sintonizado em e
0
,
mais um diodo varactor que modifica a sintonia, e altera a fase. O sinal gerado no modulador de fase
aplicado a um amplificador sintonizado em e
1
, que aumenta a amplitude. O sinal ento aplicado,
atravs dos indutores acoplados L
2
-L
3
, ao amplificador em classe C, formado por Q
5
, que gera
harmnicos e sintoniza a frequncia
1
5e . Novamente, o sinal aplicado, atravs dos indutores
acoplados L
4
-L
5
, a um segundo amplificador em classe C, formado por Q
4
, que tambm gera
harmnicos e sintoniza a frequncia desejada
1
15e .
O mecanismo de modulao de fase pode ser melhor entendido pela Fig. 8.9. Verificamos que
exatamente na frequncia de sintonia e
1
, a fase de ( )
1
e V j zero. Sendo e
1
fixa, ao modificarmos a
capacitncia do varactor, a frequncia de sintonia muda de posio, e a fase de ( )
1
e V j tambm
modifica. A tenso de polarizao e o sinal de controle do varactor, so fornecidos pelo circuito
integrador implementado com amplificador operacional.
Os clculos envolvidos no dimensionamento dos componentes so derivados das anlises feitas
para circuitos sintonizados, amplificadores em classe C e osciladores a cristal.
110

Fig. 8.8: Circuito para implementao do modulador FM com cristal.
V
D
C3
C4
L1
I

Fig. 8.9: Circuito modulador de fase.
8.3 Demodulao de FM
A demodulao FM consiste em transformar as variaes de frequncia de um sinal, em variaes
de amplitude. Dado o sinal modulado em frequncia
( ) ( )
0
cos
C
t
y t A t f d e e t t
| |
= + A
|
\ .
}

se aplicarmos a derivada, obtemos
111

( )
( ) ( ) ( )
0 0
sin
C
t
dy t
A f t t f d
dt
e e e e t t
| |
= + A + A
|
\ .
}
(8.27)
Verificamos na equao 8.27 que ( ) dy t dt essencialmente um sinal modulado em amplitude,
com portadora em torno de e
0
. Podemos realizar a demodulao FM, simplesmente demodulando este
sinal AM. Entretanto, a implementao de circuitos diferenciadores perfeitos no possvel.
Nos itens seguintes, sero apresentadas algumas implementaes usadas para realizao,
aproximada, de diferenciadores.
8.3.1 Demodulador no Domnio da Frequncia
Este procedimento emprega um circuito sintonizado para a demodulao. A Fig. 8.10 representa o
grfico de resposta em frequncia de um amplificador sintonizado na frequncia e
1
. Podemos verificar
que na frequncia e
0
, fora da sintonia, o ganho fortemente dependente da frequncia. Quando um
sinal modulado em FM, com portadora em e
0
, aplicado ao circuito, a amplitude da sada muda
proporcionalmente variao de frequncia. Esta modulao na amplitude do sinal de sada pode ser
demodulada por um detector de pico de envoltria.

Fig. 8.10: demodulao de FM no domnio da frequncia.
O circuito da Fig. 8.11 uma implementao prtica desta tcnica de demodulao. A frequncia
de ressonncia e
1
, do amplificador sintonizado, deve ser escolhida de forma que a portadora e
0
esteja
na regio mais linear possvel de ( ) e H j . Evidentemente, a amplitude de ( )
o
v t depender do ganho
( )
1
e H j e da inclinao de ( ) e H j em torno de e
0
.
Este tipo de demodulador de fcil implementao, mas no empregado em sistemas de alta
qualidade, devido s distores produzidas pela no linearidade da curva ( ) e H j .
112
L2
R2
D
Ce
CL
L1
Cb
RL
R1
Vo(t)
C
Re
Q Vin(t)

Fig. 8.11: circuito demodulador de FM no domnio da frequncia.
8.3.2 Demodulador com Detector de Quadratura
Este tipo de demodulador muito empregado nos circuitos integrados, devido sua simplicidade e
a facilidade de implementao de multiplicadores analgicos de quatro quadrantes. O princpio de
funcionamento baseia-se no fato de que possvel aproximar uma deriva por uma diferena, ou seja,
( )
( ) ( ) ( ) ( )
0
lim
x
f x f x x f x f x x
f x
x x
A
A A
' = ~
A A
(8.28)
quando Ax pequeno. Desta forma, temos
( ) ( ) ( ) f x f x x f x x ' A ~ A (8.29)
Antes de analisarmos o demodulador, consideremos o circuito da Fig. 8.12.
Vin
Cs
Vo
R
L
Cp

Fig. 8.12: Circuito atrasador.
A funo de transferncia ( ) ( ) ( )
o in
H s V s V s = dada por
( )
( )
( )
2
2 2 0
0
S
S P o
in
C
s
C C V s
H s
V s
s s
Q
e
e
| |
|
+
\ .
= =
+ +
(8.30)
onde

( )
0
1
P S
L C C
e =
+

e
( )
0 P S
Q R C C e = +
Fazendo s je = na equao 8.30, temos
113
( )
( )
2
2 2 0
0
S
S P
C
C C
H j
j
Q
e
e
e
e e e
| |
|
+
\ .
=
+
(8.31)
A fase de ( ) H je dada por
( )
( )
1 0
2 2
0
tan H j
Q
e e
e t
e e
| |
| =
|
\ .
(8.32)
Vista no grfico da Fig. 8.13, verificamos que ( ) 2 H je t = em
0
e e = e possui derivada
negativa em e.

Fig. 8.13: Grfico de fase do atrasador.
Se considerarmos a regio prxima de e
0
, podemos aproximar ( ) H je por uma srie de Taylor
com os termos de ordem zero e um. Desta forma, temos
( ) ( )
0
0 0
2 2
2
2 2
Q Q
H j Q
t t
e e e e
e e
= = + (8.33)
A variao de e, em torno de e
0
, onde a equao 8.33 gera erros pequenos, depende do Q. Quanto
menor o Q, maior a variao admissvel para e.
Assumindo que, na faixa de frequncias correspondente a largura de banda de ( )
in
v t ,
( ) ( )
0
H j H j e e ~ , podemos fazer a aproximao
( ) ( ) ( ) ( ) ( )
0 0
2 2
2 2
2 2
0 0
t t
e e
e e
e e e e e
| | | |
+ +
| |
\ . \ .
= =
Q Q
j j j Q j Q
o in
H j H j e e V j H j e e V j (8.34)
que significa a introduo da fase ( ) 2 2Q t + e o atraso no tempo de
0
2Q e .
Considerando ( ) ( ) ( )
0
cos
in C
v t A t t e | = + , onde ( ) ( )
t
t f d | e t t = A
}
, e sabendo que
( ) ( )
0 S S P
H j QC C C e = + , temos que
( )
0
0 0
2 2
cos 2
2
t
e |
e e
| | | | | |
= + + +
| | |
|
+
\ . \ . \ .
C S
o
S P
A QC Q Q
v t t Q t
C C

ou de forma melhor
( )
0
0
2
sin
C S
o
S P
A QC Q
v t t t
C C
e |
e
| | | |
= +
| |
|
+
\ . \ .
(8.35)
Podemos chamar
0
2 t Q e A = , e reescrever a equao 8.35 como
114
( ) ( ) ( )
0
sin
C S
o
S P
A QC
v t t t t
C C
e | = + A
+
(8.36)
A demodulao realizada pela multiplicao ( ) ( )
o in
v t v t , onde obtemos
( ) ( ) ( ) ( ) ( )
2
0 0
sin cos
C S
dem
S P
A QC
v t t t t t t
C C
e | e | = + A +
+
(8.37)
Aplicando a identidade trigonomtrica ( ) ( ) ( ) ( ) ( )
sin cos sin sin 2 a b a b a b = + + equao 8.37,
temos
( )
( )
( ) ( ) ( )
( )
( ) ( ) ( )
2 2
0
sin sin 2
2 2
C S C S
dem
S P S P
A QC A QC
v t t t t t t t t
C C C C
| | e | | = A + A +
+ +
(8.38)
Aplicando ( )
dem
v t por um filtro passa-baixas, com frequncia de corte bem abaixo de 2e
0
, e
utilizando a equao 8.29 para aproximar ( ) ( ) ( ) t t t t t | | |' A = A , temos
( )
( )
( ) ( )
( )
( ) ( )
2 2
sin sin
2 2
C S C S
dem
S P S P
A QC A QC
v t t t t f t
C C C C
| e ' = A = A A
+ +

ou de forma melhor
( )
( )
( )
2
0
2
sin
2
C S
dem
S P
A QC Q
v t f t
C C
e
e
| | A
=
|
+
\ .
(8.39)
Se
0
2 1 Q e e A , o que normalmente verdade, temos finalmente que
( )
( )
( )
2 2
0
C S
dem
S P
A Q C
v t f t
C C
e
e
A
=
+
(8.40)
O circuito da Fig. 8.14 implementa o demodulador. Os valores de R
1
e C
1
devem ser dimensionados
para que a frequncia de corte do filtro passa-baixas seja bem menor que 2e
0
e maior que a mxima
frequncia de ( ) f t , ou seja,

0
1 1
1
2
m
RC
e e < (8.41)
Cs
Gilbert L
Clula
R
Vin(t)
Vdem(t)
de
C1
R1
Cp

Fig. 8.14: Circuito demodulador de FM com deteco de quadratura.
Como exemplo, considere um sinal de FM em
6
0
67.23 10 rd s e = (10.7MHz) e
3
471.24 10 rd s e A = (75kHz). A largura de banda deste sinal est na faixa de
6
1.25 10 rd s
(200kHz). Devemos dimensionar o Q, para atender s condies

0
2
1 71.3
Q
Q
e
e
A

e
115
( ) ( )
0
0
53.5
Largura de Banda
H j H j Q Q
e
e e ~ < <
Podemos escolher 20 Q = e fazer

1
S
S P
C
C C Q
=
+

Aplicando estes resultados equao 8.40, obtemos
( ) ( )
2
0.14
dem C
v t A f t =
Por inspeo, verificamos que
0
2 0.28 1 Q e e A = , satisfaz a aproximao de primeira ordem de
( )
1
tan x
.
8.4 Interferncia no Sinal de FM
Considere dois sinais ( )
C
v t e ( )
in
v t sendo recebidos por um receptor de fase ou frequncia, onde
( ) ( )
0
cos e =
C C
v t A t o sinal desejado e sem modulao, e ( ) ( ) ( )
0
cos
i i i i
v t A t e e | = + + o sinal de
interferncia, com frequncia ligeiramente diferente do sinal desejado. Portanto, o sinal total recebido

( ) ( ) ( ) ( )
0 0
cos cos
C i i i
v t A t A t e e e | = + + + (8.42)
Atravs de manipulaes algbricas, podemos reescrever a equao 8.42 como
( ) ( ) ( ) ( )
0
cos e | = +
V V
v t A t t t (8.43)
onde
( ) ( ) ( )
2
1 2 cos u = + +
V C i
A t A t
( )
( ) ( )
( ) ( )
1
sin
tan
1 cos
u
|
u
| |
= |
|
+
\ .
i
V
i
t
t
t

=
i
C
A
A

( ) u e | = +
i i i
t t
Se a interferncia for pequena, 1 , podemos considerar
( ) ( ) ( )
1 cos e | ~ + +
V C i i
A t A t (8.44)
e
( ) ( ) sin | e | ~ +
V i i
t t (8.45)
Das equaes 8.43, 8.44 e 8.45, observamos que a portadora modulada em fase e amplitude, pelo
sinal de interferncia. A modulao em amplitude pode ser eliminada por um limitador de amplitude.
Entretanto, a demodulao de fase ou frequncia contaminada pela interferncia.
Conforme apresentado na Fig. 8.15, vemos que a amplitude da interferncia constante com a
frequncia, e com valor , na demodulao de fase. Entretanto, na demodulao em frequncia, devido
diferenciao, a amplitude da interferncia cresce proporcionalmente com a frequncia, e com valor
e
i
.
116

Fig. 8.15: Interferncia na modulao PM e FM.
8.4.1 Circuito de Pr-nfase
No demodulador de fase, a relao sinal-rudo se mantm constante com a frequncia e
i
, mas no
demodulador FM ela se deteriora com o aumento de e
i
. A soluo para este problema consiste em dar
nfase na amplitude do sinal modulador, nas frequncias altas. Isto feito por um circuito RC de
primeira ordem chamado pr-nfase. A Fig. 8.16a e b apresenta o circuito de pr-nfase e a resposta
em frequncia respectivamente. A funo de transferncia dada por

( )
( )
2
1 2
1
1
t
t
+
=
+ +
o Z
in P
V s R s
V s R R s
(8.46)
onde

1
1
t
e
= =
Z
Z
RC
e

1 2
1 2
1
t
e
= =
+
P
P
R R C
R R

Normalmente, adotamos como padro 75 t =
Z
s , e e
P
deve ser escolhida acima da frequncia
limite do sinal modulador.
Vo(t)
C
Vin(t)
R2
R1

(a)

(b)
Fig. 8.16: Pr-nfase: a) circuito; b) resposta em frequncia.
8.4.2 Circuito de De-nfase
Para que a demodulao FM seja correta, necessrio restaurar a forma original do sinal, aplicando
a funo inversa pr-nfase. Isto feito pelo circuito de de-nfase, mostrado na Fig. 8.17a, que
usado na sada do demodulador FM. A funo de transferncia dada por

( )
( )
1
1 t
=
+
o
in P
V s
V s s
(8.47)
onde
117

1
t
e
= =
P
P
RC
Conforme podemos observar na Fig. 8.17b, a frequncia do plo e
P
, deve ser igual a e
Z
no circuito
de pr-nfase. Portanto, devemos fazer 75 t =
P
s . importante observar que, ao atenuarmos o sinal
nas frequncias altas, atenuamos tambm a interferncia, mantendo a relao sinal-rudo constante.

Vin(t)
R
C
Vo(t)

(a)

(b)
Fig. 8.17: De-nfase: a) circuito; b) resposta em frequncia.
118
Captulo 9

Fontes Chaveadas
As fontes de tenso convencionais baseiam-se na retificao do sinal AC da rede eltrica, com
subsequente filtragem por capacitor.
Considere o retificador de onda completa, com filtro capacitivo, da Fig. 9.1. A tenso de ripple na
carga R
L
dada por

2
=
pico
r
L
V
V
fCR

VAC
C
RL

Fig. 9.1: Retificador de onda completa com filtro capacitivo.
Como a frequncia f da rede eltrica 60Hz, para circuitos de potncia (R
L
baixo), com V
r
pequeno,
temos capacitores de filtragem muito grandes, na ordem de mF. Isto aumenta o tamanho da fonte e
consequentemente o custo. Outro aspecto importante o tamanho do transformador. Para manter a
corrente de magnetizao pequena, os transformadores so muito grandes, quando usamos frequncias
baixas. Isto tambm contribui para o aumento do custo da fonte. desejvel tambm, nos circuitos
modernos, que as fontes de alimentao no ocupem muito espao e sejam leves.
Se usarmos frequncias mais elevadas, teremos uma reduo proporcional no tamanho do capacitor
e do transformador. As fontes chaveadas exploram esta propriedade.
9.1 Conversor Boost
O conversor Boost uma fonte chaveada, normalmente usada para elevar tenso, e o circuito
bsico encontra-se na Fig. 9.2. Neste tipo de conversor, como tambm nos outros que sero
apresentados, usaremos uma fonte de alimentao V
CC
, implementada com retificador e filtro
capacitivo, que ser analisada parte, e uma fonte de corrente I
S
, que representa uma carga varivel
com consumo mdio de corrente I
S
. A fonte de tenso e a carga podem variar dentro dos intervalos
s s
CCMIN CC CCMAX
V V V e s s
SMIN S SMAX
I I I .
119
D
Q
I
Vcc
Vs
Vp
L
Rb
Cs
Is

Fig. 9.2: Conversor Boost.
O transistor Q atua como chave, que liga e desliga sob o comando do sinal de controle V
P
, cujo
perodo vale T. Duas regies de operao so possveis neste conversor; o modo contnuo e o
descontnuo. No modo contnuo, sempre existe corrente circulando pelo indutor. No modo
descontnuo, em determinados intervalos de tempo, a corrente que circula no indutor zero.
Considerando o modo de operao contnuo em regime permanente, a Fig. 9.3 representa o
diagrama de chaveamento. Vamos assumir que a fonte V
P
e o resistor R
b
esto dimensionados para
garantir o corte e a saturao do transistor. No intervalo oT, em que o transistor est conduzindo, o
indutor se carrega at a corrente I
MAX
. Quando o transistor cortado, o indutor se descarrega, atravs
do diodo, at a corrente I
MIN
. Desta forma, uma certa quantidade de energia transferida carga I
S
, e o
capacitor atua como filtro.
Consideremos que a tenso de conduo (saturao) da chave (transistor) seja V
T
, a tenso de
conduo do diodo seja V
d
, e que o ripple na carga seja pequeno, ou seja, V
S
seja aproximadamente
constante. Durante o carregamento, a variao de corrente no indutor
A =
MAX MIN
I I - I (9.1)
e a diferena de potencial que est submetido
A =
CC T
V V V (9.2)
Lembrando que a relao entre a tenso e corrente no indutor = V LdI dt , e na Fig. 9.3 equivale
a

A
A =
A
I
V L
T
(9.3)
substituindo as equaes 9.1 e 9.2 em 9.3, temos

( )
o
=
MAX MIN
CC T
I - I
V V L
T
(9.4)
120

Fig. 9.3: Diagrama de chaveamento do conversor Boost.
O indutor se descarrega no intervalo de tempo ( ) 1 o T , com variao de corrente igual a
( ) A =
MAX MIN
I I I , e submetido a diferena de potencial A =
CC d S
V V V V . Portanto, temos no
descarregamento que

( )
( ) 1 o
MAX MIN
CC d S
I - I
V V V L
T
(9.5)
Das equaes 9.4 e 9.5, temos que a tenso de sada do conversor Boost no modo contnuo dada
por

1 1
o
o o
=

CC T
S d
V V
V V (9.6)
e a variao de corrente no indutor

( )o
=
CC T
MAX MIN
V V T
I - I
L
(9.7)
A operao em modo descontnuo caracterizada pela corrente 0 =
MIN
I . Isto significa que o
indutor se descarrega em um intervalo de tempo
1
o T menor que ( ) 1 o T , conforme exemplificado
na Fig. 9.4. Neste caso, as equaes 9.4 e 9.5 podem ser reescritas como

o
=
MAX
CC T
I
V V L
T
(9.8)
e

1
o
=
MAX
CC d S
I
V V V L
T
(9.9)
Das equaes 9.8 e 9.9, temos que a tenso de sada do conversor Boost no modo descontnuo
dada por

1 1
1
o o
o o
| |
= +
|
\ .
S CC T d
V V V V (9.10)
121
e a corrente mxima no indutor

( )o
=
CC T
MAX
V V T
I
L
(9.11)

Fig. 9.4: Operao do conversor Boost no modo descontnuo.
A fronteira entre os dois modos de operao determinada pelas condies ( )
1
1 o o = e 0 =
MIN
I .
Sabendo que a corrente mdia de consumo da carga I
S
tem que ser a mesma do indutor no intervalo o
1
,
pelo grfico da Fig. 9.3, podemos calcular I
S
por

( )( ) 1
2
o
=
MAX MIN
S
I I
I (9.12)
Solucionando o sistema formado pelas equaes 9.6, 9.7 e 9.12, temos
o
+
=
+
S CC d
S T d
V V V
V V V
(9.13)
e

( )( )
( )
2
2
2
+
=
+
S CC d CC T
S S T d
V V V V V T
L
I V V V
(9.14)
Para garantirmos a operao em modo contnuo, devemos ter 0 >
MIN
I . Esta condio sempre
satisfeita se o conversor operar na fronteira, quando =
CC CCMAX
V V e =
S SMIN
I I . Qualquer reduo de
V
CC
ou aumento de I
SMIN
, coloca o conversor obrigatoriamente no modo contnuo. Aplicando estas
condies s equaes 9.13 e 9.14, temos

( )( )
( )
2
2
2
+
=
+
S CCMAX d CCMAX T
Contnuo
SMIN S T d
V V V V V T
L
I V V V
(9.15)
Evidentemente, as variaes de V
CC
e I
S
provocam alteraes em V
S
. Para manter a tenso de sada
constante, necessrio controlar o parmetro o. O menor o admissvel no circuito
o
+
=
+
S CCMAX d
MIN
S T d
V V V
V V V
(9.16)
Podemos calcular o maior valor de o necessrio, aplicando a condio =
CC CCMIN
V V equao
9.13. Temos ento que
o
+
=
+
S CCMIN d
MAX
S T d
V V V
V V V
(9.17)
De forma anloga, para garantirmos a operao em modo descontnuo, basta dimensionar o circuito
para operar na fronteira quando =
CC CCMIN
V V e =
S SMAX
I I . Qualquer aumento de V
CC
ou reduo de I
S

obriga o conversor a operar no modo descontnuo.
122

( )( )
( )
2
2
2
+
=
+
S CCMIN d CCMIN T
Descontnuo
SMAX S T d
V V V V V T
L
I V V V
(9.18)
Tambm necessrio controlar o parmetro o, para manter a tenso de sada constante. O maior o
admissvel neste circuito
o
+
=
+
S CCMIN d
MAX
S T d
V V V
V V V
(9.19)
importante observar que, no modo contnuo a tenso de sada no depende do consumo da carga,
enquanto no modo descontnuo, devemos controlar o parmetro o
1
para estabilizar a tenso.
Entretanto, no modo descontnuo, a quantidade de energia armazenada pelo indutor menor, pois a
corrente vai a zero. Isto permite o uso de indutores com ncleos menos volumosos. Este assunto ser
melhor estudado mais frente.
O capacitor C
S
pode ser determinado pela mxima tenso de ripple V
ripple
na carga. Durante o
carregamento do indutor, a carga alimentada exclusivamente pela tenso no capacitor. Podemos
determinar aproximadamente, que a mxima variao de carga no capacitor neste momento
o A =
SMAX MAX
Q I T
e consequentemente

o A
A = = =
SMAX MAX
S ripple
S S
I T Q
V V
C C

Portanto, devemos ter

o
>
SMAX MAX
S
ripple
I T
C
V
(9.20)
A Tabela 9.1 resume as equaes de projeto do conversor Boost nos dois modos de operao.
Tabela 9.1: Equaes de projeto do conversor Boost.
CONVERSOR BOOST
CONTNUO DESCONTNUO
1 1
o
o o
=

CC T
S d
V V
V V
1 1
1
S CC T d
V V V V
o o
o o
| |
= +
|
\ .

( )( )
( )
2
2
2
+
=
+
S CCMAX d CCMAX T
SMIN S T d
V V V V V T
L
I V V V
( )( )
( )
2
2
2
+
=
+
S CCMIN d CCMIN T
SMAX S T d
V V V V V T
L
I V V V

o
>
SMAX MAX
S
ripple
I T
C
V

o
>
SMAX MAX
S
ripple
I T
C
V

o
+
=
+
S CCMIN d
MAX
S T d
V V V
V V V
o
+
=
+
S CCMIN d
MAX
S T d
V V V
V V V

o
+
=
+
S CCMAX d
MIN
S T d
V V V
V V V

( ) 2
o
+
=
SMIN S CCMAX d
MIN
CCMAX T
I L V V V
T
V V

123
9.2 Conversor Buck
O conversor Buck essencialmente um filtro passa-baixas LC, onde o sinal de entrada uma fonte
de tenso comutada. Este circuito normalmente usado como abaixador de tenso. O esquema bsico
est apresentado na Fig. 9.5.
Quando operando em modo contnuo, a fonte de tenso V
P
coloca o transistor em corte e saturao
em intervalos de tempo controlados. Quando o transistor est em conduo, temos =
a CC T
V V V , e
uma corrente estabelecida no indutor. Quando o transistor est em corte, a corrente do indutor
obrigada a circular pelo diodo, estabelecendo a tenso =
a d
V V . O diagrama de chaveamento da Fig.
9.6 exemplifica o processo.
Podemos verificar que a tenso V
a
atua como fonte de sinal para o filtro passa-baixas formado por
L, C
S
e I
S
. Desta forma, a tenso de sada V
S
o valor mdio de V
a
, que facilmente calculado por
( ) ( ) 1 o o =
S CC T d
V V V V (9.21)
Va
Q
D
Rb
Vs
I
Vcc
L
Is
Vp
Cs

Fig. 9.5: Conversor Buck.

Fig. 9.6: Diagrama de chaveamento do conversor Buck no modo contnuo.
Para garantir que o conversor Buck opere sempre no modo contnuo, devemos determinar o menor
valor admissvel para a corrente mdia da carga. Neste circuito, a corrente mdia que circula pelo
124
indutor a mesma da carga, e pode ser calculada pela rea do grfico da Fig. 9.6, ou seja,

2
= = +
MAX MIN
S MIN
I I
I I I (9.22)
De forma similar ao conversor Boost, podemos calcular ( )
MAX MIN
I I pela diferena de potencial
aplicada ao indutor no intervalo de carregamento oT , e no descarregamento ( ) 1 o T , ou seja,

( )o
=
CC T S
MAX MIN
V V V T
I I
L
(9.23)
e

( )( ) 1 o +
=
S d
MAX MIN
V V T
I I
L
(9.24)
Solucionando o sistema de equaes 9.22, 9.23 e 9.24, temos que a corrente mdia da carga deve
ser

( )
( )
1
2
o o
= + +
S CC d T MIN
T
I V V V I
L
(9.25)
Para garantir o funcionamento no modo contnuo, devemos ter 0 >
MIN
I . Considerando os
intervalos s s
CCMIN CC CCMAX
V V V e s s
SMIN S SMAX
I I I , pela equao 9.25 conclumos que

( )
( )
1
0
2
o o
+ >
MIN MIN
SMIN CCMAX d T
T
I V V V
L


( )
( )
1
2
o o
> +
MIN MIN
CCMAX d T
SMIN
T
L V V V
I
(9.26)
O parmetro o
MIN
pode ser calculado aplicando a condio =
CC CCMAX
V V equao 9.21, e dado
por
o
+
=
+
S d
MIN
CCMAX T d
V V
V V V
(9.27)
Substituindo a equao 9.27 em 9.26, temos finalmente

( )( )
( ) 2
+
>
+
S d CCMAX S T
SMIN CCMAX T d
V V V V V T
L
I V V V
(9.28)
O capacitor C
S
pode ser dimensionado para atender especificao do ripple na sada.
Considerando que a frequncia de chaveamento est muito acima do corte do filtro passa-baixas,
podemos aproximar a funo de transferncia ( ) ( ) e e
S a
V j V j por
( )
( )
( )
2
1
e
e
e e
= =
S
a S
V j
H j
V j LC

Embora ( )
a
v t seja uma onda quadrada, com variao de tenso igual a +
CC d T
V V V , podemos
assumir de forma aproximada que esta variao atenuada pelo filtro e transferida carga, produzindo
a tenso de ripple V
ripple
, ou seja,
( )
( )
2
2
2
4
CCMAX d T
ripple CCMAX d T
S
V V V T
V H j V V V
T LC
t
t
+
| |
= + =
|
\ .
(9.29)
Para atender equao 9.29, devemos fazer
125

( )
2
2
4
CCMAX d T
S
ripple
V V V T
C
LV t
+
> (9.30)
Quando operando em modo descontnuo, o indutor se descarrega totalmente no intervalo de tempo
1
T o , onde
1
1 o o s . A Fig. 9.7 apresenta as formas de onda do conversor. Note que, aps o intervalo
1
T o , a tenso V
a
igual prpria tenso de sada V
S
pois a diferena de potencial no indutor zero.

Fig. 9.7: Diagrama de chaveamento do conversor Buck no modo descontnuo.
A tenso de sada tambm calculada pelo valor mdio de V
a
, que neste caso
( ) ( )
1 1
1
S CC T d S
V V V V V o o o o = +
e de forma melhor,
( )
1
1 1
S CC T d
V V V V
o o
o o o o
=
+ +
(9.31)
As condies necessrias para a operao em modo descontnuo podem ser determinadas do
conversor operando na fronteira dos dois modos. Neste caso, as formas de onda so as mesmas da Fig.
9.6, mas com 0
MIN
I = . Quaisquer perturbaes nos parmetros do conversor devem coloc-lo
obrigatoriamente no modo descontnuo. Portanto, os parmetros adotados para o projeto devem ser
CCMIN
V ,
SMAX
I e
MAX
o . Na regio de fronteira, a corrente na carga
SMAX
I o valor mdio da corrente
no indutor, ou seja,

2
MAX
SMAX
I
I = (9.32)
mas temos tambm que

( )( ) 1
S d MAX
MAX
V V T
I
L
o +
= (9.33)

( )
CCMIN T S MAX
MAX
V V V T
I
L
o
= (9.34)
126
Das equaes 9.32, 9.33 e 9.34, obtemos:

( )( )
( ) 2
S d CCMIN S T
SMAX CCMIN T d
V V V V V T
L
I V V V
+
=
+
(9.35)
e

S d
MAX
CCMIN T d
V V
V V V
o
+
=
+

A equao 9.35 estabelece o limite superior para o indutor, de forma que qualquer valor abaixo deste
force o conversor a operar no modo descontnuo. Portanto, podemos dimensionar qualquer valor de L
dentro do intervalo

( )( )
( )
0
2
S d CCMIN S T
SMAX CCMIN T d
V V V V V T
L
I V V V
+
< s
+

Tal como no modo contnuo, o capacitor C
S
calculado de forma aproximada e dado pela equao
9.30.
A Tabela 9.2 resume as equaes de projeto do conversor Buck.
Tabela 9.2: Equaes de projeto do conversor Buck.
CONVERSOR BUCK
CONTNUO DESCONTNUO
( ) ( ) 1 o o =
S CC T d
V V V V ( )
1
1 1
S CC T d
V V V V
o o
o o o o
=
+ +

( )( )
( ) 2
+
>
+
S d CCMAX S T
SMIN CCMAX T d
V V V V V T
L
I V V V

( )( )
( )
0
2
S d CCMIN S T
SMAX CCMIN T d
V V V V V T
L
I V V V
+
< s
+

( )
2
2
4
CCMAX d T
S
ripple
V V V T
C
LV t
+
>
( )
2
2
4
CCMAX d T
S
ripple
V V V T
C
LV t
+
>
o
+
=
+
S d
MIN
CCMAX T d
V V
V V V

( )
( )( )
SMIN S d
MIN
CCMAX T S CCMAX d T
I L V V
T V V V V V V
o
+
=
+

S d
MAX
CCMIN T d
V V
V V V
o
+
=
+

S d
MAX
CCMIN T d
V V
V V V
o
+
=
+

9.3 Conversor Buck-Boost
O circuito bsico do conversor Buck-Boost encontra-se na Fig. 9.8. Conforme veremos a seguir,
este circuito gera tenso de sada negativa. O diagrama de chaveamento encontra-se na Fig. 9.9.
Q
I
Cs
Vp
L
D
Vcc
Is
Vs
Rb

Fig. 9.8: Conversor Buck-Boost.
127

Fig. 9.9: Diagrama de chaveamento do conversor Buck-Boost.
Assumindo o modo de operao contnuo, quando o transistor est conduzindo, o indutor
submetido a tenso ( )
CC T
V V , e o diodo polariza-se inversamente. A variao de corrente no indutor
dada por

( )o
=
CC T
MAX MIN
V V T
I I
L
(9.36)
No momento em que o transistor cortado, a corrente do indutor obrigada a circular pelo diodo,
transferindo energia carga. O indutor fica submetido diferena de potencial ( )
S d
V V , e sofre a
mesma variao de corrente, mas negativa, ou seja,
( )
( )( ) 1 o
=
S d
MAX MIN
V V T
I I
L
(9.37)
Solucionando o sistema de equaes 9.36 e 9.37, obtemos

( )
1
o
o
= +
CC T
S d
V V
V V (9.38)
Verificamos facilmente da equao 9.38 que a tenso de sada negativa.
No modo descontnuo, temos 0 =
MIN
I , e o descarregamento ocorre no intervalo
1
o T , menor que
( ) 1 o T . As equaes 9.36 e 9.37 so re-escritas como

( )o
=
CC T
MAX
V V T
I
L
(9.39)
e

( )
1
o
=
S d
MAX
V V T
I
L
(9.40)
Solucionando o sistema de equaes 9.39 e 9.40, obtemos que a tenso de sada no modo
descontnuo dada por

( )
1
o
o
= +
CC T
S d
V V
V V (9.41)
A fronteira entre os dois modos de operao ocorre em 0 =
MIN
I e
1
1 o o = . A corrente mdia que
circula pela carga pode ser calculada com base na Fig. 9.9, e dada por

( )( ) 1
2
o
=
MAX MIN
S
I I
I (9.42)
128
Solucionando o sistema formado pelas equaes 9.36, 9.38 e 9.42, temos

( )( )
( )
2
2
2

=
+
S d CC T
S CC T d S
V V V V T
L
V V V V I
(9.43)
e
o

=
+
S d
S CC T d
V V
V V V V
(9.44)
Para garantirmos a operao em modo contnuo, usaremos as mesmas consideraes feitas para o
conversor Boost. Portanto, temos

( )( )
( )
2
2
2

=
+
S d CCMAX T
Contnuo
S CCMAX T d SMIN
V V V V T
L
V V V V I
(9.45)
o

=
+
S d
MIN
S CCMAX T d
V V
V V V V
(9.46)
o

=
+
S d
MAX
S CCMIN T d
V V
V V V V
(9.47)
Da mesma forma, o modo descontnuo garantido quando

( )( )
( )
2
2
2

=
+
S d CCMIN T
Descontnuo
S CCMIN T d SMAX
V V V V T
L
V V V V I
(9.48)
o

=
+
S d
MAX
S CCMIN T d
V V
V V V V
(9.49)
O capacitor de filtragem C
S
o mesmo calculado para o conversor Boost, ou seja,

o
>
SMAX MAX
S
ripple
I T
C
V
(9.50)
A Tabela 9.3 resume as equaes de projeto do conversor Buck-Boost.
129
Tabela 9.3: Equaes de projeto do conversor Buck-Boost.
CONVERSOR BUCK-BOOST
CONTNUO DESCONTNUO
( )
1
o
o
= +
CC T
S d
V V
V V
( )
1
o
o
= +
CC T
S d
V V
V V
( )( )
( )
2
2
2

=
+
S d CCMAX T
S CCMAX T d SMIN
V V V V T
L
V V V V I
( )( )
( )
2
2
2

=
+
S d CCMIN T
S CCMIN T d SMAX
V V V V T
L
V V V V I

o

=
+
S d
MAX
S CCMIN T d
V V
V V V V
o

=
+
S d
MAX
S CCMIN T d
V V
V V V V

o

=
+
S d
MIN
S CCMAX T d
V V
V V V V

( ) 2
o

=
SMIN d S
MIN
CCMAX T
I L V V
T
V V

o
>
SMAX MAX
S
ripple
I T
C
V

o
>
SMAX MAX
S
ripple
I T
C
V

9.4 Conversor Flyback
O conversor Flyback utiliza um indutor acoplado, e introduz um parmetro a mais no
dimensionamento, que a relao de espiras. Isto permite que o Flyback seja dimensionado para
elevar ou reduzir tenso. O circuito bsico do conversor encontra-se na Fig. 9.10.
.
L2
.
L1
N1 : N2
Cs
I2
Q
Vcc
Rb
Vs
I1
D
Vp
Is

Fig. 9.10: Conversor Flyback.
O diagrama de chaveamento encontra-se na Fig. 9.11. Quando o transistor est conduzindo, o
indutor L
1
submetido tenso ( )
CC T
V V e a corrente varia de I
1MIN
a I
1MAX
. Devido ao sentido dos
enrolamentos, o diodo est polarizado reversamente, e a corrente I
2
zero. Durante o corte do
transistor, a energia magntica armazenada no ncleo dos indutores obriga a existncia da corrente I
2
,
que conduz atravs do diodo, e fornece energia carga. Durante o descarregamento, o indutor L
2
fica
submetido tenso ( ) +
d S
V V .
Assumindo o modo de operao contnuo, no carregamento de L
1
, temos

( )
1 1
1
o
=
CC T
MAX MIN
V V T
I I
L
(9.51)
e durante o descarregamento de L
2
, temos
130

( )( )
2 2
2
1 o +
=
S d
MAX MIN
V V T
I I
L
(9.52)

Fig. 9.11: Diagrama de chaveamento do conversor Flyback.
Considerando o circuito em regime permanente, o valor mdio de energia no ncleo dos indutores
constante, isto obriga que as variaes de corrente nos indutores respeite a relao
( ) ( )
1 1 1 2 2 2
=
MAX MIN MAX MIN
N I I N I I (9.53)
Aplicando a relao 9.53 equao 9.51, temos
( )
( )
2
2 2
1 1
o
=
CC T
MAX MIN
V V T N
I I
N L
(9.54)
Resolvendo o sistema formado pelas equaes 9.52 e 9.54, e lembrando que ( )
2
1 2 1 2
= L L N N ,
temos que a tenso de sada no modo contnuo
( )
( )
2
1
1
o
o
=
S CC T d
N
V V V V
N
(9.55)
No modo descontnuo, temos
1
0 =
MIN
I e
2
0 =
MIN
I , e o descarregamento de L
2
ocorre no intervalo
1
o T , menor que ( ) 1 o T . As equaes 9.52 e 9.54 so re-escritas como

( )
1
2
2
o +
=
S d
MAX
V V T
I
L
(9.56)
e

( )
2
2
1 1
o
=
CC T
MAX
V V T N
I
N L
(9.57)
Solucionando o sistema de equaes 9.56 e 9.57, temos que a tenso de sada no modo descontnuo
dada por
( )
2
1 1
o
o
=
S CC T d
N
V V V V
N
(9.58)
131
A fronteira entre os dois modos de operao ocorre em
2
0 =
MIN
I e
1
1 o o = . A corrente mdia
que circula pela carga pode ser calculada com base na Fig. 9.11, e dada por

( )( )
2 2
1
2
o
=
MAX MIN
S
I I
I (9.59)
Solucionando o sistema de equaes 9.54, 9.55 e 9.59, temos

( )( )
( )
2
1
1 o
o
+
=
S d
CC T
V V N
N V V
(9.60)

( )
( )
2
2
1
2
o
=
+
CC T
S d S
V V T
L
V V I
(9.61)

( ) ( )
2
2
1
2
o +
=
S d
S
V V T
L
I
(9.62)
Neste conversor, o parmetro o uma especificao de projeto, ou seja, deve ser arbitrado.
As condies necessrias para garantir a operao em modo contnuo so as mesmas do conversor
Boost, mas podemos escolher o o
MIN
. Desta forma temos

( )( )
( )
2
1
1 o
o
+
=
MIN S d
MIN CCMAX T
V V N
N V V
(9.63)

( )
( )
2
2
1
2
o
=
+
MIN CCMAX T
S d SMIN
V V T
L
V V I
(9.64)

( ) ( )
2
2
1
2
o +
=
MIN S d
SMIN
V V T
L
I
(9.65)
Pela equao 9.55, podemos calcular o o
MAX
, fazendo =
CC CCMIN
V V , ou seja,

( )
( )
2
1
1
1
o =
+
+
MAX
CCMIN T
S d
V V N
V V N
(9.66)
De forma similar ao conversor Boost, o modo descontnuo garantido, escolhendo o o
MAX
, e
aplicando as condies =
CC CCMIN
V V e =
S SMAX
I I , ou seja,

( )( )
( )
2
1
1 o
o
+
=
MAX S d
MAX CCMIN T
V V N
N V V
(9.67)

( )
( )
2
2
1
2
o
=
+
MAX CCMIN T
S d SMAX
V V T
L
V V I
(9.68)

( ) ( )
2
2
1
2
o +
=
MAX S d
SMAX
V V T
L
I
(9.69)
O capacitor de filtragem calculado da mesma forma que no conversor Boost, ou seja,

o
>
SMAX MAX
S
ripple
I T
C
V
(9.70)
O transistor e o diodo tambm devem ser dimensionados, segundo as correntes e tenses que esto
submetidos. Vamos considerar somente o modo de operao descontnuo, pois as correntes e tenses
de pico so, na maioria das vezes, maiores que no modo contnuo. Desta forma, se dimensionarmos o
132
transistor e o diodo para operarem no modo descontnuo, tambm estaro dimensionados para o modo
contnuo, com margem de segurana mais alta.
A corrente de pico I
Cpico
no transistor coincide com o pico de corrente no indutor L
1
, e alcanada
quando o o =
MAX
e
CC CCMIN
V V = . Portanto, temos pela 9.51 que

( )
1
CCMIN T MAX
Cpico
V V T
I
L
o
=
A corrente mdia no transistor obtida pelo valor mdio da corrente no indutor L
1
, ou seja,

( )
2
1
2
CCMIN T MAX
C
V V T
I
L
o
=
A tenso mxima no transistor ocorre durante o descarregamento de L
2
, quando a tenso reversa de
L
1
se soma da fonte. Desta forma, pela relao de espiras, temos
( )
1
2
= + +
CMAX CCMAX d S
N
V V V V
N

A corrente mdia que circula pelo diodo a mesma da carga, ou seja,
=
d SMAX
I I
A corrente de pico no diodo a corrente mxima do indutor L
2
, ou seja,

( )
1 1
2 1
2 1 2
CCMIN T MAX
dpico MAX MAX
V V N T N
I I I
N L N
o
= = =
A tenso reversa V
dr
no diodo equivale variao mxima de tenso no indutor L
1
refletida para L
2

e somada com a tenso de sada. Atravs da relao de espiras, temos
( )
2
1
= +
dr S CCMAX T
N
V V V V
N

A Tabela 9.4 resume as equaes de projeto do conversor Flyback.
Tabela 9.4: Equaes de projeto do conversor Flyback.
CONVERSOR FLYBACK
CONTNUO DESCONTNUO
( )
( )
2
1
1
o
o
=
S CC T d
N
V V V V
N

( )
2
1 1
o
o
=
S CC T d
N
V V V V
N

( )( )
( )
2
1
1 o
o
+
=
MIN S d
MIN CCMAX T
V V N
N V V

( )( )
( )
2
1
1 o
o
+
=
MAX S d
MAX CCMIN T
V V N
N V V

( )
( )
2
2
1
2
o
=
+
MIN CCMAX T
S d SMIN
V V T
L
V V I

( )
( )
2
2
1
2
o
=
+
MAX CCMIN T
S d SMAX
V V T
L
V V I

( ) ( )
2
2
1
2
o +
=
MIN S d
SMIN
V V T
L
I

( ) ( )
2
2
1
2
o +
=
MAX S d
SMAX
V V T
L
I

( )
( )
2
1
1
1
o =
+
+
MAX
CCMIN T
S d
V V N
V V N

( )
1
2
o
+
=
SMIN S d
MIN
CCMAX T
L I V V
T
V V

133
o
>
SMAX MAX
S
ripple
I T
C
V

o
>
SMAX MAX
S
ripple
I T
C
V

TRANSISTOR E DIODO
( )
1
CCMIN T MAX
Cpico
V V T
I
L
o
=
( )
2
1
2
CCMIN T MAX
C
V V T
I
L
o
=
( )
1
2
= + +
CMAX CCMAX d S
N
V V V V
N

=
d SMAX
I I
( )
1
1 2
CCMIN T MAX
dpico
V V N T
I
L N
o
=
( )
2
1
= +
dr S CCMAX T
N
V V V V
N

O dimensionamento do transistor e diodo dos outros conversores similar ao Flyback.
Exemplo: Projetar um conversor Flyback que opere no modo descontnuo, e atenda s especificaes
abaixo:
1. 100 155 s s
CC
V V V .
2. 100 5 s s
S
mA I A.
3. 0.5 o =
MAX
.
4. 100 s
ripple
V mV .
5. Frequncia de chaveamento 40 =
S
f kHZ .
6. Tenso de sada 5 =
S
V V .
7. 0 =
T
V e 1 =
d
V V .
Soluo:
Usaremos as equaes da Tabela 9.4.
Passo 1:
Determinao da relao de espiras.

( )( )
( )
( )( )
( )
2 1
1 2
1 1 0.5 5 1
0.06 16.7
0.5 100 0
o
o
+ +
= = = =

MAX S d
MAX CCMIN T
V V N N
N V V N

Passo 2:
Clculo dos indutores.

( )
( )
( )
( )
2 2
2 2 3
3
1 1
0.5 100 0 1 40 10
1.04 10 1.04
2 2 5 1 5
o

= = = =
+ +
MAX CCMIN T
S d SMAX
V V T
L L mH
V V I

134

( ) ( ) ( ) ( )
2 2
3
6
2
1 1 0.5 5 1 1 40 10
3.75 10 2 3.75
2 2 5
o
+ +
= = = =
MAX S d
SMAX
V V T
L L H
I

Passo 3:
Clculo do capacitor de filtragem.

3
6
3
5 0.5 1 40 10
625 10 625
100 10
o

> = = >
SMAX MAX
S S
ripple
I T
C C F
V

Passo 4:
Clculo das correntes de pico e mdia no coletor do transistor.
A corrente de pico no transistor determinada pela mxima variao de tenso no indutor L
1
, no
intervalo de carregamento o
MAX
. Portanto, temos

( ) ( )
3
1 3
1
100 0 0.5 1 40 10
1.2 1.2
1.04 10
CCMIN T MAX
MAX Cpico
V V T
I I A
L
o

= = = =

A corrente mdia dada pela rea da corrente de carregamento, ou seja,

1
0.5 1.2
0.3 0.3
2 2
MAX MAX
C C
I
I I A
o
= = = =
Passo 5:
Clculo da tenso mxima no coletor do transistor.
A tenso mxima no coletor do transistor ocorre durante o descarregamento de L
2
, quando a tenso
reversa de L
1
se soma da fonte.
( ) ( )
1
2
155 16.7 1 5 255.2 255.2 = + + = + + = =
CMAX CCMAX d S CMAX
N
V V V V V V
N

Passo 6:
Clculo das correntes mdia mxima e pico do diodo.
A corrente mdia que circula pelo diodo a mesma da carga, ou seja,
5 5 = = =
d SMAX d
I I I A
A corrente de pico no diodo a corrente mxima do indutor L
2
, ou seja,

1
2 1
2
16.7 1.2 20 20
dpico MAX MAX dpico
N
I I I I A
N
= = = = =
Passo 7:
Clculo da tenso reversa mxima no diodo.
A tenso reversa V
dr
no diodo equivale variao mxima de tenso no indutor L
1
refletida para L
2

e somada com a tenso de sada. Atravs da relao de espiras, temos
( ) ( )
2
1
5 0.06 155 0 14.3 14.3 = + = + + = =
dr S CCMAX T dr
N
V V V V V V
N

9.5 Conversor Forward
Conforme analisado anteriormente, o conversor Buck atua como abaixador de tenso. Se
desejarmos elevar tenso com esta estrutura, devemos promover algumas modificaes. O conversor
Forward uma verso modificada do Buck, que permite elevao e reduo de tenso. O circuito
bsico encontra-se na Fig. 9.12. Verificamos facilmente que o circuito composto por um conversor
Buck, mas com alimentao fornecida atravs do sistema de indutores acoplados L
1
, L
2
e L
3
.
135
Considerando acoplamento unitrio, durante a conduo do transistor, a tenso ( )
CC T
V V
transferida ao indutor L
2
pela relao de espira
2 1
N N . Descontando a queda de tenso V
d1
no diodo
D
1
, temos que a tenso ( )
a
v t no modo contnuo dada pelo grfico da Fig. 9.13(a). Constatamos que
a tenso de alimentao, da seo correspondente ao conversor Buck, ( )
2 1 1

CC T d
N N V V V .
Cs
Is
Vs
L D1
Rb
Vp
I2
Vcc
Q
I1
D2
.
L2
.
L3
Va
N1 : N3 : N2
.
L1
D

Fig. 9.12: Conversor Forward.

(a)

(b)
Fig. 9.13: Tenso de alimentao modificada: (a) modo contnuo; (b) modo descontnuo.
As equaes de projeto so as mesmas do conversor Buck, mas trocando ( )
CC T
V V por
( )
2 1 1

CC T d
N N V V V , ou seja,

( ) ( )
( )
2
1
1
2 1
1
1 1 1
1 , para o modo contnuo
, para o modo descontnuo
S CC T d d
S CC T d d
N
V V V V V
N
N
V V V V V
N
o o
o o
o o o o
| |
=
|
\ .
| |
=
|
+ +
\ .
(9.71)
Entretanto, devemos determinar o valor mximo do o, que neste caso menor que 1. Isto se deve
aos indutores acoplados. Quando o transistor ligado, o indutor L
1
, alm de fornecer potncia carga,
acumula um pouco de energia no ncleo. Esta energia deve ser totalmente descarregada quando o
136
transistor desligado. Este procedimento realizado pelo indutor L
3
, que fora a passagem de uma
corrente pelo diodo e a fonte de alimentao, devolvendo a energia acumulada fonte. Observe que,
durante o carregamento de L
1
, o indutor L
3
polariza o diodo D
2
reversamente, e durante o corte do
transistor, L
2
polariza D
1
inversamente, mas L
3
polariza D
2
diretamente. Portanto, no carregamento de
L
1
, devemos ter

( )
1
o
A =
CC T
V V T
I
L
(9.72)
No descarregamento de L
3
, pela relao de espiras, temos

( )
1 2 1
3 3
CC d
V V T N
I
N L
o' +
A = (9.73)
onde
1
T o' o tempo que L
3
necessita para descarregar totalmente.

( )
( )
3
1
1 2
CC T
CC d
N V V
N V V
o o
' =
+
(9.74)
Sabemos que ( )
1
1 o o ' s , e aplicando esta condio equao 9.74, lembrando que
s s
CCMIN CC CCMAX
V V V , devemos ter

2
1
3
1
1
o =
| |
+
|
+
\ .
MAX
CCMAX T
CCMAX d
V V N
N V V
(9.75)

2
1 3
1
o
o
=
| |
|
+
\ .
MAX
CCMAX T
MAX
CCMAX d
N
N V V
V V
(9.76)
Aplicando a condio =
CC CCMIN
V V equao 9.71, tambm temos que

( )
2
1
1
S d
MAX
CCMIN T d d
V V
N
V V V V
N
o
+
=
+
(9.77)
ou de forma melhor

( ) ( )
1 2
1
S d d d
MAX CCMIN T CCMIN T
V V V V N
N V V V V o
+
= +

(9.78)
As equaes 9.76 e 9.78 sugerem que o
MAX
deve ser uma especificao de projeto.
importante observar que, em regime permanente, o o =
MAX
ocorre em =
CC CCMIN
V V , mas na
equao 9.75, usamos o o =
MAX
em =
CC CCMAX
V V . Isto pode acontecer quando o conversor passa por
um transiente, por exemplo, uma mudana brusca no consumo da carga, ou na tenso de alimentao.
A Tabela 9.5 resume as equaes de projeto do conversor Forward.
Tabela 9.5: Equaes de projeto do conversor Forward.
CONVERSOR FORWARD
CONTNUO DESCONTNUO
( ) ( )
2
1
1
1 o o
| |
=
|
\ .
S CC T d d
N
V V V V V
N
( )
2 1
1
1 1 1
S CC T d d
N
V V V V V
N
o o
o o o o
| |
=
|
+ +
\ .

137
( ) ( )
1 2
1
S d d d
MAX CCMIN T CCMIN T
V V V V N
N V V V V o
+
= +

( ) ( )
1 2
1
S d d d
MAX CCMIN T CCMIN T
V V V V N
N V V V V o
+
= +

2
1 3
1
o
o
=
| |
|
+
\ .
MAX
CCMAX T
MAX
CCMAX d
N
N V V
V V

2
1 3
1
o
o
=
| |
|
+
\ .
MAX
CCMAX T
MAX
CCMAX d
N
N V V
V V

( ) ( )
( )
2
1
1
2
1
1
2
| |
+
|
\ .
>
| |
+
|
\ .
S d CCMAX T d S
SMIN CCMAX T d d
N
V V V V V V T
N
L
N
I V V V V
N

( ) ( )
( )
2
1
1
2
1
1
0
2
S d CCMIN T d S
SMAX CCMIN T d d
N
V V V V V V T
N
L
N
I V V V V
N
| |
+
|
\ .
< s
| |
+
|
\ .

( )
2 2
1
1
2
4
CCMAX T d d
S
ripple
N
V V V V T
N
C
LV t
| |
+
|
\ .
>
( )
2 2
1
1
2
4
CCMAX T d d
S
ripple
N
V V V V T
N
C
LV t
| |
+
|
\ .
>
( )
2
1
1
o
+
=
+
S d
MIN
CCMAX T d d
V V
N
V V V V
N

( )
( ) ( )
2 2
1 1
1 1
SMIN S d
MIN
CCMAX T d S CCMAX T d d
I L V V
N N
T V V V V V V V V
N N
o
+
=
| || |
+
|
\ .\ .

Note que os valores dos indutores no esto definidos. Isto razovel, pois quaisquer valores
servem, desde que as relaes de espiras corretas sejam respeitadas. Entretanto, devemos escolher os
menores valores possveis, para termos as menores dimenses. Esta escolha feita, considerando a
energia armazenada no ncleo dos indutores como um percentual, pr-definido, da energia transferida
carga no intervalo de chaveamento.
9.6 Dimensionamento do Ncleo
O ncleo dos indutores usados nas fontes chaveadas , em geral, de ferrite, devido s elevadas
frequncias, e so dimensionados em funo do mximo fluxo magntico, para evitar a saturao.
Normalmente, usamos ncleos retangulares e toroidais, conforme a Fig. 9.14a e b respectivamente.
Os ncleos toroidais so menores e mais eficientes, devido distribuio mais uniforme do campo
magntico, mas a confeco dos indutores mais trabalhosa. Na maioria das aplicaes usamos
ncleos retangulares.

(a)

(b)
Fig. 9.14: Ncleo do transformador: a) retangular; b) toroidal.
Um resultado bastante conhecido do eletromagnetismo mostra que o campo magntico dentro de
um ncleo fechado
138

2
=
ef
E
B
A l
(9.79)
onde
1. a permeabilidade magntica do material;
2. E a energia acumulada no indutor;
3. l o comprimento mdio do caminho magntico;
4. A
ef
a rea efetiva do ncleo, por onde podemos concentrar todo o fluxo, como se o ncleo
fosse um toride.
Portanto, sabendo a energia mxima E
MAX
acumulada no ncleo, e o mximo campo magntico
B
MAX
que o material suporta sem saturao, escolhemos um ncleo segundo os parmetros A
ef
e l, de
forma a atender a equao 9.80.

2
=
MAX
MAX
ef
E
B
A l
(9.80)
O clculo da energia mxima acumulada simples. Por exemplo, considere o conversor Flyback.
No intervalo de tempo T, a carga e o diodo consomem a quantidade de energia
( ) = +
MAX SMAX d S
E I V V T , que deve ser o mesmo valor armazenado pelo ncleo, no mesmo intervalo T.
9.7 Fonte de Tenso V
CC

A fonte de tenso V
CC
, pode ser uma bateria ou um retificador de meia onda ou onda completa, com
filtro capacitivo, ligado diretamente rede eltrica, conforme a Fig. 9.15a e b.
Vrede
+
_
Vcc
CF

(a)
Vrede
CF
+
_
Vcc

(b)
Fig. 9.15: Retificador com filtro capacitivo: a) meia onda; b) onda completa.
Chamando f
F
a frequncia da rede eltrica, podemos calcular o capacitor C
F
pela energia perdida
durante o intervalo de descarga. O capacitor C
F
se carrega a cada intervalo de tempo 1 =
F F
T f (meia
onda) ou ( ) 1 2 =
F F
T f (onda completa). Neste intervalo, a tenso no capacitor varia de V
CCMIN
a
V
CCMAX
, e a variao de energia dada por

2 2
1 1
2 2
A =
F CCMAX F CCMIN
E C V C V (9.81)
Esta quantidade de energia tem que ser equivalente ao consumo do conversor no intervalo T
F
.
Considerando que, no intervalo de chaveamento T
F
, a potncia mdia mxima consumida pelo
conversor seja
MAX
P , a energia consumida dada por

MAX F
E P T A = (9.82)

( )
2 2
2
MAX F
F
CCMAX CCMIN
P T
C
V V
=
(9.83)
139
Como exemplo, considere o conversor Flyback projetado no item 9.4, onde 100 =
CCMIN
V V e
155 =
CCMAX
V V . A potncia mdia mxima consumida pelo conversor
( ) ( ) 5 1 5 30
MAX SMAX d S
P I V V W = + = + =
Considerando um retificador de onda completa, e a rede de 60Hz, o capacitor de filtragem

( )
( )
2 2
2 30 2 60
35.7
155 100
F F
C C F

= =

140
Captulo 10

Conversores Digital-Analgico e Analgico-Digital
Todo sistema digital que, de certa forma, interage com o meio fsico, necessita de uma interface
analgica-digital (ADC) e ou digital-analgica (DAC). Os ADCs convertem um sinal de tenso ou
corrente em um registro binrio, que pode ser processado digitalmente. Os resultados de um
processador digital, por exemplo um filtro digital, ou sistema de controle, muitas vezes so sadas
analgicas. Portanto, necessrio um DAC, que um dispositivo capaz de converter um registro
binrio em um sinal de tenso ou corrente.
A preciso dos processadores digitais pode ser to grande quanto desejarmos, bastando aumentar o
nmero de bits, a velocidade de processamento e aprimorar os algoritmos. Entretanto, de nada adianta
a preciso quase absoluta no processamento, se os ADCs e DACs so imprecisos. Portanto,
fundamental o projeto de ADCs e DACs que atendam a preciso exigida pelos processadores. Para
atender esta exigncia, existem muitas estruturas para implementao de ADCs e DACs, onde as
caractersticas principais so: a velocidade de converso, a linearidade, a faixa dinmica e o nvel de
rudo.
10.1 Conversor Digital-Analgico com Rede R-2R
Este tipo de DAC, muito usado, utiliza uma rede resistiva R-2R, para converter o dado binrio em
analgico. A principal caracterstica da rede R-2R, que a resistncia vista por cada resistor 2R
sempre 2R, conforme mostrado na Fig. 10.1.

Fig. 10.1: Conversor DAC com rede R-2R.
As chaves analgicas so comandadas pelos sinais lgicos D
k
. Quando 0 =
k
D , a chave conecta o
resistor 2R ao terra, e quando 1 =
k
D , a conexo feita ao terra virtual do opamp. O nmero N de
chaves o nmero de bits do conversor.
A tenso de referncia V
R
, estabelece a faixa de tenso de sada do conversor. Analisando o
circuito, verificamos que as tenses nos ns so
141

1 2 1
1 2 3
2 2 4 2 8 2 2
+

= = = = = = =
N N N n R R R R
N N N N n n
V V V V V V V
V V V V
Fazendo a substituio = N n k , temos que
2
2
=
k R
k N
V
V (10.1)
Pela equao 10.1 determinamos facilmente as correntes I
k
, ou seja,
2
2 2
=
k R
k N
V
I
R
(10.2)
A corrente total I
Total
que entra no terra virtual do opamp, dada por
| |
1 1 1
1
0 0 0
2 2
2 2 2

+
= = =
(
( = = =
(

N N N
k k R R
Total k k k k N N
k k k
V V
I D I D D
R R

Portanto, a tenso de sada V
o

1
1
0
2
2
+
=
( =

N
R f k
o k N
k
V R
V D
R
(10.3)
Verificamos na equao 10.3, que a tenso de sada V
o
exatamente o nmero binrio
1 2 0

N N
D D D multiplicado pela constante
( ) ( )
1
2
+
N
R f
V R R , que pode ser ajustada para a faixa de
valores desejada.
Os DACs so usados em processadores digitais de sinais (DSP), e como parte de alguns circuitos
conversores analgico-digitais.
10.2 Circuito Sample-Hold
Devemos sempre especificar dois parmetros bsicos nos conversores analgico-digitais, a taxa de
amostragem e o tempo de converso. A taxa de amostragem deve respeitar a frequncia de Nyquist, ou
seja, devemos amostrar com pelo menos o dobro da mxima frequncia do sinal. Todo ADC necessita
de um determinado intervalo de tempo para realizar a converso. Durante este intervalo, o sinal deve
ser esttico na entrada do conversor. Para esta finalidade, usamos o circuito sample-hold da Fig. 10.2.
O sinal ( )
P
v t est sincronizado com o clock do conversor. Quando ( )
P
v t est em nvel lgico alto, a
chave S fecha, e o sinal ( )
in
v t aplicado ao capacitor. No momento em que ( )
P
v t vai ao nvel lgico
baixo, a chave abre e o capacitor retm o valor de ( )
in
v t , exatamente no momento da abertura da
chave. O sinal deve ser retido no capacitor por um intervalo de tempo suficiente para realizar a
converso. A cada ciclo de fechamento e abertura da chave o processo se repete, conforme a Fig. 10.3.
Vp(t)
+
-
C
Vin(t)
S
Vs(t)

Fig. 10.2: Circuito sample-hold.
142

Fig. 10.3: Sinal amostrado.
10.3 Conversor Analgico-Digital Com Rampa Digital
Neste conversor, como nos prximos que sero apresentados, assumiremos que o sinal ( )
S
v t
oriundo de um sample-hold.
O ADC de rampa digital utiliza um DAC de N bits, um contador binrio de N bits, um comparador
de tenso, e uma lgica de controle que gera os pulsos de clock e reset, conforme a Fig. 10.4. No
incio da converso, a lgica de controle envia um pulso de reset, que inicia o contador em zero
000 0 = D . A cada ciclo de clock, o contador incrementado e o nmero binrio D convertido
pelo DAC para a tenso V
o
. Quando V
o
imediatamente superior a ( )
S
v t , o sinal EC (end of
conversion) vai ao nvel lgico alto, informando que o um resultado de converso vlido D est
disponvel na sada do contador. A lgica de controle ao receber o sinal EC, reinicia o processo de
converso. O diagrama de sinais encontra-se na Fig. 10.5.
Contador de N bits
EC
Clock
Vo
DN-2
Reset
Vs(t)
D0
+
-
Lgica de Controle
DAC de N bits
DN-1

Fig. 10.4: ADC com rampa digital.
143

Fig. 10.5: Diagrama de sinais do ADC com rampa digital.
Este tipo de conversor lento (alguns kHz), e muito sensvel aos erros nos resistores da rede R-
2R. O tempo mximo de converso T
Cmax
ocorre para o maior valor de ( )
S
v t , e
2 =
N
Cmax ck
T T (10.4)
onde T
ck
o perodo do clock. A frequncia de amostragem f
S
deve ser considerada

1
=
S
Cmax
f
T
(10.5)
10.4 Conversor Analgico-Digital Por Aproximaes Sucessivas
O esquema bsico de um ADC por aproximaes sucessivas encontra-se na Fig. 10.6. Este ADC
composto por um registrador de deslocamento de N bits, um registrador de aproximaes sucessivas
(SAR) (simplesmente um latch), um DAC e um comparador de tenso.
B0
Deslocamento
de
+
-
D0 DN-1 DN-2
SAR
Vo
DAC de N bits
Clock
Vs(t)
BN-2
Registrador
EC
BN-1

Fig. 10.6: ADC por aproximaes sucessivas.
O mecanismo de converso segue os passos abaixo:
1. Inicialmente o 1 aplicado entrada do registrador de deslocamento. A cada bit convertido, o
1 deslocado uma posio. Ento, inicialmente
1
1
=
N
B e
2 3 0
0

= = = =
N N
B B B .
2. O bit mais significativo na sada do SAR, D
N-1
, inicialmente igualado a 1, enquanto os
restantes so igualados a 0.
3. Como a sada do SAR controla o DAC, e inicialmente 1000 0 = D , a sada do DAC
( ) ( )
1
2 2 1
=
N N
o MAX
V V , onde V
MAX
corresponde tenso mxima na sada do DAC, ou seja,
quando 1111 1 = D .
144
4. A tenso ( )
S
v t comparada com V
o
. Se V
o
maior que ( )
S
v t , a sada do comparador 1, e o
bit D
N-1
igualado a 0. Se V
o
menor que ( )
S
v t , a sada do comparador 0, e o bit D
N-1

mantido em 1.
5. O 1 aplicado ao registrador de deslocamento deslocado uma posio, ou seja, o bit
2
1
=
N
B ,
e os restantes iguais a zero.
6. O bit D
N-2
igualado a 1, enquanto
3 4 0
0

= = = =
N N
D D D , e D
N-1
continua com o valor
anterior. A sada do DAC passa a ser
( ) ( )
1
2 2 2 1
=
N N
o MAX
V V , se
1
0
=
N
D , ou
( ) ( )
1
3 2 2 2 1
=
N N
o MAX
V V , se
1
1
=
N
D .
7. A tenso ( )
S
v t comparada com V
o
. Se V
o
maior que ( )
S
v t , o bit D
N-2
igualado a 0, caso
contrrio, mantido em 1.
8. O processo continua, at que todos os bits do registrador de deslocamento sejam percorridos,
quando ento, temos na sada do SAR o resultado da converso. Neste momento, o sinal EC
assume nvel lgico alto, sinalizando o final da converso. O procedimento reiniciado, e
outra converso realizada.
Este conversor relativamente rpido (alguns MHz), pois necessita somente de N ciclos de clock,
para qualquer valor de ( )
S
v t . O tempo de converso sempre
=
C ck
T NT (10.6)
e a frequncia de amostragem equivale a

1
=
S
C
f
T
(10.7)
10.5 ADC de Rampa Simples
O ADC de rampa simples um conversor de fcil implementao, e boa preciso. composto por
um integrador, um comparador de tenso, um contador de N bits, um latch de N bits e uma lgica de
controle. O circuito bsico encontra-se na Fig. 10.7.
D0
EC
S
Lgica
Vs(t)
-Vref
Latch de N bits
Contador de N bits
Clock
DN-1
Controle
BN-1 BN-2
Reset
DN-2
Vo1
Vo2
R
+
-
C
B0
+
-
de

Fig. 10.7: ADC de rampa simples.
Inicialmente, o capacitor encontra-se descarregado, e o contador iniciado em 000 0 = B . A
tenso de referncia
ref
V aplicada ao integrador negativa e, portanto, a tenso V
o1
uma rampa no
tempo dada por

1
0
1
t = =
}
t
ref
o ref
V
V V d t
RC RC
(10.8)
145
Enquanto a sada V
o1
menor que ( )
S
v t , V
o2
igual a 1 e a lgica de controle aplica sinais de clock
ao contador, que acumula a contagem. Quando V
o1
maior que ( )
S
v t , V
o2
igual a 0 e o contador
para a contagem, transferindo o resultado da converso para o latch de sada. Neste momento, o sinal
EC assume nvel lgico 1, por um determinado intervalo de tempo, fechando a chave S, que
descarrega o capacitor. O processo tem incio novamente, e outra converso realizada.
O tempo de converso T
C
dado pelo intervalo no qual V
o1
varia de zero a ( )
S
v t , portanto

( )
=
S
C
ref
v t
T RC
V
(10.9)
Considerando que o pulso de clock possui perodo T
ck
, a contagem final do contador, e
consequentemente o valor da converso

( )
int int
| |
| |
= = |
|
|
\ .
\ .
S C
ck ref ck
v t RC T
D
T V T
(10.10)
O maior tempo de converso ocorre quando 2 1 =
N
D , ou seja,

( )
2 1 =
N
Cmax ck
T T (10.11)
A frequncia de amostragem f
S
deve considerada

1
=
S
Cmax
f
T
(10.12)
Este conversor, embora preciso, muito lento (alguns Hz), e muito usado em voltmetros digitais.
10.6 ADC de Rampa Dupla
O ADC de rampa simples muito sensvel s variaes de R e C, conforme podemos verificar na
equao 10.10. O ADC de rampa dupla tem por objetivo eliminar a impreciso gerada por estes
componentes. O circuito bsico encontra-se na Fig. 10.8.
S1
DN-1
EC
DN-2
Vs(t)
D0
B0
R
Latch de N bits
BN-2
Contador de N bits
de
Vo1
BN-1
+
-
S2
Reset
Controle
Clock
+
-
C
Lgica
CO
Vo2
-Vref

Fig. 10.8: ADC de rampa dupla.
Inicialmente o capacitor est descarregado, e a chave S
1
conecta a fonte ( )
S
v t ao integrador.
Portanto, o sinal V
o1
uma rampa no tempo, dada por
( )
( )
1
0
1
t t = =
}
t
S
o S
v t
V v d t
RC RC
(10.13)
146
A lgica de controle aplica pulsos de clock, com perodo T
ck
, ao contador, que incrementa de 0 at
2
N
. Portanto, neste intervalo V
o1
varia de zero a ( ) 2
N
S ck
v t T RC . Aps receber 2
N
pulsos de clock,
o contador volta a condio inicial 000 0 = B , e a sada CO vai ao nvel lgico alto, que comuta a
chave S
1
para
ref
V . O contador conta os pulsos de clock at o momento em que
2
1 =
o
V . Esta
condio alcanada quando
1
0 >
o
V . Neste momento, a lgica de controle carrega o resultado da
contagem no latch, e reinicia o contador. A sada EC vai ao nvel lgico alto, que fecha a chave S
2
e
descarrega o capacitor. O intervalo de tempo AT que V
o1
gasta para variar de ( ) 2
N
S ck
v t T RC a zero

( ) ( ) 2
0 2 A = A =
N
ref S ck S N
ck
ref
V v t T v t
T T T
RC RC V
(10.14)
O resultado da converso dado por

( )
int int 2
| |
| | A
= = |
|
|
\ .
\ .
S N
ck ref
v t
T
D
T V
(10.15)
O tempo mximo de converso dado por

( ) ( )
1
2 2 1 2 1
+
= + =
N N N
Cmax ck ck ck
T T T T (10.16)
e a frequncia de amostragem f
S
deve ser considerada

1
=
S
Cmax
f
T
(10.17)
Verificamos na equao 10.15, que o resultado da converso no depende da constante RC e do
perodo do clock. Este conversor muito preciso, mas lento.
10.7 Conversor Flash
O conversor flash usado em sistemas onde o tempo de converso muito pequeno, osciloscpios
digitais, vdeos digitais, etc. Uma forma simples de implementao de um ADC de N bits, a
utilizao de 2
N
comparadores e um codificador binrio. Considere como exemplo o ADC de 2 bits
da Fig. 10.9. A tenso V
ref
dividida em partes iguais pela rede de resistores. As tenses V
1
, V
2
, V
3
e
V
ref
so usadas como referncias pelos comparadores, e so dadas por 4 =
k ref
V V k . As sadas dos
comparadores definem a posio da tenso ( )
S
v t em relao s tenses de comparao. As sadas so
aplicadas ao codificador binrio, que apresenta o resultado da converso em D
1
D
0
, sendo que a sada
OVF indica o overflow na converso. A Tabela 10.1 apresenta a lgica de converso.
147
Vs(t)
OVF
V1
V3
V2
+
-
OP2
A
B
+
-
OP1
+
-
OP3
C
R
R
C
O
D
I
F
I
C
A
D
O
R

B
I
N
R
I
O
R
D1
D
Vref
R
+
-
OP4
D0

Fig. 10.9: Conversor flash de 2 bits.

Tabela 10.1: Tabela de converso do ADC flash.
CONDIO A B C D OVF D
1
D
0
( )
1
<
S
v t V 0 0 0 0 0 0 0
( )
1 2
s <
S
V v t V 0 0 0 1 0 0 1
( )
2 3
s <
S
V v t V 0 0 1 1 0 1 0
( )
3
s <
S ref
V v t V
0 1 1 1 0 1 1
( ) >
S ref
v t V
1 1 1 1 1 0 0
Este tipo de conversor muito rpido, trabalha na faixa de centenas de MHz. O tempo de
converso determinado pelo slew-rate dos comparadores de tenso, e a velocidade de propagao do
sinal no circuito combinacional. Entretanto, existem alguns inconvenientes. So necessrios 2
N

resistores idnticos, o que difcil de obter com preciso. So necessrios tambm, 2
N
comparadores
de tenso, e uma lgica combinacional grande. Estes fatores levam a um consumo elevado de
potncia, e a uma rea grande de integrao (circuito integrado).
De forma geral, podemos representar o ADC de N bits como na Fig. 10.10, onde as tenses de
comparao so dadas por
; 1, , 2 1
2
= =
N
k ref N
k
V V k (10.18)
O codificador binrio pode ser implementado por uma memria de 2
N
posies.
148

Fig. 10.10: Conversor flash de N bits.
10.8 Conversor EA
Os conversores EA so largamente usados nos circuitos integrados que realizam processamento
misto analgico-digital de sinais, e em circuitos de comunicaes. Estes conversores amostram o sinal
a uma taxa muito acima do limite de Nyquist, mas com um nmero de bits muito pequeno, na maioria
das aplicaes somente 1 bit. O diagrama de blocos do conversor encontra-se na Fig. 10.11.
Vs(kT) 1bit ADC
q(kT)
1bit DAC
u(kT)
DELAY y (kT)
INTEGRADOR
-1

Fig. 10.11: Diagrama de blocos do conversor EA.
O sinal de entrada ( )
S
v t amostrado em intervalos de tempo T. Portanto, podemos considerar a
entrada do ADC como ( )
S
v kT . Os conversores ADC e DAC de 1 bit so simplesmente
comparadores, que determinam se o sinal est abaixo ou acima de um determinado valor de referncia.
Analisando o diagrama de blocos, verificamos que a sada ( ) u kT do integrador dada por
( ) ( ) ( ) ( ) = +
S
u kT v kT T q kT T u kT T (10.19)
que a integral discreta do erro ( ) ( )
S
v kT q kT .
Como o ADC de 1 bit, natural que exista uma discrepncia grande entre ( ) u kT e ( ) y kT , que
devida ao erro de quantizao ( )
e
Q kT gerado pelo ADC. Portanto, podemos assumir que
( ) ( ) ( ) =
e
Q kT y kT u kT
ou de forma melhor
149
( ) ( ) ( ) =
e
u kT y kT Q kT (10.20)
Podemos interpretar ( )
e
Q kT como sendo uma fonte de rudo introduzido no sistema, e
substituindo a equao 10.20 em 10.19, temos
( ) ( ) ( ) ( ) ( ) ( ) = + +
e S e
y kT Q kT v kT T q kT T y kT T Q kT T (10.21)
Por simplicidade, sem perder generalidade, podemos considerar a sada do DAC ( ) ( ) = q kT y kT , e
aplicando esta condio equao 10.21, temos finalmente
( ) ( ) ( ) ( ) = +
S e e
y kT v kT T Q kT Q kT T (10.22)
Aplicando a transformada Z equao 10.22, temos
( ) ( ) ( ) ( )
1 1
1

= +
S e
Y z V z z z Q z
Notamos claramente que ( ) Y z composto pelo sinal ( )
S
V z atrasado de um intervalo de
amostragem, mais o rudo ( )
e
Q z modulado pela funo
( )
1
1

z . Podemos representar ( ) Y z por
( ) ( ) ( ) = + Y z X z N z , onde ( ) ( )
1
=
S
X z V z z o sinal desejado, e ( ) ( ) ( )
1
1

=
e
N z z Q z o rudo.
comum aproximar o erro de quantizao ( )
e
Q kT por um rudo branco, com densidade espectral
de potncia ( )
0
2 e =
QQ
S T N . Lembrando que
e
=
j T
z e , temos que a densidade espectral de potncia
do sinal desejado ( ) e
XX
S T , e a do rudo dada por
( ) ( ) ( )
0
1 cos e e =
NN
S T T N (10.23)
Verificamos no grfico da Fig. 10.12 que a potncia do rudo cresce com a frequncia, significando
que a relao sinal rudo (SN) degrada com o aumento da frequncia.

Fig. 10.12: Grfico das densidades espectrais de potncia do sinal desejado e rudo.
Assumindo que a mxima frequncia do sinal de entrada seja e
max
, podemos calcular a relao
sinal rudo por

( )
( )
( )
( ) ( )
( )
( )
0 0 0
0
0
0
0 0
sin
1 cos
e e e
e e
e e e e e e
e
e
e e e e
= = =
} } }
} }
max max max
max max
XX XX XX
max
max
NN
S T d S T d S T d
SN
N T
N
S T d T N d
T
(10.24)
possvel fazer a relao sinal rudo to grande quanto desejarmos, bastando reduzir T ou, de
forma equivalente, aumentar a frequncia de amostragem. Entretanto, como se tratam de sinais
amostrados, devemos avaliar a potncia dos sinais at metade da frequncia de amostragem 1 2T .
Portanto, para estabelecermos a SN calculada na equao 10.24, devemos aplicar o sinal de sada a um
filtro passa-baixas que elimine todas as componentes de frequncia acima de e
max
, e para esta tarefa,
empregamos um filtro digital de N bits. Obrigatoriamente, na sada do filtro, obtemos um sinal
150
digitalizado com N bits. Evidentemente, a SN deve ser compatvel com a faixa dinmica do filtro, ou
seja,
2 >
N
SN (10.25)
10.8.1 Implementao do Conversor EA a Capacitor Chaveado
O conversor EA facilmente implementado na tecnologia de capacitores chaveados (SC), conforme
apresentado na Fig. 10.13. Neste tipo de circuito so necessrios dois sinais de clock, chamados de
fase 1 e 2, que comandam as chaves analgicas, abrindo-as e fechando-as. Cada fase possui largura
2 T ; portanto, um intervalo de amostragem T corresponde a duas fases.
Vs(kT)
S6
+
-
+
-
C2
Vs(t) +
-
2
S3
C3
S1
2
2
y (kT)
S4
+
-
2
1
C4
Vref
S5
1
1
u(kT)
C1
S2
q(kT)
1

Fig. 10.13: Conversor EA a capacitor chaveado.
O sinal ( )
S
v t amostrado pelo sample-hold, formado pela chave S
1
e o capacitor C
3
, durante a fase
2. Portanto, o sinal de sada deve ser avaliado na fase 2.
Neste circuito, temos ( ) ( ) = y kT q kT , e o conversor ADC de 1 bit um comparador de tenso, em
torno de V
ref
.
Para a anlise do circuito, usaremos a nomenclatura
1
x para representar as variveis (tenso,
corrente ou carga) observadas na fase 1, e
2
x para a fase 2. O intervalo entre as fases 2 e 1 2 T , que
equivale a
1 2
z no domnio da transformada Z.
No tempo da fase 1, todas as chaves comandadas por ela esto fechadas, enquanto as outras
permanecem abertas, e temos o circuito equivalente da Fig. 10.14.
Neste momento, os capacitores C
1
e C
2
acumulam as cargas ( )
1 1 1 1
=
S
Q C V z e ( )
1 2 2 1
= Q C U z
respectivamente. Observamos que a tenso ( )
1 S
V z a mesma medida na fase 2 anterior, ou seja,
( ) ( )
1
2
1 2

=
S S
V z V z z (10.26)
Portanto, temos que a carga acumulada em C
1
equivale a
( )
1
2
1 1 1 2

=
S
Q C V z z (10.27)
As outras equaes do circuito so
( ) ( )
1
2
1 2

= U z U z z (10.28)
( ) ( ) ( ) ( )
1 1
2 2
1 1 2 2

= = = Y z Q z Y z z Q z z (10.29)
151
( ) ( ) ( )
1
2
1 4 1 2

= = V z Q z Q z z (10.30)

+
-
Y(z)
C3
V4(z)
C2
U(z)
V4(z)
C1
Q(z)
Vref
+
-
1
+
-
+
-
Vs(z)
2
C4

Fig. 10.14: Circuito equivalente na fase 1.
No tempo da fase 2, todas as chaves comandadas por ela fecham, enquanto as outras abrem, e
temos o circuito equivalente da Fig. 10.15. Agora, o capacitor C
1
acumula a carga
( )
2 1 1 2 4
= Q C V z (10.31)
Temos tambm que
( ) ( )
1
2
2 4 1 4

= V z V z z (10.32)
+
-
V4(z)
C1
C3
2
+
-
Vs(z)
C2
Q(z)
1
+
-
U(z)
Vs(z)
+
-
Vref
Y(z)
C4

Fig. 10.15: Circuito equivalente na fase 2.
A variao da carga em C
1
calculada pelas equaes 10.27 e 10.31, ou seja,
( ) ( )
1 1 1
2 2 2
2 1 2 1 1 1 1 2 4 1 2

A = =
S
Q Q Q z C V z C V z z z (10.33)
Esta variao de carga integralmente transferida ao capacitor C
2
, que passa a acumular a carga
( ) ( ) ( )
1 1 1
2 2 2
2 2 2 1 1 2 4 1 2
| |
=
|
\ .
S
Q C U z z C V z C V z z z (10.34)
Portanto, a tenso ( )
2
U z dada por
152
( ) ( ) ( ) ( )
1 1 1
2 2 1 1 2 2 2
2 1 2 4 2
2 2 2
| |
= =
|
\ .
S
Q C C
U z U z z V z V z z z
C C C
(10.35)
Substituindo as equaes 10.28, 10.32 em 10.35, temos
( ) ( ) ( ) ( )
1 1 1 1 1
1 1 2 2 2 2 2
2 2 1 4 2
2 2
| |
=
|
\ .
S
C C
U z U z z z V z z V z z z
C C
(10.36)
Finalmente, substituindo a equao 10.30 em 10.36, temos
( ) ( ) ( ) ( ) ( )
1 1 1 1
2 2 2 2
2

=
S
C
U z U z z Q z z V z z
C
(10.37)
Retornando ao domnio do tempo, e fazendo
1 2
= C C , temos que na fase 2
( ) ( ) ( ) ( ) = +
S
u kT v kT T q kT T u kT T (10.38)
Verificamos facilmente que as equaes 10.38 e 10.19 so idnticas, mostrando que o circuito
desempenha a funo do conversor EA.
153
Captulo 11

Phase Locked Loop (PLL)
A ideia central do PLL controlar a frequncia e a fase de um VCO, atravs de um sinal de
referncia com fase ( )
in
t u . O diagrama de blocos do PLL encontra-se na Fig. 11.1.

Fig. 11.1: Diagrama de blocos do PLL.
O sinal ( ) ( ) ( )
in in in in
v t A f t u = aplicado ao detector de fase (PD), juntamente com o sinal
( ) ( ) ( )
o o o o
v t A f t u = vindo do VCO. As funes ( )
in
f u e ( )
o
f u so peridicas em 2t , e com
amplitude igual a 1. A sada do detector de fase um sinal de tenso proporcional ao erro
( ) ( ) ( )
e in o
t t t u u u = , ou seja,
( ) ( ) ( ) ( ) ( )
d d e d in o
v t k t k t t u u u = =
onde k
d
a constante de ganho do detector de fase. O circuito do detector de fase , de forma geral, um
multiplicador. Portanto, o sinal de sada possui componentes harmnicas indesejveis em altas
frequncias, e por este motivo, ( )
d
v t aplicado a um filtro passa-baixas, chamado loop-filter (LF). O
sinal ( )
C
v t na sada do loop-filter aplicado ao VCO, que o integra, e produz o sinal
( ) ( ) ( )
o o o o
v t A f t u = , com fase ( ) ( )
o o C
t
t k v d u t t =
}
.
Conforme podemos notar, o PLL um sistema de realimentao negativa que utiliza a fase como
sinal de controle.
Como em todo sistema de malha fechada, devemos garantir a estabilidade da rede, e respeitar as
amplitudes mximas admitidas pelos amplificadores.
Existem vrias estruturas para a implementao do detector de fase, e todas possuem uma faixa de
deteco, que pode ser linear ou no, conforme a Fig. 11.2. Portanto, devemos respeitar o maior erro
de fase admissvel pelo detector.
154

Fig. 11.2: Curva de deteco de fase.
Normalmente, os detectores de fase trabalham com multiplicaes ou operaes lgicas com os
sinais ( )
in
v t e ( )
o
v t . Estes procedimentos levam a sinais ( )
d
v t com largo espectro de frequncias,
mas com valores em baixas frequncias aproximadamente proporcionais ao erro de fase. O loop-filter
fundamental para eliminar as componentes em altas frequncias, que fatalmente levariam VCO a um
funcionamento catico.
O VCO tambm possui uma faixa de operao, uma frequncia mxima e mnima em funo da
tenso de controle, conforme a Fig. 11.3.

Fig. 11.3: Faixa de atuao do VCO.
11.1 Funo de Transferncia do PLL
Podemos atribuir a cada bloco do PLL uma funo de transferncia, ou seja: o loop-filter
representamos pela funo passa-baixas ( ) F s ; o detector de fase, simplesmente pela constante k
d
; o
VCO pelo integrador
o
k s , pois a frequncia a derivada da fase, ou seja, ( ) ( )
o o
t d t dt u O = . Desta
forma, pelo diagrama da Fig. 11.1, temos as relaes:

( )
( )
( )
( )
( )
o o d
in o d
s k k F s
H s
s s k k F s
u
u
= =
+
(11.1)

( )
( ) ( )
e
in o d
s
s
s s k k F s
u
u
=
+
(11.2)

( )
( )
( )
( )
( )
C d
in o d o
V s sk F s sH s
s s k k F s k u
= =
+
(11.3)
11.2 Loop-Filter
O loop-filter uma das partes mais importantes do PLL, pois define a estabilidade e o desempenho
do circuito. Os filtros mais empregados so os de primeira ordem com ganho DC unitrio (passivo), e
155
com ganho DC infinito (ativo). A Tabela 11.1 apresenta os dois tipos de filtros, com as respectivas
funes de transferncia.
Tabela 11.1: Implementao do Loop-Filter.
Loop-Filter Passivo Loop-Filter Ativo
R2
V1(s) V2(s)
R1
C

R3
C
R3
V2(s)
+
-
R1
V1(s)
+
-
R2
( )
1
1
z
p
s
F s
s
t
t
+
=
+

2 z
CR t =
( )
1 2 p
C R R t = +
( )
1
z
p
s
F s
s
t
t
+
=
2 z
CR t =
1 p
CR t =
As funes de transferncia que caracterizam o PLL dependem do tipo de loop-filter usado, e
encontram-se na Tabela 11.2.
Tabela 11.2: Funes de transferncia do PLL, de acordo com o tipo de loop-filter.
Loop-Filter Passivo Loop-Filter Ativo
( )
( )
( )
2
2 1 1
1
2 2 1
1
o d o
in
s
Q k k s
H s
s
s s
Q
e e
e
u
e
u
e
| |
+
|
\ .
= =
+ +

( )
( )
( )
2 1
1
2 2 1
1
o
in
s
s
Q
H s
s
s s
Q
e
e
u
e
u
e
+
= =
+ +

( )
( )
2
2 2 1
1
p e
in
s
s
s
s
s s
Q
t u
e
u
e
+
=
+ +

( )
( )
2
2 2 1
1
e
in
s
s
s
s s
Q
u
e
u
e
=
+ +

( )
( )
2 2
2 1 1 1
2
2 2 1
1
o o d o C
in
Q
s s
k Q k k k V s
s
s s
Q
e e e
e
u
e
| |
+
|
\ .
=
+ +

( )
( )
2
2 1 1
2 2 1
1
C o o
in
s s
V s k Q k
s
s s
Q
e e
e
u
e
+
=
+ +

1
o d
p
k k
e
t
=
1
o d
p
k k
e
t
=
1
1
o d
z
p o d
Q
k k
k k
t
t
=
| |
+
|
\ .

1
2
z
Q
e t
=
( )
1 2 p
R R C t = +
1 p
RC t =
2 z
R C t =
2 z
R C t =
156
Verificamos facilmente que ( ) H s uma funo de transferncia passa-baixas, e temos que a
frequncia de corte e
3dB
(atenuao de 3dB), dada por

2
3 1 2 2
1 1
1 1 1
2 2
db
Q Q
e e
| |
= + + + +
|
\ .
(11.4)
Este resultado vlido para PLL com loop-filter ativo e passivo, sendo que para o loop-filter
passivo devemos ter 1
z o d
k k t .
comum usarmos 1 2 Q = para obter a resposta ao degrau mais rpida e sem overshoot.
11.3 Erro em Regime Permanente para um Degrau de Fase
Conforme discutido anteriormente, para o funcionamento correto do PLL, o erro de fase deve estar
dentro da faixa de atuao do detector de fase. Portanto, esta condio deve ser garantida para o tipo
de sinal aplicado ao PLL.
Considerando a entrada um degrau de fase
( ) ( ) ( )
in in
t u t s
s
u
u u u
A
= A =
temos, pela funo de transferncia do erro de fase, que
( )
( )
e
o d
s
s k k F s
u
u
A
=
+
(11.5)
O erro em regime permanente pode ser calculado pelo teorema do valor final, ou seja,
( ) ( )
0
lim lim
t s
y t sY s

= (

(11.6)
Aplicando a equao 11.6 a 11.5, temos
( ) ( )
( )
0 0
lim lim lim 0
e e
t s s
o d
s
t s s
s k k F s
u
u u

(
A
= ( = =
(

+
(

O erro de fase igual a zero, significa que o PLL est funcionando corretamente, e o sinal de sada
do VCO possui a mesma fase e frequncia do sinal de entrada.
11.4 Erro em Regime Permanente para um Degrau de Frequncia
Um degrau de frequncia ( ) ( )
in
t u t e O = A implica em uma rampa de fase, pois a frequncia a
derivada da fase, ou seja,
( ) ( ) ( )
2
0
t
in in
t u t s
s
e
u e u
A
= A =
}
(11.7)
Substituindo a equao 11.7 na funo de transferncia do erro de fase, e aplicando o teorema do
valor final, temos
( ) ( )
( ) ( )
0 0
lim lim lim
0
e e
t s s
o d o d
t s s
s k k F s k k F
e e
u u

(
A A
= ( = =
(

+
(

(11.8)
Sabendo que, para o loop-filter passivo, ( ) 0 1 F = , pela equao 11.8, temos que
( ) ( )
e o d
k k u e = A . Considerando u
emax
o mdulo do maior erro de fase que o detector consegue
medir, devemos ter
max o d e
k k e u A s .
157
Entretanto, para o loop-filter ativo, ( ) 0 F = , e o erro de fase em regime permanente ( ) 0
e
u = .
Neste caso, o PLL consegue rastrear qualquer degrau de frequncia, desde que a frequncia do sinal de
entrada permanea dentro da faixa admitida pelo VCO.
Em ambos os casos, a frequncia do VCO idntica a do sinal de entrada.
Em regime transitrio, os resultados no so obtidos de forma to imediata, pois ( )
e
t u muito
dependente da ordem do filtro ( ) F s , e normalmente usamos anlise numrica. Em geral, com
1 2 Q = , os transitrios so suaves.
11.5 VCO com Offset
comum encontrarmos VCOs com offset de frequncia, ou seja, com uma tenso ( ) 0
C
v t = o VCO
oscila em e
o
. Isto equivalente a somar uma tenso V
o
a ( )
C
v t , conforme o diagrama da Fig. 11.4.

Fig. 11.4: VCO com offset.
Lembrando que a transformada de Laplace da constante V
o

o
V s , e definindo
o o o
k V e = , temos
( ) ( ) ( )
( )
2
1
o in o
H s
s H s s
s
u u e
= + (11.9)
( )
( )
( )
o
in
e
o d
s s
s
s
s k k F s
e
u
u

=
+
(11.10)
( )
( )
( )
( )
C in o
o o
sH s H s
V s s
k k s
u e = (11.11)
11.6 Parmetros Caractersticos do PLL
O PLL deve ser dimensionado em funo do tipo de sinal que ir rastrear. Nos itens seguintes,
vamos definir trs parmetros bsicos que so usados para caracterizar o PLL: o hold-in range, lock-in
range e pull-in range.
11.6.1 Hold-in Range
O hold-in range o maior desvio de frequncia, em relao e
o
, que pode ser aplicado ao sinal de
entrada, sem que o PLL perca o sincronismo. Esta variao deve ser suave, para que no haja
overshoot no transiente. O hold-in range calculado como o erro de regime permanente do degrau de
frequncia, ou seja,
( )
( ) 0
e
o d
k k F
e
u
A
=
Sabendo que o erro de fase deve estar no intervalo
emax e emax
u u u s s , devemos ter
158

( ) 0
emax emax
o d
k k F
e
u u
A
s s
( ) 0
o d emax
k k F e u A s
Portanto, temos
( ) 0
o d emax
Hold in Range k k F u = (11.12)
Devemos observar que o VCO pode no suportar a variao de frequncia acima. Neste caso, o
hold-in range passa a ser definido pela mxima variao de frequncia do VCO.
11.6.2 Lock-in Range
Quando um sinal de entrada ( )
in
t u , com frequncia prxima de e
o
, aplicado ao PLL, este se
comporta como se estivesse em sincronismo e ( )
in
t u fosse um degrau de frequncia. O lock-in range
a maior variao de frequncia para a qual o PLL sincroniza instantaneamente. Este parmetro mais
restritivo que o erro em regime permanente do degrau de frequncia, pois exige que o erro de fase
esteja dentro da faixa de atuao do detector, mesmo durante o perodo transitrio. Esta anlise s
pode ser feita manualmente para o loop-filter de ordem zero, ou seja, ( ) 1 F s = . Ordens mais elevadas
exigem anlise numrica.
Considerando o diagrama da Fig. 11.4, temos que o sinal de sada do PLL no tempo dado por
( ) ( ) ( ) ( ) ( )
0
0
t
o o o d e o
t tu t k k d u t u e u t t u
= + +
}
(11.13)
Sabendo que o erro de fase ( ) ( ) ( )
e in o
t t t u u u = , e considerando ( ) ( )
in in
t tu t u e = , aplicando
estes resultados equao 11.13, temos
( ) ( ) ( ) ( ) ( ) ( ) ( ) ( )
0
0
t
e in o in o o d e o
t t t tu t k k d u t u u u e e u t t u
= =
}
(11.14)
A condio de sincronizao instantnea impe que a derivada do erro de fase, em relao ao
tempo, seja igual a zero ( ( ) 0
e
d t dt u = ).
Aplicando esta condio equao 11.14, temos
( ) ( ) ( ) 0 0
in o o d e o d e
k k t k k t e e u e u = = A
Assumindo que o mximo erro de fase seja u
emax
, temos que
max o d emax
k k e u A = , ou de forma
equivalente

o d emax
Lock in Range k k u = (11.15)
Para o loop-filter de ordem igual a zero, o ganho de malha do PLL, ( )
o d
k k F s , constante em toda
faixa de frequncia. Podemos considerar, de forma aproximada, que o PLL com loop-filter de ordem
maior que zero, se comporta como no caso anterior, mas com ganho de malha igual a ( )
o d
k k F . Esta
aproximao razovel, pois, para variaes rpidas em ( )
in
t u , o loop-filter possui ganho reduzido.
No caso dos filtros apresentados na Tabela 11.1, o ganho em altas frequncias dado por
( )
z p
F t t = . Desta forma, temos
( )
o d emax
Lock in Range k k F u = (11.16)
159
11.6.3 Pull-in Range
Durante o lock-in range, o PLL entra em sincronismo com o sinal de entrada logo no primeiro
ciclo. Entretanto, existe uma faixa de frequncia, ( ) ( ) 0
o d emax o d emax
k k F k k F u e u s A s , na qual o
PLL sincroniza, mas aps alguns ciclos do sinal de entrada. Esta faixa chamada pull-in range, e
determinada empiricamente.
11.7 Aplicaes do PLL
As aplicaes do PLL so inmeras, mas estudaremos somente algumas, que esto dentro do
contexto desta apostila.
11.7.1 Demodulao de Frequncia
Supondo um sinal de entrada ( ) ( )
0
cos
in
t
v t t x d e e t t
| |
= + A
|
\ .
}
aplicado ao PLL, com VCO
possuindo frequncia de offset e
0
, a tenso de sada
( )
( )
( )
( )
0 C in
o o
sH s H s
V s s
k k s
u e = (11.17)
sendo que
( ) ( )
0
2 in
s X s
s s
e e
u
A
= + (11.18)
( )
( )
( )
C
o
H s
V s X s
k
e A
= (11.19)
Sabendo que ( ) H s um filtro passa baixas, e dimensionando sua frequncia de corte acima da
mxima frequncia de ( ) x t , podemos fazer a aproximao
( ) ( ) ( ) ( )
C C
o o
V s X s v t x t
k k
e e A A
= = (11.20)
Verificamos facilmente na equao 11.20 que ( )
C
v t o sinal de FM demodulado.
Devemos tomar o cuidado de manter o erro de fase sempre menor que o valor mximo permitido
pelo detector de fase. O erro mximo de fase ( )
e
s u dado por
( )
( )
( )
( )
( )
( )
( )
( )
C
e
d d o d o
V s H s
s X s X s
F s k F s k k s F s k k
e
e
u
A
A
= = =
+

Admitindo que ( ) ( ) cos x t t e = , devemos ter, para toda faixa de frequncia do sinal de entrada, que
( )
( )
e emax emax
d o
t
j F j k k
e
u u u
e e
A
s s
+
(11.21)
Considerando o loop-filter ativo, a equao 11.21 resume-se a

p
emax
z o d
k k
t e
u
t
A
s (11.22)
Exemplo: Projetar um demodulador de FM com PLL, com as seguintes especificaes:
Sinal de FM
160
1. 2 75kHz e t A = .
2.
0
2 10.7MHz e t = .
3. ( ) 1 x t s .
4. FM estreo com faixa de frequncia de 0 a 53kHz.
Caractersticas do PLL
1.
e
t u t s s .
2. 0.8
d
k = .
3.
6
26.9 10
o
k = - com este valor, o VCO aceita uma variao de
6
2 1 10 rd s t em torno da
frequncia central.
4. Frequncia de offset do VCO igual a 2 10.7MHz t , com tenso de offset 2.5
o
V V = .
5. Loop-filter ativo.
6. Alimentao de 5V.
O circuito encontra-se na Fig. 11.5. Vamos assumir que ( )
in
v t uma funo do tipo
( ) ( )
0 in
t
v t f t x d e e t t
| |
= + A
|
\ .
}
.
+
-
VCO
R3
PD
R1
C1
+
-
R3
Vo
2.5V
Vin(t)
R2
R3
Vc(t)+Vo
-Vc(t)

Fig. 11.5: Demodulador de FM.
Para suavizar a resposta transiente, vamos considerar 1 2 Q = . Da equao 11.4, temos que a
frequncia de corte dada por

2
3 1 2 2
1 1
1 1 1
2 2
db
Q Q
e e
| |
= + + + +
|
\ .

2
3 3
1 1 2 2
1 1
2 53 10 1 1 1 161.8 10
1 1
2 2
2 2
rd s t e e
| |
|
|
= + + + + =
|
| | | |
|
| | |
\ . \ . \ .

Das equaes da Tabela 11.1, temos

6
3 6
1
26.9 10 0.8
161.8 10 822 10
o d
p
p p
k k
e t
t t

= = =
161

6
3
1
2 1 2
17.5 10
161.8 10 2
z
z z
Q t
et t

= = =

Escolhendo
1
10 C nF = , temos

6 9
2 1 2 2
17.5 10 10 10 1750
z
R C R R t

= = = O

6 9 3
1 1 1 1
822 10 10 10 82.2 10
p
R C R R t

= = = O
Fazendo a verificao do erro mximo de fase, testamos a equao 11.22, ou seja,

6 3
3
3 6
822 10 2 75 10
1 10
17.5 10 26.9 10 0.8
p
emax
z o d
k k
t e
t
u t t
t

A

s s <

onde verificamos que o detector de fase opera corretamente.
O sinal de sada dado pela equao 11.20, ou seja,
( ) ( ) ( ) ( ) ( ) ( )
3
6
2 75 10
0.018
26.9 10
C C C
o
v t x t v t x t v t x t
k
e t A
= = =

11.7.2 Modulador de Frequncia e Fase
O esquema da Fig. 11.6 funciona como modulador de frequncia ou de fase, dependendo de onde
conectamos o sinal de modulao. Para a modulao PM utilizamos o sinal ( )
P
V s , enquanto para FM
utilizamos ( )
F
V s . Conforme estudado anteriormente, nos moduladores PM e FM consideramos
( ) max 1
P
v t = e ( ) max 1
F
v t = .

Fig. 11.6: Modulador de fase e frequncia.
Analisando o diagrama de blocos, temos que
( ) ( ) ( )
( ) ( )
( )
( ) ( )
( )
( )
( )
1 1
o o
o in o F P
d
k H s k H s H s
s H s s V s V s V s
s s k
u u

= + + + (11.23)
e
( ) ( ) ( ) ( )
( ) ( )
( )
( ) ( )
( )
( )
( )
1 1
1
o o
e in o F P
d
k H s k H s H s
s H s s V s V s V s
s s k
u u

= (11.24)
Para funcionar como modulador, o sinal ( )
in
t u deve ser peridico e com frequncia estabilizada,
sem qualquer tipo de modulao, ou seja, ( )
0 in
t t u e = . A tenso ( )
o
v t deve ser contnua ( ( )
o o
v t V = ),
pois determina a frequncia de offset do VCO em e
0
, e
0 o o
k V e = . Aplicando estas condies s
equaes 11.23 e 11.24, temos
162
( )
( ) ( )
( )
( )
( )
0
2
1
o
o F P
d
k H s H s
s V s V s
s s k
e
u

= + + (11.25)
( )
( ) ( )
( )
( )
( )
1
o
e F P
d
k H s H s
s V s V s
s k
u

= (11.26)
11.7.2.1 Modulador de Fase
O modulador de fase obtido fazendo ( ) 0
F
V s = . Aplicando esta condio s equaes 11.25 e
11.26, obtemos
( )
( )
( )
0
2 o P
d
H s
s V s
s k
e
u = + (11.27)
e
( )
( )
( )
e P
d
H s
s V s
k
u = (11.28)
Dimensionando a frequncia de corte de ( ) H s acima da mxima frequncia do sinal modulador
( )
P
V s , podemos aproximar a equao 11.27 por
( )
( )
0
2
P
o
d
V s
s
s k
e
u = +
cuja representao no domnio do tempo
( )
( )
0
P
o
d
v t
t t
k
u e = + (11.29)
Verificamos na equao 11.29, que a sada do VCO exatamente um sinal modulado em fase, e
com desvio de fase 1
d
k | A = .
11.7.2.2 Modulador de Frequncia
Fazendo ( ) 0
P
V s = , obtemos o modulador de frequncia. Esta condio aplicada s equaes 11.25
e 11.26 implica em
( )
( ) ( )
( )
0
2
1
o
o F
k H s
s V s
s s
e
u

= + (11.30)
e
( )
( ) ( )
( )
1
o
e F
k H s
s V s
s
u

= (11.31)
Como o filtro ( ) H s passa-baixas, a funo de transferncia ( ) ( )
1 H s passa-altas, e com
frequncia de corte inferior prxima frequncia de corte superior de ( ) H s . Dimensionando a
frequncia de corte de ( ) H s consideravelmente abaixo da mnima frequncia de ( )
F
V s , podemos
considerar ( ) ( )
1 H s aproximadamente constante na faixa de passagem de ( )
F
V s . Portanto,
podemos aproximar a equao 11.30 por
( ) ( )
0
2
o
o F
k
s V s
s s
e
u = + (11.32)
Diferenciando a equao 11.32, obtemos a frequncia ( )
o
s O , dada por
163
( ) ( )
0
o o F
s k V s
s
e
O = +
cuja representao no tempo
( ) ( )
0 o o F
t k v t e e = + (11.33)
Verificamos facilmente na equao 11.33 que a sada do VCO exatamente um sinal modulado em
frequncia, e com desvio de frequncia
o
k e A = .
Com esta tcnica de modulao de FM, podemos obter frequncia de portadora extremamente
estvel, bastando usar um oscilador a cristal para gerar o sinal ( )
in
t u .
11.7.3 Modulador FM com Multiplicador de Frequncia
Um procedimento muito comum nos sistemas de modulao FM, consiste em utilizar um oscilador
a cristal com frequncia e
0
, e gerar um sinal de FM com portadora em Ne
0
. Isto facilmente realizado
pelo sistema da Fig. 11.7. Neste caso, a sada do VCO conectada a um divisor por N.

Fig. 11.7: Modulador FM com multiplicador de frequncia.
Podemos considerar o VCO e o divisor como sendo um novo VCO com constante
o o
k k N ' = .
Desta forma, as equaes desenvolvidas no item 11.7.2.2 so aplicadas diretamente ao sistema da Fig.
11.7. Portanto, temos
( ) ( )
0 o o F
t k v t e e ' = +
Se considerarmos ( )
oN
t u a sada, a frequncia
( ) ( )
0 oN o F
t N Nk v t e e ' = + (11.34)
Verificamos na equao 11.34 que a frequncia da portadora Ne
0
, e o desvio de frequncia
o
Nk e ' A = .
O projeto deste modulador feito como no item 11.7.2.2, simplesmente considerando
o
k' no lugar
de k
o
.
11.7.4 Sintetizador de Frequncias
O sintetizador de frequncias um circuito capaz de gerar frequncias muito precisas, segundo
uma determinada programao. Os sintonizadores digitais de rdio so exemplos tpicos de
sintetizadores de frequncias. O esquema basicamente o mesmo do item 11.7.3, mas sem o sinal
modulador, conforme a Fig. 11.8.
164

Fig. 11.8: Sintetizador de frequncias.
O sinal de entrada ( )
in
t u gerado por um oscilador a cristal com frequncia e
0
, e a sada ( )
oN
t u ,
com frequncia Ne
0
. O divisor por N simplesmente um contador programvel.
11.7.5 Sintetizador de Frequncias com Prescaler
Os sintetizadores podem ser usados para gerar frequncias muito elevadas, na faixa de centenas de
MHz e alguns GHz. Os contadores programveis, devido complexidade dos circuitos lgicos, no
conseguem operar nestas faixas de frequncias. A soluo para este problema o uso de divisores
fixos (no programveis), com circuitos lgicos simples, mas rpidos, chamados prescalers. A
configurao bsica encontra-se na Fig. 11.9.

Fig. 11.9: Sintetizador de frequncias com prescaler.
A frequncia de sada
0 oN
NP e e = , e a programao feita a cada intervalo de frequncia
0 oN
P e e A = .
11.7.6 Sintetizador de Frequncias com Prescaler de Mdulo P+Q
O sintetizador com prescaler apresentado no item anterior, possui o inconveniente da frequncia de
sada variar em saltos de
0
Pe . Quando P grande, no caso de frequncia de sada muito elevada, a
resoluo do sintetizador muito ruim. Para solucionar este problema, usamos um prescaler de
mdulo duplo. Este tipo de prescaler faz a diviso por P ou P+Q, segundo um sinal de controle. O
circuito que emprega este tipo de prescaler est representado na Fig. 11.10.
165

Fig. 11.10: Prescaler de mdulo P+Q.
Os divisores A e N so programveis, sendo que N A > . Inicialmente, 0 SN = e 0 SA = . Com
0 SA = , o prescaler est programado para dividir por P+Q. A contagem tem incio, com a aplicao
do sinal de entrada com frequncia e
oN
. Os contadores A e N so incrementados simultaneamente a
cada P+Q ciclos do sinal e
oN
. Quando a contagem em A completada, ocorre o transbordamento do
contador e 1 SA = . Nesta condio, o prescaler reiniciado e programado para dividir por P. A
contagem continua at completar o contador N, quando ocorre o transbordamento e 1 SN = , quando
ento, o processo reinicia. Entretanto, o contador N j havia acumulado a contagem de A, restando
apenas N A para completar. O nmero de ciclos D do sinal e
oN
necessrios para um ciclo de
trabalho completo
( ) ( ) D P Q A N A P D QA NP = + + = +
Verificamos que, para cada ciclo de sada, em e
o
, devemos ter D ciclos em e
oN
. Portanto, a
frequncia de entrada
( )
oN o
QA NP e e = + (11.35)
Normalmente usamos 1 Q = , e a equao 11.35 torna-se
( )
oN o
A NP e e = + (11.36)
Verificamos na equao 11.36 que a frequncia e
oN
pode ser ajustada a cada intervalo e
o
. Portanto,
basta escolher o valor apropriado de e
o
, para dimensionar a resoluo do sintetizador de frequncias.
O sinal de RESET deve ser um pulso muito estreito, e gerado a cada transio de SN. O circuito
formado pelos inversores e a porta ou-exclusivo, realizam esta tarefa. Considerando o atraso de
propagao do sinal nas portas inversoras, temos o diagrama de sinais da Fig. 11.11.

Fig. 11.11: Pulso de RESET.
Este sintetizador pode ser incorporado ao modulador FM, permitindo o ajuste digital da frequncia
da portadora, conforme a Fig. 11.12.
166

Fig. 11.12: Modulador FM com sintetizador de frequncias.
11.8 Detectores de Fase
Existem vrios tipos de detectores de fase, cada um com caractersticas distintas. Vamos estudar
somente trs detectores, que abrangem as classes existentes.
11.8.1 Detector de Fase por Multiplicao Analgica
Este tipo de detector utiliza um multiplicador analgico (clula de Gilbert), para estimar a
diferena de fase entre dois sinais, conforme a Fig. 11.13.
Vd(t)
Vo(t)
Clula de Gilbert
Vin(t)

Fig. 11.13: Detector de fase por multiplicao analgica.
Considerando ( ) ( )
0
cos
in in
v t A t e | = + e ( ) ( )
0
cos
o o
v t A t e = , a tenso ( )
d
v t dada por
( ) ( ) ( ) ( ) ( ) ( )
0 0 0
cos cos cos cos 2
2
o in
d o in
A A
v t A A t t t e e | | e | = + = + + (11.37)
Assumindo que a sada do detector aplicada a um filtro passa-baixas, que elimina as componentes
de frequncia na faixa de 2e
0
, podemos aproximar a equao 11.37 por
( ) ( ) cos
2
o in
d
A A
v t | = (11.38)
e cujo grfico encontra-se na Fig. 11.14.
Verificamos que a faixa de atuao do detector 0 | t s s , e a tenso de sada v
d
zero quando o
erro de fase 2 t . Quando usado em um PLL, o sincronismo ocorre com diferena de fase igual a
2 t . Podemos notar tambm que a curva de deteco de fase no linear e decrescente.
O detector por multiplicao rpido, mas muito dependente da amplitude e da forma de onda dos
sinais.
167

Fig. 11.14: Grfico da tenso de sada do detector, em funo do erro de fase.
11.8.2 Detector de Fase com Ou-Exclusivo
Este detector necessita que as formas de onda sejam quadradas e simtricas. O circuito bsico
encontra-se na Fig. 11.15.
Vo(t)
Vd(t)
Vin(t)

Fig. 11.15: Detector de fase com ou-exclusivo.
O grfico da Fig. 11.16 mostra a tenso de sada ( )
d
v t em funo da diferena de fase dos sinais
de entrada.

Fig. 11.16: Grfico de tenso de sada em funo da diferena de fase.
A diferena de fase | entre ( )
in
v t e ( )
o
v t dada por

2 T
T
t
|
A
= (11.39)
Aplicando ( )
d
v t a um filtro passa-baixas, obtemos o valor mdio, que dado por
168
( )
2
d
A T
v t
T
A
= (11.40)
( )
d
A
v t |
t
= (11.41)
A equao 11.41 mostra que a curva de deteco de fase linear, e a faixa de atuao do detector
0 | t s s , conforme a Fig. 11.17. Quando usado em um PLL, este detector deve estabelecer o
sincronismo com erro de fase 2 t , e possvel estabelecer o sincronismo em frequncias harmnicas.
O detector com ou-exclusivo rpido, mas muito dependente da simetria da onda quadrada.

Fig. 11.17: Curva de deteco de fase.
11.8.3 Detector de Fase Sequencial com Flip-Flop
Este detector muito verstil pois possui uma ampla faixa de deteco, e insensvel assimetria
dos sinais de entrada. O circuito bsico encontra-se na Fig. 11.18, onde os flip-flops tipo D so
sensveis transio positiva.
Vo(t)
F2
CLK
D Q
Q
1
RESET
F1
CLK
D Q
Q
Vin(t)
Vd(t)

Fig. 11.18: Detector de fase sequencial com flip-flop.
Para analisar o circuito, vamos considerar inicialmente que a sada Q de cada flip-flop est em 0, e
os sinais de entrada representados pelos grficos da Fig. 11.19.
A entrada ( )
o
v t est atrasada em fase em relao a ( )
in
v t . Isto significa que ( )
in
v t sobe antes de
( )
o
v t , sendo
1
1 Q = e
2
0 Q = . Quando ( )
o
v t sobe, a sada Q
2
troca de estado,
2
1 Q = , e rapidamente o
sinal de RESET pe as sadas Q
1
e Q
2
em nvel 0. O que se observa em Q
2
um pulso extremamente
rpido. Entretanto, Q
1
permanece alto pelo intervalo de tempo AT. O processo se repete a cada perodo
T dos sinais de entrada.
Se ( )
o
v t estiver adiantada em relao a ( )
in
v t , fcil deduzir que os grficos de Q
1
e Q
2
so
permutados.
169
A diferena de fase | entre ( )
in
v t e ( )
o
v t dada por

2 T
T
t
|
A
=
e a diferena de fase estimada pelo valor mdio de ( )
d
v t .
Quando 0 | > , ( )
d
v t corresponde ao valor mdio de Q
1
. Entretanto, quando 0 | < , ( )
d
v t
corresponde ao valor mdio negativo de Q
2
. Portanto, podemos considerar
( )
2
d
A
v t |
t
= (11.42)

Fig. 11.19: Formas de onda dos sinais de entrada e sada.
Este detector linear, insensvel a assimetria dos sinais dos sinais de entrada, e possui faixa de
atuao muito ampla, 2 2 t | t s s , conforme a Fig. 11.20.
Uma caracterstica interessante, e muito til, deste circuito, que tambm funciona como detector
de frequncia, ou seja, quando a diferena de frequncia dos sinais de entrada muito alta, gerando
erro de fase fora da faixa de atuao, ( )
d
v t aponta o sinal de maior frequncia. Esta propriedade
garante que o PLL sempre entra em sincronismo, evidentemente respeitando a faixa de operao do
VCO.

Fig. 11.20: Faixa de atuao do detector de fase.

Eletrônica IV - Amplificadores de Potência e Modulação AM

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Eletrônica IV - Amplificadores de Potência e Modulação AM

Enviado por

Direitos autorais:

Formatos disponíveis

Eletrnica IV

Fernando Antnio Pinto Barqui

. A resistncia trmica depende de vrios fatores

Você também pode gostar