Você está na página 1de 2

PRACTICA 4: CONTADOR ASCENCENTE-DESCENDENTE MOD4 EN VHDL Y

CON QUARTUS II Y FPGA ALTERA DE2


OBJETIVOS
Disear y programar un contador binario MOD-4 en una tarjeta de desarrollo FPGA.
Al finalizar la prctica, el alumno debe ser capaz de:
- Disear, simular y sintetizar un contador utilizando mquinas de estado en
vhdl
- Editar y crear un smbolo que represente un circuito lgico.
- Programar en un FPGA un cualquier contador
MATERIAL
- Ordenador personal con Quartus II;
- Tarjeta de desarrollo de lgica programable DE2 de Altera.
DURACIN
1 sesin
INTRODUCCIN
En esta prctica el alumno va a aprender a generar smbolos de circuitos digitales, y
utilizando el esquemtico implementar un contador ascendente-descendente. El alumno
al hacer algunas modificaciones, puede extender la cuenta a ms bits, y as encender ms
leds de la tarjeta FPGA. Adems va a conocer todas las prestaciones que ofrece el utilizar
una FPGA.
DESARROLLO PRCTICO
Implementar un contador ascencente-descendente MOD-4 en la tarjeta Altera DE2.
Para facilidad, el cdigo se encuentra en las pesentaciones de clase.
El diseo se implementar mediante el software Quartus II de Altera, se guardar con el
nombre y se sintetizar en la tarjeta de laboratorio con la FPGA.
Como siempre, antes de comenzar a trabajar, se debe crear el directorio de trabajo para la
prctica de esta sesin.
Compilar el diseo y verificar que no haya ningn error.
Simular el contador y registrar la cuenta, Verificamos que efectivamente el contador
trabaja como se desea.
Luego, creamos el smbolo esquemtico del contador, para ser utilizado posteriormente.
Para generar el smbolo, el cdigo en VHDL debe estar compilado y no debe tener ningn
error.
Para crear un smbolo para un diseo VHDL, con el archivo de diseo abierto
contador.vhd seleccionamos File Create/Update Create Symbol Files for Current
File.
Selecciona File Open, cambiar el tipo de archivo para *.bsf, encontrar y elegir
contador.bsf para ver el nuevo smbolo para tu diseo basado en VHDL
En un nuevo diseo llamamos los dos smbolos esquemticos (clk1 Hz de la prctica 3 y
este nuevo diseo) para poder enlazar:
Procedemos ahora a etiquetar las entradas y el bus de salida.
Salvamos este archivo final.
Nota: Recuerden revisar la jerarqua en la ventana correspondiente (Project Navigator y
Files)
Procedemos entonces a la asignacin de pines del archivo esquemtico final:
Recuerde antes compilar para que aparezcan los pines en el mapa de conexiones.
Una vez que compil, puede descargar el programa a la tarjeta FPGA y verificar su
funcionamiento.
PREGUNTAS Y NUEVO DISEO
1.- Qu operacin se observa a la salida (LEDs) del circuito (FPGA)?
_________________________________________________________________________
2.- Es posible modificar la cuenta para que su contador ascendente-descendente sea un
MOD-10?
_________________________________________________________________________
3.- Si su respuesta es afirmativa, cuntos leds ocupara para desplegar la cuenta?
____________________________________________________________________
4.- Si su respuesta es afirmativa modifique el programa y sintetice en el FPGA.