Familias Logicas

TECNOLOG A DE COMPUTADORES
Tema 2. Tec nol ogas bi pol ar es sopor t e

de c i r c ui t os di gi t al es
TC. Tema 2. Tecnologas bipolares soporte de circuitos digitales
Cont eni do
Tec nol ogas bi pol ar es sopor t e de c i r c ui t os di gi t al es
Introduccin a la lgica integrada.
Estimacin y Evaluacin de las propiedades de los
Circutos Integrados (C.I.).
La familia lgica RDL. Anlisis y estimacin de las
caractersticas elctricas.
Lgica Integrada TTL. Estudio de la puerta bsica.
Configuraciones de salida.
Circutos Integrados TTL de prestaciones mejoradas.
Otras Familias bipolares: ECL e I
2
L.
I nt r oduc c i n a l a l gi c a i nt egr ada
Conc ept o de l gi c a i nt egr ada
Un c i r c ui t o i nt egr ado (CI )
es aquel en el c ual t odos
l os c omponent es,
i nc l uyendo t r ansi st or es,
di odos, r esi st enc i as,
c ondensador es y al ambr es
de c onex i n, se f abr i c an e
i nt er c onec t an
c ompl et ament e sobr e un
c hi p o past i l l a
semi c onduc t or a de si l i c i o.
Una vez c onst r ui do, el c hi p
se enc i er r a en una c psul a
pl st i c a o de c er mi c a
dot ada de pi nes de
c onex i n a l os c i r c ui t os
ex t er nos.
I nvenc i n del c hi p
Jack Ki l by-1958
Esc al as de i nt egr ac i n (I )
SSI .- Si gni f i c a Smal l Sc al e I nt egr at i on (i nt egr ac i n en
pequea esc al a)
Comprende los chips que contienen menos de 13
compuertas.
Ejemplos: compuertas y flip flops. Los Circuitos Integrados SSI
se fabrican empleando tecnologas ttl, cmos y ecl. Obviamente
los primeros Circuitos Integrados eran SSI .
MSI .- Si gni f i c a Medi um Sc al e I nt egr at i on (i nt egr ac i n en
medi ana esc al a),
Comprende los chips que contienen de 13 a 100 compuertas.
Ejemplos: codificadores, registros, contadores , multiplexores, de
codificadores y demultiplexores. Los Circuitos Integrados MSI se
fabrican empleando tecnologas ttl, cmos, y ecl.
Esc al as de i nt egr ac i n (I I )
LSI .- si gni f i c a Lar ge-Sc al e I nt egr at i on ( i nt egr ac i n en
al t a esc al a)
Comprende los chips que contienen de 100 a 1000
compuertas.
Ejemplos: memorias, unidades aritmticas y lgicas (alu's),
microprocesadores de 8 y 16 bits . Los Circuitos Integrados LSI
se fabrican principalmente empleando tecnologas i
2
l, nmos y
pmos.
VLSI .- Si gni f i c a Ver y Lar ge Sc al e I nt egr at i on (
i nt egr ac i n en muy al t a esc al a)
Comprende los chips que contienen mas de 1000 compuertas
Ejemplos: micro-procesadores de 32 bits, micro-controladores,
sistemas de adquisicin de datos. Los Circuitos Integrados VSLI
se fabrican tambin empleando tecnologas ttl, cmos y pmos
Est i mac i n y Eval uac i n de l as pr opi edades
de l os Ci r c ut os I nt egr ados.
Conc ept o de f ami l i a l gi c a
Una f ami l i a l gi c a es un c onj unt o de el ement os f unc i onal es
(puer t as, bi est abl es,) c on el mi smo c i r c ui t o base y t ec nol oga de
f abr i c ac i n
FAMILIAS LOGICAS
Mixtas Bipolares
TTL
ECL
I2L
Monopolares
pMOS
nMOS
CMOS
BiCMOS
Fami l i as Lgi c as: pr i nc i pi os f undament al es
En gener al l os di odos y t r ansi st or es f unc i onan
c omo c onmut ador es en dos est ados : Cor t e y
Sat ur ac i n.
La snt esi s de c ual qui er f unc i n c ombi nac i onal
pr ec i sa de c i r c ui t os AND,OR e I nver sor es o
bi en c i r c ui t os NAND y NOR.
Cada f ami l i a l gi c a c or r esponde a una f or ma
espec f i c a de di sear l os oper ador es bsi c os,
c ar ac t er i zndose por un c onj unt o de
par met r os est t i c os y di nmi c os, j unt o c on
ot r os f ac t or es.
Fami l i as Lgi c as: Par met r os Bsi c os
Los par met r os bsi c os que c ar ac t er i zan el
c ompor t ami ent o ex t er no de una f ami l i a l gi c a se
pueden agr upar as:
Caractersticas estticas
Niveles de tensin y corriente de entrada y salida
De transferencia
Fan-in, Fan-out
Margen de ruido que acepta un circuito sin confusin de sus niveles
lgicos
Tensin de alimentacin y potencia
Facilidad de interconexin con otras familias
Caractersticas dinmicas
Tiempos de retardo,
Tiempos de subida y bajada
Puerta
Io Ii
Vi Vo
H = High
L = Low
i = input
o = output
V
ih
, V
il
I
ih
, I
il
,
Convenc i ones de subndi c es
V
oh
, V
ol
I
oh
, I
ol
Car ac t er st i c as est t i c as:
Ni vel es de t ensi n de ent r ada y sal i da
Ni vel al t o de l a sal i da (ent r ada), V
OH
(V
I H
).
nivel de tensin considerado como alto para la salida (entrada).
Ni vel baj o de l a sal i da (ent r ada), V
OL
(V
I L
).
nivel de tensin considerado como bajo para la salida (entrada).
Niveles de tensin
indeterminados
Margen de tensin para
niveles altos
niveles bajos
V
H(min)
V
H(max)
V
L(min)
V
L(max)
Cor r i ent es de ent r ada y sal i da
I
I H
(max )
Es la mxima intensidad de entrada cuando existe un 1 lgico a la entrada de la puerta
lgica (P.e. para el CI 74AS04 es de 20A)
I
I L
(max )
Es la mxima intensidad de entrada cuando existe un 0 lgico a la entrada de la puerta
lgica (para el CI 74AS04 es de 0.5mA)
I
OH
(max )
Es la mxima intensidad de salida cuando existe un 1 lgico a la salida de la puerta
lgica (para el 74AS04 es de 2mA)
I
OL
(max )
Es la mxima intensidad de salida cuando existe un 0 lgico a la salida de la puerta
lgica (para el 74AS04 es de 20mA)
I
i
I
o
V
IL
V
OH
Car ac t er st i c a est t i c a de t r ansf er enc i a
Una de l as pr i nc i pal es pr opi edades de un CI es l a
c ar ac t er st i c a est t i c a de t r ansf er enc i a de vol t aj e que
r el ac i ona el vol t aj e de sal i da c on el vol t aj e de ent r ada en
c ondi c i ones de baj a f r ec uenc i a
Car ac t er st i c as est t i c as: Fan-out y Fan-i n
Fan-out
nmero mximo de puertas que se pueden conectar a la
salida sin que se degrade la seal de salida.
Fan-i n
nmero mximo de puertas que se pueden conectar a la
entrada sin que se degrade la operacin de la puerta
lgica.
Fan-out
Fan-out |
H
= I
OH
/I
I H
; Fan-out |
L
= I
OL
/I
I L
I
i
I
o
I
i
I
i
I
i
I
i
Sentido convencional
Sentido real
Fan-i n
El nmer o de ent r adas a
una puer t a l gi c a de una
det er mi nada f ami l i a es un
par met r o c onoc i do c omo
Fan-i n
Por ejemplo: una puerta
NAND de 3 entradas
diramos que tiene un fan-in
de 3
El fan-in de cualquier lgica
no es alto. En CMOS una
puerta AND tiene una fan-in
de 4 como mucho. En TTL
el techo est en 8
Car ac t er st i c as est t i c as: Mr genes de r ui do
El Rui do es t oda per t ur bac i n el c t r i c a i ndeseada,
gener ada por el pr opi o c i r c ui t o o por c ausas ex t er nas que
se suma a l as seal es el c t r i c as
Puerta 1
+
Puerta 2
V
I2L
V
O1L
Voltaje de ruido
V
N

V
I2L
= V
O1L
+V
N

Car ac t er st i c as est t i c as: Mr genes de r ui do
M
H
= V
OH
-V
I H
mxima tensin (voltaje) de entrada que se puede superponer al nivel 1 de
salida para que la entrada de la siguiente puerta sea considerada tambin como 1.
M
L
= V
I L
-V
OL
mxima tensin (voltaje) de entrada que se puede superponer al nivel 0 de
salida para que la entrada de la siguiente puerta sea considerada tambin como 0.
El mar gen de r ui do absol ut o, M, se def i ne c omo el menor de M
H
y M
L
.
Niveles de tensin
indeterminados
niveles altos
niveles bajos
V
e
Niveles de tensin
indeterminados
niveles altos
niveles bajos
V
s

NM
H
=V
OH
-V
IH

NM
L
=V
OL
-V
IL
Car ac t er st i c as est t i c as: di si pac i n de pot enc i a
La t ensi n de al i ment ac i n y l a di si pac i n de pot enc i a son dos
c ar ac t er st i c as est t i c as r el evant es de una f ami l i a l gi c a.
La di si pac i n de pot enc i a de una puer t a l gi c a se c al c ul a
ef ec t uando l a mul t i pl i c ac i n de l a t ensi n de al i ment ac i n c on l a
medi a ar i t mt i c a de l a c or r i ent e que c i r c ul a c uando l a sal i da es 1
(I
CCH
) y l a c or r i ent e que c i r c ul a c uando l a sal i da es 0 (I
CCL
).
Car ac t er st i c as est t i c as: f l ex i bi l i dad l gi c a
Ve1 Ve2 Vs
L L L
L H L
H L L
H H H
Vcc
Ve1
Ve2
Vs
R
Car ac t er st i c as di nmi c as: r et ar dos de pr opagac i n
El r et ar do de pr opagac i n es el t i empo que
t ar da en t r ansmi t i r se un c ambi o de est ado
desde l a ent r ada hast a l a sal i da de una
puer t a est ndar de un CI .
Una de l as c ausas pr i nc i pal es de l os
r et ar dos es el t i empo que t ar dan l os
t r ansi st or es en c onmut ar de c or t e a
c onduc c i n y vi c ever sa.
Car ac t er st i c as di nmi c as: t i empos de pr opagac i n
Ti empo de pr opagac i n L-H (t
pl h
):
Ti empo de pr opagac i n H-L (t
phl
):
Ambos se definen entre el 50% de la tensin de entrada y el 50%
del pulso de salida.
Ti empo de pr opagac i n medi o = (t
pl h
+ t
phl
)/2
Car ac t er st i c as di nmi c as: t i empos de t r ansi c i n
Los t i empos de t r ansi c i n est n asoc i ados a l os
t r ansi t or i os or i gi nados a l as c apac i dades par si t as
Se def i nen ent r e l os punt os c or r espondi ent es al 10% y 90%
de l a t r ansi c i n t ot al de l a t ensi n a l a ent r ada de una
puer t a est ndar de un CI , as t endr emos:
Tiempo de subida (rise) (t
r
):
tiempo asociado al cambio de tensin entre el 10 y el 90
%, o de estado bajo a estado alto.
Tiempo de bajada (fall) (t
f
):
tiempo asociado al cambio de tensin entre el 90 y el 10
%, o de estado alto a estado bajo.
Car ac t er st i c as di nmi c as: t i empos de t r ansi c i n
La f ami l i a l gi c a RDL. Anl i si s y est i mac i n
de l as c ar ac t er st i c as el c t r i c as
Fami l i a l gi c a RTL
RTL son l as i ni c i al es de l as pal abr as i ngl esas Resi st or
Tr ansi st or Logi c .
Es dec i r es una f ami l i a c uyas puer t as se c onst r uyen c on
r esi st enc i as y t r ansi st or es bi pol ar es.
RTL: sal i da a ni vel baj o
Si dos ent r adas est n a ni vel al t o (H-H), suponi endo que est e ni vel sea de 3v.
Tant o Q1 c omo Q2 est ar n sat ur ados si l a es adec uada.
Luego VS= VCE(SAT) = 0,2 V
Par a que se c umpl a l o ant er i or bast ar a que l a gananc i a de l os t r ansi st or es ()
sea super i or a 0,45 (r el ac i n ent r e l a c or r i ent e de c ol ec t or y l a de base).
De esta forma I
B
> I
C
RTL: sal i da a ni vel baj o
Si una de l a dos ent r adas est n a ni vel al t o (H-L), uno de l os
t r ansi st or es se sat ur ar y el ot r o se c or t ar .
Luego VS= VCE1(SAT) = 0,2 V
Cuando l as ent r adas se c ol oc an en l a c ombi nac i n L-L, ni nguno de
l os t r ansi st or es c onduc e, eso pr ovoc a que no c i r c ul e apenas
c or r i ent e por l a r esi st enc i a de 640 y por t ant o l a t ensi n de sal i da
ser de ni vel al t o (H): En el c aso i deal ser a de 3v
RTL: sal i da a ni vel al t o
Las si gl as DTL vi enen de l as
i ni c i al es de l as pal abr as
i ngl esas Di ode Tr ansi st or
Logi c .
Es decir estamos tratando con
una familia compuesta
bsicamente por diodos y
transistores (sin olvidar a las
resistencias).
Los diodos se encargan de
realizar la parte lgica y el
transistor acta como
amplificador inversor.
Fami l i a l gi c a DTL
Cuando una de l as ent r adas (E2)
est a ni vel l ogi c o baj o, el di odo
asoc i ado c onduc e y por t ant o el
punt o P t i ene t ensi n de 0,7v;
est a t ensi n debi do a l os di odos
D3 y D4 hac e i mposi bl e que el
t r ansi st or Q1 c onduzc a, par a
hac er l o en sat ur ac i n deber a
haber una t ensi n en P de:.
DTL: sal i da a ni vel al t o
X X
El t r ansi st or est al c or t e y, por t ant o, l a sal i da a ni vel
l gi c o al t o (apr ox i madament e 5v).
DTL: sal i da a ni vel al t o
Fami l i a l gi c a DTL
Cuando ambas ent r adas est n a
ni vel l gi c o al t o, l os di odos D1 y
D2 l os podemos asi mi l ar a un
i nt er r upt or abi er t o y t ant o l as
uni ones A-K de l os di odos D3 y
D4 (V
D
=0,7v), c omo l a uni n B-E
(V
BE
=0,8v) del t r ansi st or Q1 est n
bi en pol ar i zadas.
La salida estar a nivel lgico bajo
(VCE(SAT)=0.2v), ya que IB>IC para
=100, tal como se desprende de los
clculos indicados
Lgi c a I nt egr ada TTL. Est udi o de l a puer t a
bsi c a. Conf i gur ac i ones de sal i da.
La f ami l i a est ndar TTL
En 1964 Tex as I nst r ument s sac al mer c ado l a pr i mer a
l nea de CI TTL: l as ser i es 54/74 ser i es (54 par a mayor
r ango de t emper at ur a); que c on el t i empo ser a una de
l as mas usadas
Despus muc hos ot r os f abr i c ant es pr oduc i r an CI s TTL,
af or t unadament e, c on el mi smo si st ema de numer ac i n
per mi t i endo l a i nt er c ambi abi l i dad de c omponent es
Al gunas de l as ser i es mas c onoc i das son:
SN74Texas Instruments 74 Series
DM74National Semiconductor 74 Series
S74Signetics 74 Series
Desc r i pc i n del i nver sor TTL
Q3
Q2
D1
Q4
R
C
=1,6k
R
S
=130
V
CC
=5 v
R
E
=1k
R
B
=4k
Q1
V
I
V
O
I nver sor TTL: anl i si s par a V
I
= V
OL
Q3 en OFF
Q2 en OFF
D1
Q4
R
C
=1,6k
R
S
=130
V
CC
=5 v
R
E
=1k
R
B
=4k
V
I
=
0
,
2
v
V
O
=
3
,
6
v
D
BE
D
BC
I
B
1
I nver sor TTL: anl i si s par a V
I
= V
OH
Q3 en SAT
Q2 en SAT
D1
Q4 en OFF
R
C
=1,6k
R
S
=130
V
CC
=5 v
R
E
=1k
R
B
=4k
V
I
=
5
v
V
O
=
0
,
2
v
D
BE
D
BC
I
B
1
V
C3
=1v
R
B
=4k
D
BE
V
CC
=5 v
I
C
2
Puer t a NAND TTL
Q3
Q2
D1
Q4
R
C
=1,6k
R
S
=130
V
CC
=5 v
R
E
=1k
R
B
=4k
V
O
A
B
La sal i da Tot em-pol e
No per mi t e l a c onex i n
di r ec t a de l as sal i das de dos
puer t as TTL di f er ent es.
Cuando l as dos sal i das t i enen
ni vel es l gi c os di st i nt os, se
est abl ec en c ami nos de
c or r i ent e (I
1
I
2
) el evada
(unos 30mA), que super an
ampl i ament e l a I
OLMAX
(16mA) y
que pueden daar l os
t r ansi st or es.
La sal i da en c ol ec t or abi er t o
Per mi t e el c abl eado l gi c o
di r ec t o, el i mi nando Q4 y D1
(AND c abl eada).
Se r equi er e una r esi st enc i a
ex t er na, denomi nada de
Pul l -up , par a obt ener el
ni vel al t o.
El valor de Rpull-up es un
compromiso entre
velocidad, disipacin y
fanout.
Valor tpico: unos pocos
Kohms.
Q3
Q2
R
C
=1,6k
V
CC
=5 v
R
E
=1k
R
B
=4k
Q1
V
I
V
O
Pullup
V
CC
=5 v
La sal i da t r i est ado
Q3
Q2
D1
Q4
R
C
=1,6k
R
S
=130
V
CC
=5 v
R
E
=1k
R
B
=4k
V
O
HAB
D
V
I
HAB.
Q1
Si HAB=0v
V
B4
=0,7v
La sal i da t r i est ado
La sal i da t r i est ado admi t e l a c onex i n di r ec t a de var i as sal i das
ent r e s, en c onf i gur ac i n de bus, ac t i vando sl o una de l as
puer t as e i nhabi l i t ando l as r est ant es.
Varios dispositivos (A, B, C, D) pueden acceder a un bus bidireccional
(S) en un sistema computador.
Slo la informacin de un dispositivo debe aparecer en la salida,
mediante la correcta seleccin (a, b, c, d)
Ni vel es de t ensi n y mar gen de r ui do TTL
1 Lgico
No
predecible
0 Lgico
V
IH max
V
IH min
V
IL max
V
IL min
Entrada
5 V
0 V
2 V
0,8 V
V
IH
V
IL
1 Lgico
0 Lgico
No
predecible
V
OH max
V
OH min
V
OL max
V
OL min
Salida
5 V
0 V
2,4 V
0,4 V
V
OH
V
OL
Ni vel es de c or r i ent e y f an-out
Fan-out ent r e 8 y 10
I
OHmax
= 16 mA
I
OLmax
= -400 A
I
IHmax
= 1,6 mA
I
ILmax
= -40 A
Ret ar dos de pr opagac i n
Vs Ve
Ve
t
Vs
tp
HL
tp
LH
Vs Ve
Ve
t
Vs
tp
HL
tp
LH
15ns 8ns
tp
HL
22ns 12ns
tp
LH
max typ
15ns 8ns
tp
HL
22ns 12ns
tp
LH
max typ
Ci r c ui t os I nt egr ados TTL de
pr est ac i ones mej or adas
Subf ami l i as TTL: vel oc i dad y pot enc i a
TTL de baja
disipacin
(1mW-33ns)
LTTL
TTL Schottky
(20mW-3ns)
STTL
TTL de baja
disipacin con diodos
Schottky (2mW-10ns)
LSTTL
TTL de baja
disipacin con diodos
Schottky mejorada
(1mW-4ns)
ALSTTL
TTL Schottky
mejorada
(7mW-1,5ns)
ASTTL
TTL de alta velocidad
(4mW-3ns)
FTTL
Subf ami l i as TTL: no sat ur adas
Empl ean t r ansi st or es Sc hot t k y, que no se sat ur an en el
est ado baj o, debi do a una uni n Sc hot t k y ent r e c ol ec t or y
base del t r ansi st or .
Subf ami l i as TTL: vel oc i dad vs pot enc i a
Enc apsul ado c omer c i al
Ot r as Fami l i as bi pol ar es:
ECL e I
2
L
Lgi c a de Emi sor es Ac opl ados
(ECL o Emi t t er Coupl ed Logi c )
La f ami l i a l gi c a ECL se enc uent r a a c abal l o ent r e l a
TTL y l a CMOS.
Esta familia naci como un intento de conseguir la rapidez de
TTL y el bajo consumo de CMOS, pero en raras ocasiones se
emplea
ECL se empl ea en l os super c omput ador es
CRAY, FUJITSU, NEC
Ent r e sus c ar ac t er st i c as r el evant es est n:
Los transistores no se saturan
Existe poca diferencia entre los niveles lgicos de tensin
Lgi c a de Emi sor es Ac opl ados
(ECL o Emi t t er Coupl ed Logi c )
Q1
R
C1
+V
CC

Q2
R
C2
-V
CC

V
REF
Input
Output1
Output2
R
E
V
E
Conc l usi ones sobr e ECL
ECL una f ami l i a l gi c a di f c i l par a di sear un
si st ema di gi t al .
Debido a la velocidad con la que ECL funciona
Los estrechos mrgenes de Ruido
La doble alimentacin (positiva y negativa)
Es Costosa
Difcil de interconectar: las salidas no son compatibles
con las entradas
Lgi c a de i nyec c i n i nt egr ada
(I nt egr at ed I nj ec t i on Logi c I
2
L)
Q1
Input
Output
I
0
Q1 Saturado
Input=CA
Output=CC
I
0
Input=CC
Output=CA
I
0
Compar ac i n de f ami l i as: ni vel es de t ensi n

Familias Logicas

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Familias Logicas

Enviado por

Direitos autorais:

Formatos disponíveis

TECNOLOG A DE COMPUTADORES

Tema 2. Tec nol ogas bi pol ar es sopor t e

Você também pode gostar