multitarefa

Para prestar servios eficientes , multitarefa protegido, o 80386 emprega vrios

estruturas de dados especiais . No se trata, no entanto, utilizar as instrues
especiais para
controle multitarefa ; em vez disso, ele interpreta de transferncia de controle
comum
instrues de forma diferente quando se referem s estruturas de dados especiais.
a
registradores e estruturas de dados que suportam multitarefa so:
segmento estado Task
descritor segmento estado Task
registo de tarefas
descritor porto Task
Com estas estruturas o 80386 pode mudar rapidamente a execuo de uma tarefa
para outro , poupar o contexto da tarefa original, de modo que a tarefa pode ser
reiniciado depois. Para alm da mudana de tarefa simples , a 80386 oferece dois
outros recursos de gerenciamento de tarefa :
1. Interrupes e excees podem causar interruptores de tarefas (se necessrio no
projeto de sistema ) . O processador no s muda automaticamente para o
tarefa que lida com a interrupo ou exceo , mas automaticamente
volta para a tarefa quando a interrupo ou exceo interrompida
foi atendido . Tarefas de interrupo pode interromper baixa prioridade
interromper tarefas em qualquer profundidade .
2 Com cada mudar para outra tarefa, o 80386 tambm pode mudar para
outro LDT e para outro diretrio pgina . Assim, cada tarefa pode ter um
diferente mapeamento lgico para linear e linear para fsico diferente
mapeamento . Este mais um recurso de proteo , pois as tarefas podem ser
isolado e impedidas de interferir uma com a outra .
Segmento 7.1 Estado Task
Todas as informaes que o processador precisa para gerenciar uma tarefa
armazenada
em um tipo especial de segmento, um segmento de estado de tarefas ( TSS ) .
Figura 7-1 mostra
o formato de um TSS para a execuo de 80.386 tarefas. ( Outro formato usado
para
executar tarefas de 80.286 ; consulte o Captulo 13 )
Os campos de um TSS pertencem a duas classes :
1 Um conjunto dinmico que as atualizaes do processador com cada interruptor
do
tarefa . Este conjunto inclui os campos que armazenam :
Os registros gerais ( EAX , ECX , EDX , EBX , ESP , EBP , ESI , EDI) .
Os registradores de segmento (ES , CS , SS , DS , FS , GS) .
As bandeiras registar ( EFLAGS ) .
O ponteiro de instruo ( EIP) .
O seletor do TSS da tarefa anteriormente execuo (atualizado
somente quando o retorno esperado ) .
2 Um conjunto esttico que o processador l , mas no muda. este conjunto
inclui os campos que armazenam :
O seletor de LDT da tarefa.
O registo ( PDBR ), que contm o endereo de base da tarefa de
diretrio de pginas (somente leitura quando a paginao est habilitada ) .
Ponteiros para as pilhas para os nveis de privilgio 0-2 .
O T- bit ( debug bit armadilha ), que faz com que o processador para levantar
uma
debug exceo quando ocorre uma alternncia de tarefas . ( Consulte o Captulo 12
Para mais informaes sobre a depurao. )


O mapa base I / O ( consulte o Captulo 8 para obter mais informaes sobre o
uso do / O mapa I).
Segmentos estado da tarefa podem residir em qualquer lugar do espao linear. O
nico caso
que exige cautela quando o TSS abrange um limite de pgina eo
Pgina maior endereado no est presente. Neste caso , o processador gera um
exceo se encontra o no - presente pgina durante a leitura do TSS durante
uma alternncia de tarefas . Tal excepo pode ser evitado por uma de duas
estratgias :
1 Com a atribuio do TSS para que ela no cruzar um limite de pgina .
2 Ao garantir que ambas as pginas so ou ambos presentes ou ambos
no presente no momento em que um comutador de tarefa . Se ambas as pginas
so
no presente , ento o manipulador de falta de pgina deve fazer ambas as pginas
presente
antes de reiniciar a instruo que causou a alternncia de tarefas .











































Figura 7-1. 80386 de 32 bits segmento de estado de tarefas



NOTA
0 significa que a Intel RESERVADOS. No definem .



7.2 TSS Descriptor
O segmento de estado de tarefas, como todos os outros segmentos , definido por
um
descritor. A Figura 7-2 mostra o formato de um descritor de TSS .
O B -bit no campo Tipo indica se a tarefa est ocupado. Um cdigo de tipo
de 9 indica uma tarefa no- ocupado; um tipo de cdigo de 11 indica uma tarefa
ocupado.
As tarefas no so reentrantes . O B - bits permite que o processador para detectar
uma tentativa
para mudar para uma tarefa que j est ocupado.
A base, LIMIT e campos DPL e do G- bit e P -bit tm funes
semelhantes aos seus homlogos em descritores de segmentos de dados. O campo
Limite ,
no entanto , deve ter um valor igual ou superior a 103 uma tentativa de
mudar para uma tarefa cujo descritor TSS tem um limite menor que 103 provoca
uma
exceo. Um limite maior admissvel , e um limite superior, necessria se
um mapa de I / O permisso est presente. Um limite maior pode tambm ser
conveniente para
software de sistemas se dados adicionais so armazenados no mesmo segmento
que a
TSS .
Um processo que tem acesso a um descritor TSS pode causar uma alternncia de
tarefas . em
a maioria dos sistemas os campos DPL de descritores de SST deve ser definido
como zero, de modo
que o software s confiava tem o direito de realizar a alternncia de tarefas .
Ter acesso a um TSS- descritor no d um procedimento do direito
ler ou modificar um TSS . Leitura e modificao s pode ser realizado com
outro descritor que redefine o TSS como um segmento de dados. Uma tentativa de
carregar um descritor TSS em qualquer um dos registradores de segmento ( CS ,
SS , DS, ES , FS ,
GS ) faz com que uma exceo.
Descritores TSS pode residir apenas no GDT . Uma tentativa de identificar um TSS
com um selector que tem TI = 1 ( indicando a corrente LDT ) resulta numa
exceo.

Figura 7-2. TSS Descriptor para 32-bit TSS







7.3 Tarefa Registrar
O registro de tarefas (TR) identifica a tarefa atualmente em execuo, apontando
para o TSS. Figura 7-3 mostra o caminho pelo qual o processador acessa a
TSS atual.
O registo tarefa tem tanto uma poro "visvel" (ou seja, podem ser lidos e
alterado por instrues) e uma poro de "invisvel" (mantida pela
processador para corresponder poro visvel; no podem ser lidos por qualquer
instruo). O seletor na parte visvel seleciona um descritor TSS
no GDT. O processador utiliza a parte invisvel para armazenar em cache a base e
os valores-limite do descritor TSS. Segurando a base eo limite de
registo torna a execuo do trabalho mais eficiente, uma vez que o processador
no necessita de ir buscar estes valores vrias vezes a partir da memria quando
referencia o TSS da tarefa atual.
As instrues LTR e STR so utilizados para modificar e ler o visvel
poro do registo tarefa. Ambas as instrues tomar um operando, um 16-bit
seletor localizado na memria ou em um cadastro geral.
LTR (Load registo tarefa) carrega a parte visvel do registo tarefa
com o operando selector, que deve selecionar um descritor TSS na GDT.
LTR tambm carrega a parte invisvel com informaes do TSS
descritor selecionado pelo operando. LTR uma instruo privilegiada; ele pode
ser executada somente quando CPL zero. LTR geralmente utilizada durante
sistema
inicializao para dar um valor inicial para o registo de tarefa; depois disso,
o contedo da TR so alteradas por operaes de comutao de tarefas.
STR (Loja registo tarefa) armazena a parte visvel do registo tarefa
num registo ou memria palavra geral. STR no privilegiada.




7.4 Tarefa Porto Descriptor
Um descritor porto tarefa fornece uma referncia indireta a um protegido TSS.


A Figura 7-4 mostra o formato de um porto tarefa.
O campo SELECTOR de um porto tarefa deve se referir a um descritor TSS. o valor
de
do RPL neste selector no usada pelo processador.
O campo de DPL de um porto tarefa controla o direito de usar o descritor de
provocar uma alternncia de tarefas. Um procedimento pode no selecionar um
descritor porto tarefa
a menos que o mximo de RPL do selector e o CPL do procedimento
numericamente inferior ou igual ao DPL do descritor. esta restrio
impede que os procedimentos no confiveis de causar uma alternncia de tarefas.
(Note-se que quando um
porto tarefa usado, o DPL do alvo descritor TSS no utilizado para
privilgio verificao.)
Um processo que tem acesso a uma porta de tarefas tem o poder de causar uma
tarefa
mudar, assim como um procedimento que tem acesso a um descritor TSS. 80386
tem portes de tarefas, alm de descritores de SST para satisfazer trs
necessidades:
1 A necessidade para uma tarefa de ter um nico bit de ocupado. Porque o busy-bit
armazenado no descritor de TSS, cada tarefa deve ter apenas uma tal
descritor. No pode, contudo, ser de vrios portes de tarefas que selecionam o
descritor TSS nico.


2 A necessidade de fornecer acesso seletivo s tarefas. Portes Tarefa cumprir
esta necessidade, porque eles podem residir em LDTs e pode ter um DPL que
diferente do descritor DPL TSS. Um procedimento que no faz
tem privilgios suficientes para usar o descritor TSS na GDT (que
geralmente tem um DPL de 0) ainda pode mudar para outra tarefa se tiver
acesso a um porto tarefa para essa tarefa em sua LDT. Com portes de tarefas,
software de sistemas pode limitar o direito de causar interruptores de tarefas para
tarefas especficas.
3 A necessidade de uma interrupo ou exceo para causar uma alternncia de
tarefas. tarefa
Gates tambm pode residir no IDT, oferecendo a possibilidade de interrupes
e excees para causar a alternncia de tarefas. Quando interrupo ou exceo
vetores para uma entrada IDT que contm um porto tarefa, os 80.386
interruptores
para a tarefa indicada. Assim, todas as tarefas no sistema podem se beneficiar de
a proteco conferida pelo isolamento das tarefas de interrupo.
A Figura 7-5 mostra como tanto um porto tarefa numa LDT e uma porta na tarefa
o IDT pode identificar a mesma tarefa.

Figura 7-4. Tarefa Porto Descriptor





Figura 7-5. Tarefa Porto Indiretamente Identifica Task



7.5 Task Switching
O 80386 muda execuo de outra tarefa em qualquer um dos quatro casos:
1 A tarefa atual executa um JMP ou CALL que se refere a um TSS
descritor.


2 A tarefa atual executa um JMP ou CALL que se refere a um porto tarefa.
3 Uma interrupo ou vetores de exceo a um porto tarefa na IDT.
4 A tarefa atual executa um IRET quando a bandeira NT est definido.
JMP, chamada, IRET, interrupes e excees so todos os mecanismos ordinrios
de
a 80386, que pode ser usado em circunstncias que no requerem uma tarefa

switch. Ou o tipo de descritor de referncia ou o NT (tarefa aninhada) bit
na palavra bandeira distingue entre o mecanismo padro e o
variante que faz com que um comutador de tarefa.
Para causar uma alternncia de tarefas, um JMP ou instruo CALL pode se referir
tanto a um TSS
descritor ou para uma porta de tarefa. O efeito o mesmo em ambos os casos: o
80386 muda para a tarefa indicada.
Uma exceo ou interrupo provoca uma alternncia de tarefas quando vetores
para uma tarefa
porto no IDT. Se os vectores a uma interrupo ou trap porto no IDT, uma
alternncia de tarefas no ocorre. Consulte o Captulo 9 para obter mais
informaes sobre o
mecanismo de interrupo.
Se invocado como uma tarefa ou como um procedimento da tarefa interrompida,
uma
manipulador de interrupo sempre retorna o controle para o procedimento de
interrupo no
interrompeu tarefa. Se a bandeira NT definida, no entanto, o alimentador uma
interromper tarefas ea IRET volta para a tarefa interrompida.
Uma operao de alternncia de tarefas envolve estas etapas:
1. Verificando que a tarefa atual permitido mudar para o designado
tarefa. Regras de privilgio de acesso a dados se aplicam no caso de JMP ou ligue
instrues. O DPL do TSS descritor ou tarefa porto deve ser menor
que ou igual ao mximo de CPL e RPL do selector de porto.
Excees, interrupes e IRETs tm permisso para mudar as tarefas
independentemente do DPL do porto tarefa alvo ou descritor TSS.
2 Verificar que o descritor TSS da nova tarefa est marcada presente
e tem um limite de validade. Quaisquer erros at este ponto ocorrer no
contexto da tarefa de sada. Os erros so restartable e pode ser
manipulado de uma maneira que transparente para os procedimentos de
aplicao.
3 Salvando o estado da tarefa atual. O processador encontra a base
endereo do atual TSS em cache no registo tarefa. Ele copia os
registros para o atual TSS (EAX, ECX, EDX, EBX, ESP, EBP, ESI,
EDI, ES, CS, SS, DS, FS, GS, eo registrador de flag). O campo de EIP
do TSS aponta para a instruo aps o que causou a tarefa
switch.
4. Carregando o registro de tarefas com o selector da entrada da tarefa
Descritor TSS, marcando descritor TSS da tarefa recebida como ocupado,
e definir os TS (tarefa comutada) bit do RSU. O seletor
ou o operando de uma instruo de transferncia de controle ou retirado do
um porto tarefa.
5. Carregando estado da tarefa de entrada de sua TSS e retomar
execuo. Os registros so carregados registo LDT; a bandeira
registo; o general registra EIP, EAX, ECX, EDX, EBX, ESP, EBP,
ESI, EDI; os registradores de segmento ES, CS, SS, DS, FS e GS; e PDBR.
Quaisquer erros detectados neste passo ocorrem no contexto da entrada
tarefa. Para um manipulador de exceo, parece que a primeira instruo
da nova tarefa ainda no foi executado.


Note-se que o estado da tarefa de sada sempre salvo quando uma alternncia de
tarefas
ocorre. Se a execuo dessa tarefa retomada, que comea aps a
instruo que causou a alternncia de tarefas. Os registros so restaurados para o
valores que realizou quando a tarefa parou execuo.

Cada interruptor tarefa define os TS (tarefa comutada) pouco nos RSU (mquina
palavra de estado). A bandeira TS til para sistemas de software, quando um co-
processador
(tal como um coprocessador numricos) est presente. Os sinais de bit que a TS
contexto da co-processador pode no corresponder actual tarefa 80386.
Captulo 11 discute a pouco TS e co-processadores com mais detalhes.
Manipuladores de exceo que as excees campo tarefa-switch na tarefa de
entrada
(excees devido a testes de 4-16 da Tabela 7-1) devem ser cautelosos sobre
tomar qualquer medida que possa colocar o seletor que causou a exceo.
Tal ao provavelmente far com que outra exceo, a no ser a exceo
manipulador examina primeiro o seletor e corrige qualquer problema em potencial.
O nvel de privilgio em que a execuo retomada na tarefa de entrada
restringida nem afetada pelo nvel de privilgio em que a sada
tarefa estava sendo executado. Como as tarefas so isolados por seu endereo
separado
espaos e TSS e porque as regras de privilgio pode ser usado para prevenir
imprprio
acesso a um TSS, sem regras de privilgios so necessrios para limitar a relao
entre os CPLs das tarefas. A nova tarefa comea a executar no
nvel de privilgio indicado pelo RPL do valor selector CS que carregado
do TSS.






Tabela 7-1. Controlos efectuados durante uma alternncia de tarefas
Teste Teste Descrio Exceo
NP exceo =-Segment no presente, falha GP = proteo geral, TS =
Invlido TSS, SF = Stack culpa erro cdigo seleciona
1 descritor Incoming TSS NP Incoming TSS
presente


2 descritor Incoming TSS GP Incoming TSS
marcado no-ocupados
3 Limite de entrada TSS TS Incoming TSS
superior ou igual a 103
Todos os valores de registro e do seletor so carregados
Selector 4 LDT de entrada TS Incoming TSS
tarefa vlido
5 LDT da tarefa recebida TS Incoming TSS
presente
6 selector CS vlido
Testes de validade de um seletor de verificar se o selector est na correta
mesa (por exemplo., o selector de LDT refere-se ao GDT), encontra-se dentro dos
limites
a mesa, e refere-se ao tipo adequado de descritor (por exemplo, o LDT
selector refere-se a um descritor de LDT). Cdigo TS
segmento
7 segmento Cdigo est presente segmento Cdigo NP
8 Cdigo segmento DPL corresponde segmento Cdigo TS
CS RPL
9 segmento de pilha vlido
Testes de validade de um seletor de verificar se o selector est na correta
mesa (por exemplo., o selector de LDT refere-se ao GDT), encontra-se dentro dos
limites
a mesa, e refere-se ao tipo adequado de descritor (por exemplo, o LDT
selector refere-se a um descritor de LDT). Segmento GP Stack
10 segmento de pilha est presente segmento SF Stack
11 segmento de pilha segmento DPL = CPL SF Stack
12 Stack-seletor de segmento RPL = CPL GP Stack
13 DS, ES, FS, seletores GS so Segmento GP
vlido
Testes de validade de um seletor de verificar se o selector est na correta
mesa (por exemplo., o selector de LDT refere-se ao GDT), encontra-se dentro dos
limites
a mesa, e refere-se ao tipo adequado de descritor (por exemplo, o LDT
selector refere-se a um descritor de LDT).
14 DS, ES, FS, GS segmentos Segmento GP
so legveis
15 DS, ES, FS, segmentos GS segmento NP
esto presentes
16 DS, ES, FS, GS segmento Segmento DPL GP
CPL (a no ser que estes so
conformando segmentos)

7.6 Tarefa Linking
O campo de link de volta do TSS eo NT (tarefa aninhada) bit da bandeira
palavra em conjunto permitem o 80386 para retornar automaticamente a uma
tarefa que chamou
outra tarefa ou foi interrompida por outra tarefa. Quando uma instruo CALL, uma
interromper instruo, uma interrupo externa, ou uma excepo provoca um
mudar para uma nova tarefa, o 80386 preenche automaticamente o link de volta
de novo
TSS com o selector de SST da tarefa de sada e, ao mesmo tempo,
define o bit NT na bandeira registo da nova tarefa. A bandeira NT indica
se o campo de back-link vlido. Os novos lanamentos tarefa de controle por
execuo de uma instruo IRET. Ao interpretar um IRET, os 80.386 examina
a bandeira NT. Se NT est definido, o 80386 volta para a tarefa selecionada por
o campo de back-link. Tabela 7-2 resume os usos desses campos.




Tabela 7-2. Efeito da alternncia de tarefas na movimentada, NT, e link de volta



Afetados Campo Efeito da JMP Efeito das
Instruo de chamada Instruo IRET Instruo
Pouco movimentada de Set, deve ser ajustado, deve ser 0 Inalterado,
entrante tarefa 0 antes antes deve ser ajustado
Pouco movimentada de eliminada inalterada, Cleared
tarefa de sada (j definido)
NT pouco apagada Definir Inalterado
tarefa entrante
NT pouco de Inalterado Cleared
tarefa de sada
Back-link Set Inalterado a sada Inalterado
tarefa de entrada selector TSS
Back-link Inalterado Inalterado
tarefa de sada

7.6.1 Bit Busy Evita Loops
O B-bit (bit de ocupado) do descritor de TSS assegura a integridade do
back-link. Uma cadeia de back-links podem crescer em qualquer comprimento
como tarefas de interrupo
interromper outras tarefas de interrupo ou como chamadas tarefas chamar
outras tarefas. a
ocupado bit garante que a CPU pode detectar qualquer tentativa de criar um loop. A
lao que indicaria uma tentativa de reintroduzir uma tarefa que j est ocupado;
no entanto, o TSS no um recurso reentrable.
O processador utiliza a pouco ocupado da seguinte forma:
1 Quando se muda para uma tarefa, o processador automaticamente ajusta o
ocupado
bit da nova tarefa.



2 Ao mudar de uma tarefa, o processador automaticamente limpa o
bit ocupado da idade tarefa se essa tarefa no para ser colocado sobre o
back-elo da cadeia (isto , a instruo causando a mudana de tarefa JMP
ou IRET). Se a tarefa colocada em volta da cadeia de-ligao, o bit de ocupado
permanece fixado.
3 Quando se muda para uma tarefa, o processador sinaliza uma exceo se o
pouco movimentada da nova tarefa j est definido.
Por estas aes, o processador impede uma tarefa de mudar a si prprio ou
para qualquer tarefa que est em uma cadeia de back-link, impedindo assim a
reentrada invlido
em uma tarefa.
O pouco ocupado eficaz mesmo em configuraes de multiprocessador, porque
o processador afirma automaticamente um bloqueio de nibus quando ele define ou
limpa o
pouco ocupado. Essa ao garante que dois processadores no invocar o mesmo
tarefa, ao mesmo tempo. (Consulte o Captulo 11 para saber mais sobre
multiprocessamento.)
7.6.2 Modificando Task Vnculos
Qualquer alterao da ordem de ligao de tarefas s deve ser realizado
por um software que pode ser confivel para atualizar corretamente o back-link e
da
ocupado bits. Tais mudanas podem ser necessrias para retomar uma tarefa
interrompida antes
a tarefa que ele interrompido. Software confivel, que remove uma tarefa da
back-elo da cadeia deve seguir uma das seguintes polticas:
1 Primeiro altere o campo back-link no TSS da tarefa interromper,
desmarque a movimentada bits no descritor TSS da tarefa removido do
a lista.
2 Certifique-se de que no h interrupes ocorrem entre a atualizao da cadeia
de volta-link
eo pouco ocupado.
7.7 Tarefa Address Space
O selector e PDBR campos LDT do TSS dar projetistas de sistemas de software
flexibilidade na utilizao de recursos do segmento e mapeamento da pgina
80386. por escolha apropriada dos mapeamentos do segmento e de pgina para
cada tarefa,
tarefas podem compartilhar espaos de endereos, pode ter espaos de endereos
que so em grande parte
distintos um do outro, ou podem ter qualquer grau de partilha entre estes
dois extremos.
A habilidade para tarefas de ter espaos de endereos distintos um importante
aspecto de proteco 80386. Um mdulo em uma tarefa no pode interferir com a
mdulo em outra tarefa se os mdulos no tm acesso ao mesmo endereo
espaos. Os recursos de gerenciamento de memria flexveis de 80386 permitem
que os sistemas
designers para atribuir reas de espao de endereos compartilhado para os
mdulos de
diferentes tarefas que se destinam a cooperar uns com os outros.

7.7.1 Tarefa Linear-to-Fsica Mapeamento Espacial
As opes para organizar os mapeamentos lineares para fsico de tarefas cair
em duas classes gerais:
1 Um linear para fsico mapeamento compartilhado entre todas as tarefas.
Quando a paginao no est habilitado, esta a nica possibilidade. sem pgina
tabelas, todos os endereos lineares mapear para os mesmos endereos fsicos.
Quando a paginao est habilitada, este estilo de mapeamento linear para fsico


resulta da utilizao de um diretrio de pgina para todas as tarefas. O espao
linear
utilizada pode exceder o espao fsico disponvel, se o funcionamento
sistema tambm implementa memria virtual em nvel de pgina.
2. Vrias linear para fsico mapeamentos parcialmente sobrepostas.
Este estilo implementado usando um diretrio de pgina diferente para cada
tarefa. Porque a PDBR (pgina base diretrio registo) carregado a partir
o TSS com cada mudana de tarefa, cada tarefa pode ter uma pgina diferente
diretrio.
Em teoria, os espaos de endereos lineares de diferentes tarefas podem mapear
para
endereos fsicos completamente distintas. Se as entradas de pgina diferente
diretrios apontam para diferentes tabelas de pginas e as tabelas de pginas
apontam para
diferentes pginas de memria fsica, em seguida, as tarefas no compartilham
qualquer fsico
endereos.
Na prtica, uma parte dos espaos de endereos lineares de todas as tarefas deve
mapeadas para os mesmos endereos fsicos. Os segmentos estaduais tarefa deve
caber em uma
espao comum, de modo que o mapeamento de endereos TSS no se altera
enquanto a
processador est lendo e atualizando o TSSs durante uma alternncia de tarefas. o
linear
espao mapeado pela GDT tambm deve ser mapeado para um espao fsico
comum;
caso contrrio, o efeito do GDT vencido. A Figura 7-6 mostra como o
espaos lineares de duas tarefas podem se sobrepor no espao fsico,
compartilhando
tabelas de pginas.
7.7.2 Tarefa espao lgico Endereo
Por si s, uma linear para fsico mapeamento espao comum no permite
compartilhamento de dados entre tarefas. Para compartilhar dados, as tarefas
tambm deve ter um comum
lgico-linear para o mapeamento do espao; ou seja, eles tambm devem ter
acesso a
descritores que apontam em um espao de endereo linear compartilhado. Existem
trs
maneiras de criar mapeamentos de espao de endereos lgicos para fsico
comuns:
1 Via do GDT. Todas as tarefas tm acesso aos descritores do GDT. Se
esses descritores apontam para um espao linear-address que mapeado para
um espao fsico-address comum para todas as tarefas, as tarefas podem
compartilhar dados e instrues.
2 Ao compartilhar LDTs. Dois ou mais tarefas podem usar o mesmo LDT se o LDT
seletores em sua TSSs selecionar o mesmo segmento LDT. aqueles
Descritores LDT-residentes que apontam para um espao linear que mapeado a
um espao fsico comum permitir que as tarefas para compartilhar memria fsica.
Este mtodo de compartilhamento mais seletivo do que compartilhar pelo GDT; o
partilha pode ser limitado a tarefas especficas. Outras tarefas no sistema
podem ter diferentes TLDs que no lhes do acesso ao compartilhada
reas.
3. por aliases descritor em LDTs. possvel que certos descritores
de diferentes LDTs para apontar para o mesmo espao de endereo linear. Se isso
espao de endereo linear mapeado para o mesmo espao fsico por pgina
mapeamento das tarefas envolvidas, esses descritores de permitir que as tarefas a
compartilhar o espao comum. Tais descritores so comumente chamados


"aliases". Este mtodo de partilha ainda mais selectivo do que o
antes dois; outros descritores nos LDTs pode apontar para linear distinta
endereos ou para endereos lineares que no so compartilhados.



Figura 7-6. Parcialmente sobrepostos espaos lineares