MORALES CALDERN ETHIEL SALVADOR

CIRCUITOS DIGITALES
TAREA # 3

Investigar y describir las dos arquitecturas de una computadora.

La arquitectura de computadoras es el diseo conceptual y la estructura operacional
fundamental de un sistema de computadora. Es decir, es un modelo y una descripcin
funcional de los requerimientos y las implementaciones de diseo para varias partes de
una computadora, con especial inters en la forma en que la unidad central de proceso
(CPU) trabaja internamente y accede a las direcciones de memoria.

El ordenador recibe y enva la informacin a travs de los perifricos por medio de los
canales. La CPU es la encargada de procesar la informacin que le llega al ordenador.
El intercambio de informacin se tiene que hacer con los perifricos y la CPU. Todas
aquellas unidades de un sistema exceptuando la CPU se denomina perifrico, por lo que
el ordenador tiene dos partes bien diferenciadas, que son: la CPU (encargada de
ejecutar programas y que est compuesta por la memoria principal, la Unidad aritmtico
lgica (UAL) y la Unidad de Control) y los perifricos (que pueden ser de entrada, salida,
entrada-salida y comunicaciones).

Hay dos arquitecturas distintas relacionadas con el uso y distribucin de la memoria:
Arquitectura de von Neumman y Arquitectura Harvard.

Arquitectura de von Neumann: Tradicionalmente los sistemas con microprocesadores
se basan en esta arquitectura, en la cual la unidad central de proceso (CPU), est
conectada a una memoria principal nica (casi siempre slo RAM) donde se guardan las
instrucciones del programa y los datos. A dicha memoria se accede a travs de un
sistema de buses nico (control, direcciones y datos).



En un sistema con arquitectura Von Neumann el tamao de la unidad de datos o
instrucciones est fijado por el ancho del bus que comunica la memoria con la CPU. As
un microprocesador de 8 bits con un bus de 8 bits, tendr que manejar datos e
instrucciones de una o ms unidades de 8 bits (bytes) de longitud. Si tiene que acceder
a una instruccin o dato de ms de un byte de longitud, tendr que realizar ms de un
acceso a la memoria.

El tener un nico bus hace que el microprocesador sea ms lento en su respuesta, ya
que no puede buscar en memoria una nueva instruccin mientras no finalicen las
transferencias de datos de la instruccin anterior.

Las principales limitaciones que nos encontramos con la arquitectura Von Neumann son:

La limitacin de la longitud de las instrucciones por el bus de datos, que hace que
el microprocesador tenga que realizar varios accesos a memoria para buscar
instrucciones complejas.
La limitacin de la velocidad de operacin a causa del bus nico para datos e
instrucciones que no deja acceder simultneamente a unos y otras, lo cual impide
superponer ambos tiempos de acceso.

Los ordenadores con arquitectura Von Neumann constan de las siguientes partes:



La arquitectura Von Neumann realiza o emula los siguientes pasos secuencialmente:

1) Obtiene la siguiente instruccin desde la memoria en la direccin indicada por el
contador de programa y la guarda en el registro de instruccin.

2) Aumenta el contador de programa en la longitud de la instruccin para apuntar a la
siguiente.

3) Descodifica la instruccin mediante la unidad de control. sta se encarga de coordinar
el resto de componentes del ordenador para realizar una funcin determinada.

4) Se ejecuta la instruccin. sta puede cambiar el valor del contador del programa,
permitiendo as operaciones repetitivas.

5) Regresa al paso N 1.


* La arquitectura Von Neumann describe a la computadora con 4 secciones principales:
la unidad lgica y aritmtica (ALU), la unidad de control, la memoria, y los dispositivos de
entrada y salida (E/S).

* En este sistema, la memoria es una secuencia de celdas de almacenamiento
numeradas, donde cada una es un bit, o unidad de informacin.
La instruccin es la informacin necesaria para realizar, lo que se desea, con la
computadora.
Las celdas contienen datos que se necesitan para llevar a cabo las instrucciones, con la
computadora.

* El tamao de cada celda y el nmero de celdas vara mucho de computadora a
computadora, y las tecnologas empleadas para la memoria han cambiado bastante; van
desde los rels electromecnicos, tubos llenos de mercurio en los que se formaban los
pulsos acsticos, matrices de imanes permanentes, transistores individuales a circuitos
integrados con millones de celdas en un solo chip.



Arquitectura Harvard: Este modelo, que utilizan los Microcontroladores PIC, tiene la
unidad central de proceso (CPU) conectada a dos memorias (una con las instrucciones y
otra con los datos) por medio de dos buses diferentes.



Una de las memorias contiene solamente las instrucciones del programa (Memoria de
Programa), y la otra slo almacena datos (Memoria de Datos).

Ambos buses son totalmente independientes lo que permite que la CPU pueda acceder
de forma independiente y simultnea a la memoria de datos y a la de instrucciones.
Como los buses son independientes estos pueden tener distintos contenidos en la
misma direccin y tambin distinta longitud.
Tambin la longitud de los datos y las instrucciones puede ser distinta, lo que optimiza el
uso de la memoria en general.

Para un procesador de Set de Instrucciones Reducido, o RISC (Reduced Instruccin Set
Computer), el set de instrucciones y el bus de memoria de programa pueden disearse
de tal manera que todas las instrucciones tengan una sola posicin de memoria de
programa de longitud.
Adems, al ser los buses independientes, la CPU puede acceder a los datos para
completar la ejecucin de una instruccin, y al mismo tiempo leer la siguiente instruccin
a ejecutar.
Ventajas de esta arquitectura:

* El tamao de las instrucciones no est relacionado con el de los datos, y por lo tanto
puede ser optimizado para que cualquier instruccin ocupe una sola posicin de
memoria de programa, logrando as mayor velocidad y menor longitud de programa.

* El tiempo de acceso a las instrucciones puede superponerse con el de los datos,
logrando una mayor velocidad en cada operacin.


Referencias:
monografias.com/trabajos28/arquitectura-von-neumann/arquitectura-von-neumann
www.fing.edu.uy/tecnoinf/cursos/arqcomp/material/teorico/arq-teorico05.pdf