LGICA PROGRAMABLE

]
]
]
]

Introduccin
Simple PLDs
Complex PLDs
FPGAs

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] Diseo tradicional: basado en CIs
estndar SSI/MSI
] Obtencin de la funcin lgica
] Reduccin a trminos producto
] Minimizacin:
Nmero de integrados
Retardo de propagacin

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] Sistemas actuales de diseo digital:
Dispositivos lgicos programables (PLDs)
Microcontroladores (capacidad para ejecutar
un conjunto de instrucciones)
ASICs (Application Specific Integrated
Circuits): circuitos integrados diseados a
medida

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] Dispositivos lgicos programables:
integrados LSI/VLSI
estructura circuital regular y flexible
configurables para realizar la funcin lgica
requerida
programables (estructura de interruptores)

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] Ventajas de los PLDs

Menos dispositivos en el diseo

Menor coste
Menos espacio de tarjeta
Menor consumo
Flexibilidad para modificar el diseo
Automatizacin del diseo

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] Dispositivos lgicos programables:
clasificacin
SPLDs (Simple PLDs): basados en campos
AND-OR
CPLDs (Complex PLDs): basados en campos
AND-OR
FPGAs: basados en bloques lgicos
formados por multiplexores o tablas (LUTs)

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] Introduccin
> Simple PLDs
] Complex PLDs
] FPGAs

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] SPLDs
PROMs
PALs, GALs
PLAs

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] PROMs

Programmable Read Only Memory

Campo AND fijo (decodificador completo)
Campo OR programable
Se usan para almacenamiento de datos
(LUTs: look-up tables)
Dispositivos borrables: EPROMs, EEPROMs

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
I3

I2

I1

I0
Conexin programable
Conexin fija

Campo AND
fijo

Campo OR
programable

Estructura interna de una PROM

O3 O2 O1 O0
Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
A1

A0

A1 A0
00
01
10
11

D3D2D1D0
0 0 1 0
0 1 0 1
1 0 1 1
1 0 1 0

Ejemplo de programacin
de una PROM
D3
Fernando Beltrn

D2

D1

D0
Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] PALs y GALs

Programmable Array Logic

Campo AND programable
Campo OR fijo
Desarrolladas por Monolithic Devices en 1976
GAL: Generic Array Logic (PAL borrable
elctricamente)

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
I5

I4

I3

I2

I1

I0
Conexin programable
Conexin fija

Campo AND
programable

Campo OR fijo

Con esta estructura se

pueden implementar
4 funciones de 6 entradas
y hasta 4 trminos producto

Estructura interna de una PAL

Fernando Beltrn

O3 O2 O1 O0
Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] Denominacin
PAL22V10
Nmero de
entradas

Tipo:
L: salida combinacional
R: salida con registros
V: salida verstil

Nmero de
salidas

] Informacin en:

http://www.ti.com/sc/docs/products/proglgc/index.htm

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] PAL16L8

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] PAL16R4

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] PAL22V10

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE

PAL22V10
(detalle)

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] 22V10
12 entradas (I)
10 entradas/salidas (I/O)
Cada pin I/O posee asociada una OLM
(Output Logic Macrocell)
Cada macrocelda posee un biestable
La salida de cada macrocelda se puede configurar
como combinacional o con registro
La salida puede configurarse como activa en alto
o en bajo
Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] 22V10
Nmero de trminos producto variable de 8
a 16
Todos los biestables del OLM comparten:
Seal de reloj (mismo flanco activo)
Reset asncrono (AR)
Preset sncrono (SP)

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE

Esquema de una macrocelda de salida

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE

Posibles configuraciones de la macrocelda de salida

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] PLAs

Programmable Logic Array

Campo AND programable
Campo OR programable
Desarrolladas por la firma Signetics
Corporation en 1975

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
I5

I4

I3

I2

I1

I0
Conexin programable

Campo AND
programable

Estructura interna de una PLA

Fernando Beltrn

Campo OR
programable

O3 O2 O1 O0
Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] Tecnologa de programacin
Bipolar
Cada interruptor es un fusible que se funde con
un pico de corriente
Una vez programado no se puede reprogramar
(OTP: One Time Programmable)

MOS
Cada interruptor es un transistor MOS de puerta
aislada
EPLD: borrado por luz ultravioleta
EEPLD: borrado elctrico
Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] Introduccin
] Simple PLDs
> Complex PLDs
] FPGAs

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] CPLDs
Complex Programmable Logic Devices
Contiene varios bloques lgicos, cada uno
similar a un pequeo PLD
Los bloques lgicos se comunican mediante
interconexiones programables
Se obtiene un uso altamente eficiente del
rea de silicio
El origen de las CPLDs son las EPLDs de
Altera (1984)
Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] EPLDs de Altera http://www.altera.com

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] EPLDs de Altera

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] EPLDs de Altera

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] CPLDs
Tomamos como ejemplo las CPLDs de la
firma Xilinx http://www.xilinx.com

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] Introduccin
] Simple PLDs
] Complex PLDs
> FPGAs

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] Tecnologa Gate Array
Desarrollada por IBM en los aos 70
Basada en circuitos que contienen:
Puertas lgicas simples
Elementos de interconexin
Elementos de entrada/salida

Todos estos elementos son conectados

entre s en el momento de la fabricacin del
chip para obtener el diseo lgico deseado
Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE

Puertas lgicas sencillas

Elementos de interconexin

Elementos de entrada/salida

Gate Arrays
Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] FPGAs
Field Programmable Gate Arrays
Formadas por:
Bloques lgicos
Bloques de entrada/salida
Canales de interconexin

Los bloques lgicos constan de:

Tablas (look-up tables)
Multiplexores
Registros
Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE

Bloques lgicos

Elementos de interconexin

Elementos de entrada/salida

FPGAs
Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] La primera FPGA fue desarrollada por
Xilinx en 1984, y se denominaba LCA
(Logic Cell Array)
] Configurables mediante elementos de
memoria RAM (voltil). Se precisa una
EPROM externa de configuracin
] Tomamos como ejemplo la serie
XC4000 de Xilinx
Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] Estructura general de una FPGA
CLB

Slew
Rate
Control

CLB
D

S witch
Ma trix

Passive
Pull-Up,
Pull-Down

Vcc

Output
Buffer

Pad

Input
Buffer

CLB

CLB

Programmable
Interconnect

Delay

I/O Blocks (IOBs)

C1 C2 C3 C4
H1 DIN S/R EC
S/R
Control

G4
G3
G2
G1

F4
F3
F2
F1

G
Func.
Gen.

DIN

H'

Fernando Beltrn

EC
RD

G'
H'
S/R
Control

DIN

SD

F'

G'

H'

H'

G'

H
Func.
Gen.
F
Func.
Gen.

SD

F'

F'

EC
RD

Configurable
Logic Blocks (CLBs)
Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE

Fernando Beltrn

Dpto. Ingeniera Electrnica y Comunicaciones

LGICA PROGRAMABLE
] Sistemas de desarrollo
Software diseado para ayudar al usuario a
realizar un desarrollo basado en PLD de una
manera sencilla
Generalmente incluyen:

Fernando Beltrn

Editor HDL (Hardware Description Language)

Editor de mquinas de estado
Captura de esquemtico
Simulador temporal

Dpto. Ingeniera Electrnica y Comunicaciones