Você está na página 1de 8

LISTA DE EXERCÍCIOS PRÁTICOS SOBRE SISTEMAS DIGITAIS

by AJP © 2014

1.

Realize as seguintes conversões entre bases de numeração binária, decimal e hexadecimal (base 2, 10 e 16 respetivamente):

 

a. 8 10 = ? 2

g. 00111100 2 = ? 16

b. 15 10 = ? 16

h. 2AF 16 = ? 10

c. 255 10 = ? 2

i. 345 16 = ? 2

d. 255 10 = ? 16

j. 110001 2 = ? 16

e. 100 10 = ? 2

k. 1100011 2 = ? 10

f. 11001100 2 = ? 10

l. 6CD 16 = ? 2

2.

Efetue as seguintes subtrações, utilizando o “complemento para dois”:

 

a. X – Y = 1011100 – 1110010

 

b. X – Y = 10101111 – 01110011

3.

Encontre o “complemento para dois” dos seguintes valores binários:

 

a. 11101001

b. 10010111

c. 1011110

4.

Aplicando os vários teoremas aprendidos, prove que as seguintes condições são verdadeiras:

 

a.

A AB A

b.

AB AB A

c.

A( A B) AB

d.

AB AC ( A C)(A B)

e.

( A B)(A C)(B C) ( A B)(A C)

5.

Simplifique as seguintes expressões lógicas:

 

a. w xy yxz

b. w x(x y)

c.

w x(x y) z zy

d. v w wx yz

e. v w[x y(z w)]

1

6.

Considerando o que aprendeu sobre portas lógicas e diagramas lógicos, escreva as seguintes expressões em diagramas:

a.

f ( A, B,C) AB AC

b. f ( A, B,C) A ABC

c. f ( A, B,C, D) DB A C BA DC A DA

7. Realize o diagrama lógico da expressão lógica seguinte, apenas recorrendo a portas lógicas do tipo NAND e NOR:

f ( A, B,C) ABC C B( A CB)(A B)

8. A partir das tabelas de verdade seguintes, determine as expressões lógicas utilizando mapas de Karnaugh:

a)

b)

   

b

   

a

c

F

 

a

b

c

d

F

       

0

0

0

1

0

0

0

0

1

       

0

0

1

0

0

0

0

1

0

       

0

1

0

0

0

0

1

0

1

       

0

1

1

0

0

0

1

1

0

       

1

0

0

1

0

1

0

0

1

       

1

0

1

1

0

1

0

1

1

       

1

1

0

0

0

1

1

0

1

       

1

1

1

0

0

1

1

1

1

 

1

0

0

0

1

1

0

0

1

0

1

0

1

0

1

1

0

1

1

0

1

1

0

0

0

1

1

0

1

0

1

1

1

0

0

1

1

1

1

0

9. Considere as funções lógicas a seguir dadas e determine para cada uma:

a. O mapa de Karnaugh

b. A expressão lógica simplificada

c. O diagrama lógico e a correspondente conversão para portas NAND.

2

i. f ( A, B,C) (B C)(C A)(A B)

ii. ( A, B,C, D)

f

iii. ( A, B,C, D)

f

iv. ( A, B,C, D)

f

f

v. ( A, B,C, D)

m(0,1,3,6,9,11,12,13,15)

m(0,2,3,4,5,7,8,9,13,15)

M (2,6,10,14)

M (0,3,4,5,6,7,11,13,14,15)

10. A partir dos mapas de Karnaugh seguintes, determine as expressões lógicas:

a)

b)

AB CD
AB
CD

00

01

11

10

AB CD
AB
CD

00

01

11

10

00

 

1

   

00

1

1

   

01

 

1

1

1

01

1

   

1

11

1

1

1

 

11

1

1

   

10

   

1

 

10

1

   

1

11. Considerando os valores “don’t care”, desenhe os mapas de Karnaugh e determine as expressões lógicas simplificadas, para as seguintes funções lógicas:

a. f (W , X ,Y , Z )

b.

f (A, B,C)

m(0,2,4,5,8,14,15) d (W , X ,Y , Z )

m(3,5,6) d(A, B,C)

m(0,7)

m(7,10,13)

12. Desenhe os diagramas lógicos para as funções do exercício anterior, recorrendo apenas a portas lógicas NOR.

13. Implemente a função do circuito da figura seguinte:

a. Utilizando portas NAND de 2 entradas.

b. Utilizando portas NAND de 3 entradas.

do circuito da figura seguinte: a. Utilizando portas NAND de 2 entradas. b. Utilizando portas NAND

3

14. Implemente a função do circuito da figura seguinte:

a. Utilizando portas NAND de 2 entradas.

b. Utilizando portas NOR de 2 entradas.

NAND de 2 entradas. b. Utilizando portas NOR de 2 entradas. 15. A partir da tabela

15. A partir da tabela de verdade da função f dada, simplifique utilizando o mapa de Karnaugh para ambas as formas canónicas e efectue a comparação de resultados.

as formas canónicas e efectue a comparação de resultados. 16. A partir do diagrama lógico da

16. A partir do diagrama lógico da figura seguinte, obtenha a forma canónica de soma de produtos da expressão lógica:

a forma canónica de soma de produtos da expressão lógica: 17. Determine a função booleana que

17. Determine a função booleana que descreve a operação do circuito seguinte:

booleana que descreve a operação do circuito seguinte: 18. Use uma tabela de verdade para mostra

18. Use uma tabela de verdade para mostrar quando a saída do seguinte circuito é 1.

para mostra r quando a saída do seguinte circuito é 1. 19. O quadro de decisão

19. O quadro de decisão de um pequeno concelho é composto por três comissários. Cada comissário pode votar a favor ou contra as moções apresentadas, carregando num botão. Se dois ou mais comissários votarem a favor, a moção é aprovada. Projete um circuito lógico que receba os três votos como entrada e acenda uma lâmpada verde se aprovada a moção ou vermelha se for recusada.

4

20. Uma central de purificação de água utiliza um tanque para a esterilização química e outro tranque maior para a decantação e arejamento. Cada tanque está equipado com dois sensores que medem a altura da água em cada tanque e o fluxo de água para cada tanque. Quando o nível de água ou do fluxo é muito elevado, os sensores produzem uma saída de nível lógico alto. Projete um circuito lógico que faça soar um alarme sempre que o nível de água em ambos os tanques é elevado e qualquer um dos fluxos é elevado, ou ambos os fluxos são elevados e qualquer um dos níveis é elevado.

21. Muitos veículos automóveis têm incorporados circuitos lógicos que alertam o condutor para a existência de problemas ou potenciais problemas. Num carro em particular, um besouro soa sempre que a chave da ignição é rodada e uma das portas se encontra aberta ou um dos cintos de segurança não está colocado. O besouro também soa se a chave não for rodada mas os faróis estão acessos. Adicionalmente, o motor não arranca se a chave não estiver na ignição, a caixa não estiver em ponto neutro, não estiverem todas as portas fechadas e não estiverem todos os cintos de segurança colocados. Projete um circuito lógico que aceite como entrada todas as condições referidas e soe o besouro e arranque o motor quando apropriado.

22. Um sinal de arranque ON/OFF rege o funcionamento de um motor de um compressor de uma unidade de ar condicionado de grandes dimensões. De um modo geral, o sinal de arranque liga quando a saída do sensor de temperatura S excede a temperatura de referência. Contudo, é pedido que limite os arranques do compressor a certas horas do dia, mas também possibilite aos técnicos ligar e desligar o compressor através de um mecanismo de controlo manual (override). Está disponível um indicador de hora do dia com saídas digitais, D, assim como um interruptor de override manual, M. Um temporizador independente, T, impede o arranque do compressor se este tiver sido desligado há menos de 10 minutos. Projete um circuito lógico que incorpore os estados das quatro variáveis (S, D, M, T) e produza a condição ON/OFF correta para o arranque do compressor.

23. Um(a) estudante consulta o seu boletim universitário e descobre que frequentar um curso de especialização em electrónica, desde que cumpra os seguintes critérios:

a. Completou pelo menos 60 créditos e está em boa posição como estudante de engenharia.

b. Ou completou 60 créditos, é estudante de engenharia e têm autorização do departamento.

c. Ou completou menos de 60 créditos e é estudante de engenharia em estágio.

d. Ou está em boa posição e tem autorização do departamento.

e. Ou é estudante de engenharia e não tem autorização do departamento.

Encontre a declaração equivalente mais simples, que indique qual a elegibilidade do(a) estudante para o curso.

5

24.

O basebol é um desporto complicado e, por vezes, o gestor tem dificuldade em acompanhar todas as regras em que se baseiam as decisões. Para ajudar a sua equipa favorita, foi-lhe pedido que projetasse um circuito lógico que acenda uma lâmpada sempre que o gestor deve dar o sinal de “roubar a base”. As regras foram-lhe transmitidas por um fã do basebol, com conhecimentos limitados do jogo, da seguinte forma:

a. Não há outros corredores, o lançador é dextro e o corredor é rápido; ou

b. Existe um outro corredor na 3ª base, o lançador é canhoto e ambos os corredores são rápidos; ou

c. Existe um outro corredor na 2ª base, o lançador é canhoto e ambos os corredores são rápidos.

Sob nenhuma circunstância, o sinal deve ser dado se todas as bases tiverem corredores. Desenhe o circuito lógico que implemente estas regras, indicando quando deve ser dado o sinal.

25.

Faça uma breve comparação entre as famílias de portas lógicas 74XX e 4000, salientando características individuais, vantagens e desvantagens de cada família.

26.

Faça uma apresentação dos principais parâmetros das caraterísticas comerciais de portas lógicas em circuitos integrados.

27.

Descreva os vários tipos de entradas/saídas que podem existir num circuito integrado.

28.

A partir do descodificador da figura seguinte, implemente as funções indicadas.

X P Y ( , , Z )   (0,1,4,5)

X

P Y

(

,

,

Z

)

(0,1,4,5)

(

Q X

,

Y

,

Z

)

(2,3,6,7)

29.

A partir do descodificador da figura seguinte, implemente as funções indicadas.

da figura seguinte, implemente as funções indicadas. 30. A partir do descodificador da figura seguinte,

30.

A partir do descodificador da figura seguinte, implemente as funções indicadas.

X F Y ( Z )   (1,3,5,7)

X

F Y

(

Z

)

(1,3,5,7)

,

,

(

G Z

X

,

Y

,

)

(0,2,4,6)

6

31. Considere as formas de onda da figura seguinte, representativas das entradas de um circuito biestável R-S assíncrono (latch). Desenhe a onda de saída.

32. Considere as formas de onda da figura seguinte, representativas das entradas de um biestável
32. Considere as formas de onda da figura seguinte, representativas das entradas de
um biestável R-S assíncrono. Desenhe a onda de saída.
33. Considere as formas de onda da figura seguinte, representativas das entradas de um biestável
33. Considere as formas de onda da figura seguinte, representativas das entradas de
um biestável R-S assíncrono. Desenhe a onda de saída.
34. Considere as formas de onda da figura seguinte, representativas das entradas de um latch
34. Considere as formas de onda da figura seguinte, representativas das entradas de
um latch R-S assíncrono. Desenhe a onda de saída.
35. Considere as formas de onda da figura seguinte, representativas das entradas de um circuito
35. Considere as formas de onda da figura seguinte, representativas das entradas de
um circuito biestável síncrono tipo D, ativado por nível (latch). Desenhe a onda
de saída.
36. Considere as formas de onda da figura seguinte, representativas das entradas de um biestável
36. Considere as formas de onda da figura seguinte, representativas das entradas de
um biestável tipo D síncrono ativado por flanco. Desenhe a onda de saída.
37. Considere as formas de onda da figura seguinte, representativas das entradas de um biestável
37. Considere as formas de onda da figura seguinte, representativas das entradas de
um biestável tipo D ativado por nível. Desenhe a onda de saída.
7
7

38. Considere as formas de onda da figura seguinte, representativas das entradas de um biestável tipo D ativado por nível. Desenhe a onda de saída.

39. Considere as formas de onda da figura seguinte, representativas das entradas de um biestável
39. Considere as formas de onda da figura seguinte, representativas das entradas de
um biestável master-slave JK síncrono activado por flanco. Desenhe a onda de
saída.
JK síncrono activado por flanco. Desenhe a onda de saída. 40. Considere as formas de onda
JK síncrono activado por flanco. Desenhe a onda de saída. 40. Considere as formas de onda
JK síncrono activado por flanco. Desenhe a onda de saída. 40. Considere as formas de onda

40. Considere as formas de onda da figura seguinte, representativas das entradas de um biestável master-slave JK síncrono activado por flanco. Desenhe a onda de saída.

JK síncrono activado por flanco. Desenhe a onda de saída. 41. Considere as formas de onda
JK síncrono activado por flanco. Desenhe a onda de saída. 41. Considere as formas de onda
JK síncrono activado por flanco. Desenhe a onda de saída. 41. Considere as formas de onda

41. Considere as formas de onda da figura seguinte, representativas das entradas de um biestável master-slave JK síncrono activado por flanco. Desenhe a onda de saída.

JK síncrono activado por flanco. Desenhe a onda de saída. 42. Considere as formas de onda
JK síncrono activado por flanco. Desenhe a onda de saída. 42. Considere as formas de onda
JK síncrono activado por flanco. Desenhe a onda de saída. 42. Considere as formas de onda

42. Considere as formas de onda da figura seguinte, representativas das entradas de um biestável master-slave JK síncrono activado por flanco. Desenhe a onda de saída.

das entradas de um biestável master-slave JK síncrono activado por flanco. Desenhe a onda de saída.

8