Você está na página 1de 12

TECSUP PFR

Electrnica Digital

UNIDAD V

FLIP-FLOPS
Los dispositivos biestables poseen dos estados de estables, denominados SET
(activacin) y RESET (desactivacin), en los cuales se pueden mantener
indefinidamente, por lo que estos dispositivos son muy adecuados como elementos de
almacenamiento. La diferencia bsica entre latches y Flip-Flops es la manera en que
cambian de un estado a otro.
1.

LATCHES
El Latch (cerrojo) es un dispositivo de almacenamiento de dos estados, que se
suele agrupar en una categora diferente a la de los flip-flops. Un Latch es un
tipo de multivibrador biestable, debido a que presenta realimentacin (feedback)
regenerativa caracterstica de todos los multivibradores. Se
muestran a
continuacin dos ejemplos.

Para estos Latchs las entradas son los terminales S Set y R Reset y las
salidas Q y Q . Podemos describir su funcionamiento de acuerdo a la
siguiente tabla que nos muestra su funcionamiento para el caso (b):

47

Electrnica Digital

TECSUP PFR

Los smbolos lgicos para los casos (a) y (b) se muestran en las figuras

Se le aade al circuito bsico del Latch un terminal ms denominado, entrada de


habilitacin; la salida Q ser controlada por los terminales R y S, mientras la
entrada de habilitacin ( EN , enable ) este a nivel alto , si esto no sucede el
Latch no cambia de estado hasta que la entrada EN este activa . El Diagrama y
Smbolo lgicos se muestran a continuacin.

Existe otro Latch con entrada de habilitacin que se denomina Latch D, se


diferencia del Latch S-R en que slo tiene una entrada adems del de
habilitacin. En este tipo la salida Q es igual a la entrada D cuando la entrada de
habilitacin EN est a nivel alto.

48

TECSUP PFR

Electrnica Digital

Un ejemplo de CI Latch D con entradas de habilitacin es el 7475, este


dispositivo esta compuesto por cuatro latches, observe que cada entrada de
habilitacin EN activa a nivel alto esta compartida por dos latches y se designa
por entrada de control ( E0-1 y E 2-3 ) . La X en la tabla de verdad designa una
condicin indiferente. En este caso, cuando la entrada EN est a nivel bajo, da
lo mismo el valor que tenga la entrada D, ya que las salidas no se ven afectadas
y permanecen en los estados en que se encontraban.
2.

DISPARO DE FLIP-FLOPS POR FLANCOS

49

Electrnica Digital

TECSUP PFR

Los Flip-Flops son dispositivos biestables sncronos. Esto significa que los
cambios en la salida se producen sincronizadamente con los pulsos de control en
la entrada de reloj.
Un Flip-Flop disparado por flanco cambia de estado con el flanco positivo ( flanco
de subida ) o con el flanco negativo ( flanco de bajada ) del impulso de reloj y es
sensible a sus entradas slo en esta transicin del reloj.
A continuacin mostraremos los smbolos lgicos y las tablas de verdad de tres
tipos : S-R, D y JK . Ntese que estos se pueden disparar por flanco positivo (
No hay circulo en la entrada C ) o por flanco negativo ( Hay un circulo en la
entrada C ) , la entrada C es la entrada de reloj.

50

TECSUP PFR

Electrnica Digital

51

Electrnica Digital

TECSUP PFR

La mayora de los circuitos integrados Flip-Flops tienen tambin entradas


asncronas. Estas son entradas que pueden variar el estado del Flip-Flop
independientemente del reloj. Generalmente recibe el nombre de Inicializacin
o Preset (PRE) y Borrado o Clear (CLR). Un nivel activo en la entrada de
Preset pone a SET el dispositivo, y un nivel activo en la entrada de Clear lo pone
en estado de RESET

Como ejemplo de CI tenemos al 7474, este dispositivo contiene dos flip-flops


idnticos pero que son independientes uno del otro, excepto que comparten Vcc
y Tierra. Estos son disparados por flanco positivo y disponen de las entradas
asncronas de Preset y Clear activadas a nivel bajo.

Tenemos tambin al CI 7476 , presenta dos flip-flops pero disparados por flanco
negativo, con entradas de Preset y Clear activadas con nivel bajo.

52

TECSUP PFR

3.

Electrnica Digital

TIPO MAESTRO ESCLAVO


Dos de los tipos fundamentales de los flip-flops maestro-esclavo, son los
disparados por pulso (pulse- triggered) y los flip-flops con estradas de datos
aisladas ( data lock-out ). En ambos casos los datos se introducen en el flip-flop
con el flanco anterior del impulso del reloj, pero la salida no refleja el estado de
la entrada hasta que llega el flanco posterior. Otra caracterstica ms entre
ambos tipos es que el disparado por pulso no permite variar los datos mientras el
impulso del reloj se encuentre activo, mientras que el de tipo con entrada de
datos aislada no posee esta restriccin.
A continuacin mostramos su smbolo lgico y su tabla de verdad.

Un CI del tipo maestro-esclavo es el 74107, el cual es disparado con flanco


negativo y slo presenta el control asncrono de Clear.

53

Electrnica Digital

4.

TECSUP PFR

CARACTERSTICAS DE OPERACIN
Es necesario conocer las caractersticas de funcionamiento de estos dispositivos,
a continuacin nombramos las ms importantes.

RETARDO DE PROPAGACION.- Se define como el intervalo de tiempo requerido

para que se produzca un cambio en la salida una vez que se ha aplicado una
seal en la entrada, como ejemplo mostramos a continuacin el retardo de
propagacin entra la seal de reloj y la salida (a), y la de las entradas asncronas
y la salida (b).
(a)

(b)

TIEMPO DE SET-UP ( Establecimiento ).- ( ts ) Es el intervalo mnimo de tiempo

que los niveles lgicos deben de mantenerse constantes en las entradas antes de
que llegue el flanco de disparo del impulso de reloj, de modo que dichos niveles
sincronicen correctamente en el flip-flop. Se muestra como ejemplo este caso
para un flip-flop tipo D.

54

TECSUP PFR

Electrnica Digital

TIEMPO DE HOLD ( Mantenimiento ).- ( th ) Es el intervalo mnimo de tiempo

que los niveles lgicos deben de mantenerse constantes en las entradas despus
de que haya pasado el flanco de disparo del impulso del reloj, de modo que
dichos niveles sincronicen correctamente en el flip-flop. Para el caso de un flipflop tipo D.

FRECUENCIA MAXIMA DEL RELOJ.- ( f max ) Es la mayor velocidad a ala que se


puede disparar al flip-flop de manera fiable. Para frecuencias de reloj superiores
a la mxima, el dispositivo puede ser incapaz de responder lo suficientemente
rpido.

ANCHURA DE IMPULSOS.- ( tw ) Este parmetro es especificado por los


fabricantes para la entrada del reloj, Preset y Clear .
5.

APLICACIONES

Divisin de Frecuencia.- Una de las aplicaciones ms comunes de los flip-flops es


el de divisor de frecuencia, con un factor de divisin de 2 n donde n representa el
nmero de flip-flops usados.
Implementaremos el siguiente circuito y observaremos las formas de las seales
para el reloj (CLK), la salida QA y QB

Usaremos un flip-flop del tipo JK con disparo en el flanco Negativo y con entrada
asncrona de SET (para usar esta entrada, la conectaremos a fuente para
desactivarla ), el esquema de sus terminales fsicos se muestra a continuacin y
corresponde al CI 74113

55

Electrnica Digital

TECSUP PFR

Implementaremos el siguiente circuito lgico usando el CI 74113:

La simulacin de su implementacin fsica la presentamos a continuacin, Se


sugiere al estudiante realizar la implementacin con el programa de simulacin y
luego compara el resultado del diagrama de tiempos con los resultados
mostrados a continuacin.

56

TECSUP PFR

Electrnica Digital

Ntese que las salidas de los dos flip-flops QA y QB cambian en los flancos de
bajada de la seal de reloj, como el mostrado al inicio con una flecha. Y que
efectivamente para QA la duracin de la seal es el doble del de la seal de
reloj y para QB la duracin es el doble del tiempo de QA y el cudruple del de la
seal de reloj:
Para QA :
Para QB:

21=2
22=4

un flip-flop
dos flip-flops

Contadores.-

Otra de las aplicaciones es la implementacin de contadores


binarios. Usaremos nuevamente flip-flops JK para la implementacin del siguiente
circuito lgico y lo simularemos usando el modelo del CI 74113 y el programa
simulador.

Este es un circuito contador binario de cero a siete, lo cual se har evidente


cuando visualicemos el diagrama de tiempos.

57

Electrnica Digital

TECSUP PFR

Para esta implementacin estamos usando tres flip-flops por tanto la cuenta
llegar hasta 2 n donde n toma el valor de 3.
El diagrama de tiempos es :

Ntese que la cuenta empieza con el primer flanco de bajada de la seal de reloj.

58