Eletrônica Digital

PCS 2215
Fundamentos de Engenharia de Computao II
Mdulo 08a Eletrnica Digital
Andrade, Marco Tlio Carvalho de

Saraiva, Antonio Mauro
Professores Responsveis
verso: 2.0 (setembro de 2.013)

Andrade, Corra, Gomi e Margi 2.013 <Circ. Combinatrios Bl. bsicos> PCS 2215 - Fund. Eng. Comp. II
Contedo
Eletrnica Digital
1. Introduo
2. Caracterizao Esttica de Portas
3. O Uso do Transistor Como Chave
4. Caracterstica de Transferncia de Tenso
CTT
5. Degradao dos Nveis de Sada no
Inversor
6. Margem de Rudo
2
2
1
1
Contedo
Eletrnica Digital
7. Caracterizao Dinmica de Portas
8. Potncia Versus Velocidade
9. Inversor NMOS
10. Inversor CMOS
11. Portas CMOS NOR e NAND
12. Portas CMOS Lgica Genrica
Contedo
Eletrnica Digital
13. Portas CMOS com Transistores de
Passagem
14. Sadas Tri-state (Three-state)
15. Sadas Open Drain
16. Lgica Dinmica
17. Tecnologia Bipolar TTL
4
4
2
2
Introduo
Circuitos Integrados (CIs) Digitais Consistem em uma coleo de resistores, diodos,

transistores, fabricados em um nico pedao
de material semicondutor (em geral Silcio),
denominado Substrato, e encapsulado a posteriori (conhecido como Chip).
Introduo
CIs Digitais Classificao Escala de

Integrao (dependente do tempo):
SSI (<= 12 portas por CI); MSI (entre 12 e 99); LSI
(entre 100 e 9.999); VLSI (entre 10.000 e 99.999);
ULSI (entre 100.000 e 999.999); GSI (>= 1.000.000);
CIs Digitais Encapsulamentos:

DIP Dual in Line Package (mais comum);
PLCC Plastic Leaded Chip Carrier; QFP
Quad Flat Pak; LFBGA Low-profile Finepitch Ball Grid Array, etc.
3
3
Introduo
[Tocci-2.007]
Introduo
[Tocci-2.007]
4
4
Introduo
Caractersticas Bsicas dos CIs Digitais.
Tecnologia Entende-se como estando associada determinao de:
1-) Um processo de fabricao do dispositivo;
2-) O principal tipo de componente eletrnico
usado nos seus circuitos elemento primitivo
em geral um Transistor, mas pode englobar
resistores, diodos;
3-) Uma caracterizao das propriedades fsicas e eletrnicas de seus elementos primitivos.
Introduo
Tecnologia Processo de fabricao:
10
5
5
Introduo
Famlia Lgica Entende-se que cada
membro de uma Famlia Lgica:
1-) fabricado com a mesma tecnologia;
2-) Apresenta a mesma estrutura de circuito;
3-) Exibe as mesmas caractersticas bsicas
(entre outras, as propriedades fsicas e
eletrnicas de seus elementos primitivos).
11
Introduo
Projeto realizado apenas com membros de uma
mesma Famlia Lgica A interconexo entre
os vrios componentes relativamente direta.
Projeto realizado com membros de Famlias
Lgicas distintas A interconexo entre os
vrios componentes pode necessitar o uso de
circuitos de interface.
Muitas Famlias Lgicas dispe de um repertrio de circuitos de interface para as Famlias Lgicas mais comuns do mercado.
12
6
6
Introduo
Tecnologias de CIs Digitais
BiCMOS
MOS
CMOS NMOS Lgica com

transistor de
passagem
GaAs
Lgica
dinmica
Bipolar
ECL
TTL
Famlias de Circuitos Lgicos

13
Introduo
Uma tentativa de implementao de portas

lgicas: RDL Resistor Diode Logic
VDD
Input1
Output
Input1
Input2
Output
R
Input2
VSS
14
7
7
Introduo
RDL Resistor Diode Logic Problemas:
1-) Circuito passivo (necessita de elemento
ativo amplificador para acionar e transferir energia para outros dispositivos) e no h
restaurao de nveis lgicos degradados;
2-) No se consegue realizar um inversor e,
portanto, no se consegue implementar portas
funcionalmente completas (NAND & NOR);
3-) O cascateamento de AND degrada o nvel
Zero e o de OR degrada o nvel Um.
15
Introduo
Tecnologia dominante no mercado. Algumas razes so [Sedra-2.007]:
CMOS
1-) Circuitos CMOS dissipam menos potncia que bipolares Pode-se reduzir a
rea, utilizando-se transistores cada vez
menores e colocando mais circuitos por
rea de silcio, sem provocar sobreaquecimento;
16
8
8
Introduo
CMOS Tecnologia dominante no mercado.
Algumas razes so:
2-) A alta impedncia de entrada dos transistores MOS permite ao projetista utilizar o
armazenamento de carga como meio para o
armazenamento temporrio de informao
tanto em circuitos lgicos (lgica dinmica)
como em memrias (memrias dinmicas).
Esta tcnica no pode ser empregada em
circuitos bipolares;
17
Introduo
CMOS Tecnologia dominante no mercado.
Algumas razes so:
3-) O comprimento mnimo de canal dos transistores MOS fator que limita a minimizao dos dispositivos tem diminudo drasticamente nos ltimos anos pelo avano dos processos de fabricao (cerca de ~ 0,06 m, por
volta de 2.010). Isto permite enorme reduo
de rea de silcio e, portanto, grandes nveis
de integrao.
18
9
9
Introduo
Sobre a Tecnologia existem trs perguntas
importantes que devem ser respondidas
[Razavi-2.010] [1/3]:
1-) O que limita a velocidade de uma porta
Digital?
A resposta a esta pergunta revelaria como, nos

ltimos dez anos, a velocidade dos microprocessadores passou de algumas centenas de
Mega-Hertz para vrios Giga-Hertz!
19
Introduo
[Razavi-2.010] [2/3]:
2-) Que quantidade de potncia uma porta
Digital consome ao trabalhar em uma certa
velocidade?
A resposta a esta pergunta ajudaria a predizer a

potncia que um microprocessador consumir da bateria de um notebook, e portanto, qual
o tempo de durao da bateria!
20
10
10
Introduo
[Razavi-2.010] [3/3]:
3-) Que quantidade de rudo uma porta Digital
pode tolerar para produzir uma sada vlida?
Ou como quantificar a robustez de uma porta
em relao degradao dos nveis lgicos de
entrada (Margem de Rudo)?
A resposta a esta pergunta ilustraria a confiabilidade de uma porta digital que opera na presena de rudos e no idealidades no sistema!
21
Caracterizao Esttica de Portas

A eletrnica
interna de Portas lgicas

implementada por meio de estgios de
circuitos amplificadores inversores, que
operam com grandes sinais.
sinais Sinais com excurso
prxima aos limites da tenso de alimentao.
Grandes
22
11
11
Caracterizao Esttica de Portas

Em
circuitos digitais normalmente o UM

lgico representado por uma tenso
igual tenso mais positiva da fonte de
alimentao VDD (valor tpico: 5 Volts)
e o ZERO lgico representado por
uma tenso igual tenso mais negativa
da fonte de alimentao VSS (valor tpico: 0 Volts).
23
O Uso do Transistor Como Chave

Grandes
sinais
Pequenos
sinais
24
12
12
O Uso do Transistor Como Chave
25
Caracterstica de Transferncia de Tenso CTT

Como
se pode caracterizar o comportamento de uma porta lgica para

o caso da presena de grandes sinais,
na entrada e na sada, no caso desta
porta ser constituda de um circuito
lgico implementado com estgios
amplificadores?
26
13
13

Pode-se
determinar a caracterstica
Entrada / Sada de um circuito fazendose sua entrada variar ao longo do intervalo de tenses permitido (ex: de 0 Volts
at VDD) e medindo-se sua sada, isto ,
determinando-se sua Caracterstica de
Transferncia de Tenso (CTT) Voltage Transfer Characteristic (VTC).
27
Caracterstica de Transferncia de Tenso

(CTT) Ideal Aquela cujo circuito amplificador que a implementa apresenta ganho infinito
para Vin = VDD/2 (na figura Vin = V1 = VDD/2).
28
14
14
Caracterstica de Transferncia de Tenso

(CTT) Real Aquela cujo circuito amplificador que a implementa apresenta o ganho mais
alto possvel dentro de uma certa margem,
faixa de tenso e ao redor de Vin = VDD/2.
29
Degradao dos Nveis de Sada no Inversor

Os nveis de tenso
de sada tambm ficam degradados!
Quanta degradao pode ser tolerada nos nveis de tenso aplicados

entrada de uma Porta?
30
15
15
Margem de Rudo
O conceito de Margem de Rudo
surge para Quantificar a robustez
de uma porta com relao degradao dos nveis lgicos na entrada.
31
Margem de Rudo
VOH
Condies de Funcionamento:
VOHmn > VIHmn
E
VOLMX < VILMX
VOl
32
16
16
Margem de Rudo
VOHmn
VIHmn
VILMX
VOLMX
33
Caracterizao Dinmica de Portas
34
17
17

Tempo de Subida TR (Rise Time) definido como o tempo que o sinal de entrada de
uma porta lgica leva para que o nvel de
tenso de entrada varie seu valor de 10% de
VDD at 90% de VDD.
Tempo de Descida TR (Fall Time) definido como o tempo que o sinal de entrada de
uma porta lgica leva para que o nvel de
tenso de entrada varie seu valor de 90% de
VDD at 10% de VDD.
35
Tempo de Atraso na Propagao de Nvel

Baixo Para Nvel Alto TPLH (Progation Delay Time Low-to-High) definido como o
intervalo de tempo decorrido entre o instante
em que o Sinal de Entrada, ao variar de UM
para ZERO, cruza a linha de VDD/2 e o instante em que o Sinal de Sada, ao responder
variao da entrada, variando seu nvel de
tenso de ZERO para UM, cruza a linha de
VDD/2.
36
18
18
Tempo de Atraso na Propagao de Nvel

Alto Para Nvel Baixo TPHL (Progation Delay Time High-to-Low) definido como o
intervalo de tempo decorrido entre o instante
em que o Sinal de Entrada, ao variar de ZERO para UM, cruza a linha de VDD/2 e o instante em que o Sinal de Sada, ao responder
variao da entrada, variando seu nvel de
tenso de UM para ZERO, cruza a linha de
VDD/2.
37

Verifica-se na prtica que TPLH e TPHL so diferentes, devido s resistncias de conduo na
subida/descida associadas capacitncia de carga das portas drenadas de interconexes metlicas (diferena na Constante de Tempo RC).
Tempo Mdio de Atraso na Propagao de Nvel Alto Para Nvel Baixo TPD (Progation Delay Time) definido como o valor mdio entre
TPLH e TPHL.
TPD = (TPLH + TPHL)/2

38
19
19
Potncia Versus Velocidade

PDINMICA =
frequncia.CL.(VDD)2
PESTTICA=(VDD)2/(RD+RON-M1)
39

Em um circuito digital interessa a operao
em alta velocidade (baixo TPD) combinado
com baixo consumo de potncia (baixo PD).
Infelizmente estas duas exigncias so conflitantes!
Se reduzirmos VDD ou IDS a capacidade de
dreno diminui, portanto diminui a velocidade
com que se carregam ou se descarregam as
portas drenadas, aumentando os atrasos na
propagao.
40
20
20

Uma Figura de Mrito para a comparao
entre tecnologias e/ou famlias pode ser definida como o produto atraso potncia DP =
PDINMICA x TPD (Delay-Power Product - DP).
Resumo:
PESTTICA=(VDD)2/(RD+RON-M1)
PDINMICA = frequncia.CL.(VDD)2
DP = PDINMICA . TPD
41
Inversor NMOS
Q1 off
Q1 on
vOS = vDS =
= VDD RD.iD
42
21
21
Inversor NMOS
Degradao
do nvel ZERO!
Limitao do Tempo
de Subida devido a RD!
43
Inversor NMOS
Limitao do Tempo
de Subida devido a RD!
Consumo esttico de
potncia no nvel Baixo!
44
22
22
Inversor CMOS
M1
Desligado!
M1
Ligado!
45
Inversor CMOS
46
23
23
Inversor CMOS
Vin
47
Inversor CMOS
48
24
24
Inversor CMOS
49
Caracterstica de Transferncia de Tenso (CTT)

Voltage Transfer Characteristic (VTC) Inversor
CMOS.
Regio
de
Triodo
Regio
de
Saturao
50
25
25
VILMX
VIHmn
51
52
26
26

Comportamento Dinmico das Portas Est
relacionado taxa em que suas sadas passam
de um nvel lgico a outro.Anlise Qualitativa:
Carregamento Linear M1 desliga e M2 liga
em saturao proporcionando uma corrente
relativamente constante e fazendo com que Vout
evolua quase linearmente.
Carregamento Sublinear M1 off e M2 on
na regio triodo fazendo com que a tenso
continue a aumentar com M2 se comportando
quase como um resistor e Vout tendendo a VDD..
53
54
27
27
Descarregamento Linear M2 desliga, M1

liga e tem incio o descarregamento de CL a
partir de VDD em direo ao nvel Zero.
Descarregamento Sublinear M1 opera em

saturao at que Vout fique VTH1 Volts abaixo
da tenso da porta (que igual a VDD), quando
ento, entra na regio triodo. Neste ponto, ID1
comea a diminuir, bem como a velocidade do
descarregamento.
55
Consumo de Potncia
CI
CPD
56
28
28
Consumo de Potncia
CI
CPD
57
Consumo de Potncia
Static Power Dissipation (PS) Quiescent
Power Dissipation (PQ) Consumo de potncia
esttica em CMOS muito pequeno.
H duas fontes principais de dissipao e/ou
consumo de potncia dinmica:
1-) Capacitncia de Dissipao de Potncia por

Porta (CPD) Potncia Dissipada (PT);
2-) Capacitncia de Carga (CL) Potncia
Consumida pela carga (PL) na transio de 01 (e de 1-0).
58
29
29
Consumo de Potncia
1-) Capacitncia de Dissipao de Potncia

por Porta (CPD) Potncia Dissipada PT
Ocorre devido a que na transio 0-1 (ou 1-0)
M1 e M2 esto parcialmente ligados (simultaneamente e a resistncia de canal pode chegar a 600), surgindo um efeito capacitivo
(modelado por CPD) associado a esta transio:
PT = CPD . (VCC)2 . f.
59
Consumo de Potncia
2-) Capacitncia de Carga (CL) Potncia

Consumida PL Na transio de 0-1 (e de 10) os transistores M1 e M2 tem que carregar (e
descarregar) as capacitncias de carga (CL)
associadas s portas que devem ser acionadas
e/ou drenadas por esta sada.
PL = CL . (VCC)2 . f
60
30
30
Consumo de Potncia
A Potncia Total Dissipada/Consumida (PD)

de uma porta CMOS dada pela expresso:
PD = PT + PL = (CPD + CL) . (VCC)2 . f

Nota: A expresso de PT somente vlida para
transies rpidas (valores pequenos de
tempo de subida e tempo de descida do sinal
de entrada). Se estes tempos forem longos M1
e M2 ficaro um longo perodo de tempo na
situao de ligados simultaneamente (R
600) e dissipao de potncia aumentar.
61
Portas CMOS NOR e NAND

So
desenvolvidas com base em uma

extenso e/ou generalizao do inversor
CMOS.
O inversor CMOS consiste em :
Um Transistor de Comando (ou abaixador

de tenso pull-down) do tipo NMOS;
Um Transistor de Carga (ou alavancador
de tenso pull-up) do tipo PMOS.
Sendo ambos Transistores controlados de
forma complementar por uma Tenso de
Entrada (o mesmo nvel de Tenso aplicado
na Porta de ambos).
62
31
31
Portas CMOS NOR e NAND

A
generalizao do Inversor, para as

Portas Lgicas CMOS, consiste em:
Compor uma Rede de Transistores de Comando do tipo NMOS (ou Rede pull-down);
Compor uma Rede de Transistores de
Carga do tipo PMOS (ou Rede pull-up).
Sendo ambas as redes Transistores
controladas de forma complementar por
uma Tenso de Entrada (aplicada nas
Portas de todos seus Transistores).
63
Portas CMOS NAND
2 entradas.
64
32
32
Portas CMOS NAND
NAND n entradas Necessrios 2n Transistores.
65
Portas CMOS NOR
2 entradas.
66
33
33
Portas CMOS NOR
NOR n entradas Necessrios 2n Transistores.
67
Portas CMOS: Fan-in e Fan-out

100 Ohms <= RON <= 1 KOhms
MOSFET
P
MOSFET P
VDD
RON
MOSFET
N
IOH
VOH
68
34
34
Portas CMOS Lgica Genrica
69

Vdd
S ( AB CD) E F
E
C
F
A
70
35
35
71
Portas CMOS com Transistores de Passagem
72
36
36

a
f=ab
b
a
ab
f
f=ab
73
74
37
37

Conduz bem
o nvel 1
Conduz bem
o nvel 0
75
Sadas Tri-state (Three-state)
76
38
38
Sadas Tri-state (Three-state)

Alguns
circuitos apresentam um terceiro

estado em termos de nveis eltricos de
tenso, ao qual no corresponde nenhum
dos dois nveis lgicos (0 ou 1).
Este
terceiro estado chamado de ThreeState, high-impedance state, Hi-Z, ou

estado flutuante (floating state).
77
Sadas Open Drain
78
39
39
Sadas Open Drain

Os
transistores canal P CMOS so conhecidos como elevadores de tenso ativos

(active pull-up) porque eles elevam o nvel de tenso nas transies Low-to-High.
Em alguns tipos de portas onde se requer a
elevao para nveis de tenso diferentes
de VDD, ou ento que se possibilite uma
maior capacidade de corrente, este transistor canal P no colocado na estrutura.
79
Sadas Open Drain

Neste
caso, deixa-se o dreno do transistor canal N mais acima de rede de transistores de comando com sua conexo de
dreno em aberto.
Deste modo, se a sada no estiver em nvel baixo, pela conduo atravs da rede
de transistores de comando, estar em
aberto. Este circuito necessita de um
resistor de pull-up externo.
80
40
40
Lgica Dinmica CMOS
81
Lgica Dinmica CMOS
Lgica Dinmica
82
41
41
Lgica Dinmica CMOS
83
Lgica Dinmica CMOS
T.
84
42
42
Tecnologia TTL
A tecnologia TTL encontra-se em obsolescncia
porm h um parque industrial instalado que
justifica seu estudo, a continuidade de fabricao e a existncia de circuitos de interface para
dispositivos com tecnologias mais novas.
Existem tambm certas propriedades e caractersticas especficas de circuitos TTL, tais como
capacidade de dreno de corrente e tempo de
comutao, que ainda no podem ser substitudas satisfatoriamente (solues BiCMOS).
85
Porta TTL NAND
86
43
43
Porta TTL NOR
87
TTL Consumo Esttico de Corrente
88
44
44
TTL Consumo Esttico de Corrente
89
Porta TTL Fan-in & Fan-out
90
45
45

FAN OUT = Mnimo {(IOL/IIL);(IOH/IIH)}
91

FAN OUT = Mnimo {(IOL/IIL);(IOH/IIH)}
92
46
46
Famlia 74XX Visualizao interna.

Nvel
1 na
Sada
Nvel
0 na
Sada
Entradas
Sada
Sada
Entradas
93

Nvel
0 na
Sada
Sada
Entradas
94
47
47
Nvel
1 na
Sada
Sada
Entradas
95
Porta TTL Sada Tri-state (Three-state)
96
48
48
Porta TTL Sada Coletor Aberto
97
Porta TTL Wired AND
98
49
49
Transistor TTL Schottky
99
Transistor TTL Schottky
100
50
50
Interface TTL-CMOS & CMOS-TTL
Nveis de tenso em Volts (VDD=+5V) [1/3].
101
102
51
51
103
Valores de corrente de entrada [1/2].
104
52
52
Valores de corrente de entrada [2/2].
105

Caractersticas gerais
CMOS/TTL [1/2].
106
53
53

Caractersticas gerais CMOS/TTL [2/2].
107
Caractersticas das sries de baixa tenso [1/2].
108
54
54
Caractersticas das sries de baixa tenso [2/2].
109
Interface TTL-CMOS
110
55
55
Interface CMOS-TTL
Exemplo de circuito de Interface CMOS-TTL.
111
Lio de Casa
Leitura
Obrigatria:
Captulo 3 do Livro Texto.
Exerccios
obrigatrios:
Captulo 3 do Livro Texto.
112
56
56
Bibliografia
Martino, Joo Antnio (Editor) et all. PSI2027
Eletrnica Aplicada Apostila de Laboratrio. Departamento de Sistemas Eletrnicos da
EPUSP, verso setembro de 2.013.
Martino, Joo Antnio (Editor); Seabra, Antnio Carlos; Lopes, Roseli de Deus; Kofuji,
Srgio Takeo (Co-editores); et all. PSI2325
Eletrnica Experimental I Apostila de Laboratrio. Departamento de Sistemas Eletrnicos
da EPUSP, verso agosto de 2.013.
113
113
Bibliografia
Razavi, Behzad. Fundamentos de
Microeletrnica. LTC Livros Tcnicos e
Cientficos Edito-ra S. A. Rio de Janeiro, RJ,
Brasil, 2.010;
Sedra, S. Adel; Smith, Kenneth C. Microeletrnica. Pearson Prentice-Hall, 5a edio, So
Paulo, SP, Brasil, 2.007.
114
114
57
57
Bibliografia
Tocci, Ronal J.; Widmer, Neal S.; Moss,

Gregory L. Sistemas Digitais Princpios e
Aplicaes. Pearson Prentice Hall, 10a edio,
So Paulo, SP, Brasil, 2.007.
115
115
58
58

Eletrônica Digital

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Eletrônica Digital

Enviado por

Direitos autorais:

Formatos disponíveis

PCS 2215

Fundamentos de Engenharia de Computao II

Mdulo 08a Eletrnica Digital

Andrade, Marco Tlio Carvalho de

verso: 2.0 (setembro de 2.013)

Circuitos Integrados (CIs) Digitais Consistem em uma coleo de resistores, diodos,

CIs Digitais Classificao Escala de

CIs Digitais Encapsulamentos:

CMOS NMOS Lgica com

Famlias de Circuitos Lgicos

Uma tentativa de implementao de portas

A resposta a esta pergunta revelaria como, nos

A resposta a esta pergunta ajudaria a predizer a

Caracterizao Esttica de Portas

interna de Portas lgicas

Caracterizao Esttica de Portas

circuitos digitais normalmente o UM

O Uso do Transistor Como Chave

O Uso do Transistor Como Chave

Caracterstica de Transferncia de Tenso CTT

se pode caracterizar o comportamento de uma porta lgica para

Caracterstica de Transferncia de Tenso CTT

Caracterstica de Transferncia de Tenso CTT

Caracterstica de Transferncia de Tenso

Caracterstica de Transferncia de Tenso CTT

Caracterstica de Transferncia de Tenso

Degradao dos Nveis de Sada no Inversor

Quanta degradao pode ser tolerada nos nveis de tenso aplicados

Caracterizao Dinmica de Portas

Caracterizao Dinmica de Portas

Caracterizao Dinmica de Portas

Tempo de Atraso na Propagao de Nvel

Caracterizao Dinmica de Portas

Tempo de Atraso na Propagao de Nvel

Caracterizao Dinmica de Portas

TPD = (TPLH + TPHL)/2

Potncia Versus Velocidade

Potncia Versus Velocidade

Potncia Versus Velocidade

Caracterstica de Transferncia de Tenso CTT

Caracterstica de Transferncia de Tenso (CTT)

Caracterstica de Transferncia de Tenso CTT

Caracterizao Dinmica de Portas

Caracterizao Dinmica de Portas

Caracterizao Dinmica de Portas

Caracterizao Dinmica de Portas

Descarregamento Linear M2 desliga, M1

Descarregamento Sublinear M1 opera em

1-) Capacitncia de Dissipao de Potncia por

1-) Capacitncia de Dissipao de Potncia

2-) Capacitncia de Carga (CL) Potncia

A Potncia Total Dissipada/Consumida (PD)

PD = PT + PL = (CPD + CL) . (VCC)2 . f

Portas CMOS NOR e NAND

desenvolvidas com base em uma

Um Transistor de Comando (ou abaixador

Portas CMOS NOR e NAND

generalizao do Inversor, para as

Portas CMOS NAND

Portas CMOS NAND

NAND n entradas Necessrios 2n Transistores.

Portas CMOS NOR

Portas CMOS NOR

NOR n entradas Necessrios 2n Transistores.