Configuracin de Salidas en las Familias TTL y CMOS

El funcionamiento interno de estos dispositivos se rige por dos estados bien diferenciados a los
cuales se les asigna los valores lgicos uno o cero. La convencin es asignar el valor lgico uno al
interruptor y el valor lgico cero al interruptor abierto. En lugar de interruptores se usan
transistores bipolares o unipolares.

Configuraciones de Salida en las Compuertas TTL

Las compuertas TTL tienes tres tipos de configuraciones de salida:
1.
2.

Salida de Colector Abierto.

Salida de Poste Totmico.

3.

Salida de Tres Estados.

Compuerta con Salida de Colector Abierto

La compuerta bsica TTL fue una modificacin DTL. La figura de la compuerta citada se muestra
en la figura 9.2.1.

Figura 9.2.1. Compuerta NAND TTL de colector abierto

La resistencia externa RL debe conectarse para que la salida hale hacia el nivel alto, cuando el
transistor Q3 est en corte.
Si cualquiera de los niveles lgicos de entrada es cero, la juntura base-emisor en Q1 se polariza
directamente. Por consiguiente, la tensin en la base Q1 es igual a:
0.2 V(Tensin de entrada) + 0.7(VbeQ1) = VbQ1 = 0.9 V
El transistor Q3 comienza a conducir cuando la suma de las cadas de tensin de VbcQ1, VbeQ2 y
VbeQ3 sean superiores a 1.8 V. Como la tensin en VbQ1 es 0.9.V, el transistor Q3 queda en estado
de corte. Por lo tanto, s se conecta una resistencia al colector, la tensin de salida ser un 1
lgico.
Si todos los niveles lgicos de entrada son 1, los transistores Q2 y Q3 se saturan debido a que la
tensin en la base de Q1 es superior a la suma de las cadas de tensin VbcQ1, VbeQ2 y VbeQ3.
Entonces el estado de salida es igual a cero lgico (0).
Compuerta con Salida de Tipo Totmico (Totem Pole)

Las compuertas se caracterizan por tener una impedancia de salida determinada. Esta impedancia
se compone de una resistencia ms una capacitancia. La capacitancia se carga exponencialmente
de bajo a alto segn la constante de tiempo RC, cuando el transistor de salida pasa de bajo a alto.
La diferencia entre una compuerta de colector abierto y una de tipo totmico radica en el
transistor Q4 y el diodo D1.

Figura 9.2.2. Compuerta TTL de salida tipo totmico

La salida es baja cuando Q2 y Q3 se encuentran en saturacin como en la compuerta de colector
abierto. La ecuacin siguiente expresa el valor de la tensin en el colector de Q2:
0.7(VbeQ3) + 0.2 V(VceQ2) = VcQ2 = 0.9 V
Como F = VceQ3 = 0.2 V, el transistor Q4 est en corte por:
0.6 V(VbeQ4) + 0.6 V(VD1) < 0.11 V(VcQ2 VbQ4)
ya que VcQ2 = VbQ4 . Por lo tanto Q4 est en corte. El diodo se coloca para provocar una cada en el
lazo y asegurar el corte de Q4 con Q3 saturado.
En una transicin de estado lgico 1 en la salida por causa de cambio en la entrada a 0, los
transistores Q2 y Q3 se cortan. En este caso, la salida se mantiene un instante de tiempo baja
debido a que el voltaje en el condensador no puede cambiar instantneamente. En el momento
que Q2 entra en corte, Q4 conduce por el voltaje conectado a su base a travs de la resistencia de
1.6 KW. El transistor Q4 se satura momentneamente por la corriente exigida por el condensador,
incrementndose el voltaje de acuerdo a una constante de tiempo RC. El proceso anterior es
rpido por la baja resistencia equivalente entre 130 KW, la resistencia de saturacin del transistor
y la resistencia del diodo. Por consiguiente, la transicin de un valor lgico bajo a uno alto es ms
rpida. En la medida de acumulacin de carga a la salida, el voltaje de salida la corriente por el
transistor Q4 disminuye, por lo que ste pasa a la regin activa. Entonces, el voltaje de salida es:
F = 5 - 0.6 V(VbeQ4) - 0.6 V(VD1) = 3.6 V
Compuerta con Salida de Tres Estados (Triestado)
Las compuertas de tres estados por su construccin se clasifican en TTL y CMOS.
La compuerta de tres estados se presenta en las compuertas de tipo totmico que permiten la
conexin alambrada de las salidas para formar un bus comn.
Las compuertas de tres estados tienen los siguientes estados de salida:
4.

Un estado de bajo nivel (0).

5.

Un estado de alto nivel (1).

6.

un estado de alta impedancia o estado flotante (Z).

En la figura 9.2.3. se muestran los smbolos de las compuertas.

Figura 9.2.3. Compuertas de tres estados

La compuerta de tres estados funciona normalmente con la entrada B1 en alto. La compuerta
inversora de tres estados se activa en su funcionamiento con la entrada B2 en bajo. Cuando la
entrada C es baja, la salida es un circuito abierto con con una impedancia alta, independiente del
valor lgico en la entrada A1 (Ver figura Figura 9.2.3.a). En el estado Z no existe posibilidad de
circulacin de corriente en ningn sentido. En la tabla 9.2.1. se indican los valores de salida para
estas dos compuertas.

C1 A2 B2

C2

A1 B1

0
1

1
1

Tabla 9.2.1. Compuertas TTL de tres estados

Compuerta de Tres Estados TTL
El circuito en estado Z se basa en bloquear los dos transistores de la salida Totem- Pole a la vez
cuando se active la entrada de control. La figura 9.2.4. muestra el inversor TTL 3-State. La
entrada B2 en alto, hace que el transistor T5 se corte; por lo tanto la corriente base colector de T5
satura los transistores T6 y T7. El diodo D6 conduce y esto produce que los transistores de salida
del circuito se corten, debido al potencial bajo en el emisor de T1 y el colector de T2. La conduccin
de T1, bloquea a T2 y T4 no recibe corriente en la base, por lo que entra a estado de corte. De otro
lado, el colector del transistor T2 queda a un potencial muy prximo a masa, llevando a T3 a corte.

Figura 9.2.4. Circuito Inversor de tres estados TTL

Compuerta de Tres Estados CMOS
En el circuito CMOS de la figura 9.2.5., el estado de la salida es igual a la entrada slo si la
entrada B1 est en nivel alto (1). Cuando la entrada B1 est en nivel bajo (0), la salida se
encuentra en nivel de impedancia alta (Z) y es independiente del nivel de entrada A1. En el
funcionamiento del circuito interno de la figura 9.2.5., en el estado de entrada B1=0 conduce el
transistor QP1 (canal P) y la activacin de este elemento hace conducir a QN3 (canal N); por lo tanto
el drenador QN3 queda a un potencial de 0 V y esto sita al transistor QN5 en estado de corte. El
potencial de 0 V en la puerta del transistor QP3 hace conducir a ste, colocando al transistor QP5 en
estado de corte. En este estado de la entrada de control, los transistores de salida QP5 y QN5 estn en
corte y el terminal de salida queda en estado de alta impedancia o tercer estado.
Cuando la entrada B1 est en nivel bajo (1), el estado de salida es igual de la entrada, tal como se
deduce del funcionamiento del circuito. Si la compuerta tiene estado de entrada A1=1, conduce el
transistor QP5 y QN5 entra en corte, lo cual hace la salida C1 igual a 1. Cuando A1=0, conduce el
transistor QN5 y QP5 entra en corte, lo cual hace la salida C1 igual a 0.

Figura 9.2.5. Circuito de tres estados CMOS