Lambert - Apostila de Eletrônica de Potência

Eletrnica de Potncia - UFMT
Prof. Dr Jos Antnio Lambert
Eletrnica de Potncia
1
- Semicondutores de Potncia
Os semicondutores de potncia atualmente disponveis no mercado podem ser

classificados em trs grupos, de acordo com o seu grau de controle. Os grupos so:
1) Diodos
Estados ligados e desligados pelo circuito de potncia;
2) Tiristores Estado ligado pelo sinal de controle, e desligado pelo circuito

de potncia;
3) Chaves controladas
Ligados e desligados pelos sinais de controle
Chaves controladas: TJB, MOSFET, GTO E IGBT.
1.1. DIODO DE POTNCIA
Figura 1.01
Na figura 1.01 o diodo pode ser considerado ideal quando na entrada em conduo.
Entretanto para a entrada em bloqueio existe um tempo de recuperao do diodo antes
da corrente anular-se.
Isto pode levar a algumas sobretenses em circuitos indutivos. Onde este
problema aparece, devem ser utilizados diodos de recuperao rpida (fast diodes).
Tempo de bloqueio do diodo
Figura 1.02
Principais parmetros:
If - mxima corrente no sentido direto (mdia) que o diodo suporta.
VR mxima tenso reversa que o diodo suporta.
1.2 SCR
Silicon Controlled Rectifier
a) Estrutura do SCR
Figura 1.03
b) Caractersticas do SCR
Figura 1.04
Caractersticas Idealizadas
Figura 1.05
Tempo de bloqueio do SCR
Trr=Tempo de
recuperao
do tiristor
Figura 1.06
Tq=intervalo de tempo em
que um circuito de
comutao forada
aplica um pulso sobre
o tiristor
3
Principais parmetros do SCR

VFOM
VROM
Mxima tenso direta

Mxima tenso reversa
Mxima corrente mdia

Corrente de manuteno
Corrente de gatilho necessria para disparar o SCR
Tenso entre G-K verificada para uma dada I GT
Tempo de recuperao do SCR
I FAV
IH
I GT
VGT
trr
dV
dt
Taxa mxima de variao da tenso em relao ao tempo,
sem que o SCR comute do estado de bloqueio para o estado de

conduo.
Vrrm (maximum peak repetitive reverse voltage)
1.3 DIAC
um diodo de disparo bidirecional que pertence famlia dos tiristores. Possui
dois terminais no polarizados. Constitudo de 5 camadas N e P.
a) Estrutura do DIAC
Figura 1.07
b) Caractersticas do DIAC
VBO=Tenso na qual o
dispositivo entra
em conduo no
1 quadrante
Figura 1.08
1.4 GTO - Gate Turn-Off Thyristor

O GTO, embora tenha sido criado no incio da dcada de 60, por problemas de
fraco desempenho foi pouco utilizado. Com o avano da tecnologia de construo de
dispositivos
semicondutores, novas solues foram encontradas para aprimorar tais componentes,
que hoje ocupam significativa faixa de aplicao, especialmente naquelas de elevada
potncia, uma vez que esto disponveis dispositivos para 5000V, 4000A.
1.4.1 Princpio de funcionamento

O GTO possui uma estrutura de 4 camadas, tpica dos componentes da famlia
dos tiristores. Sua caracterstica principal sua capacidade de entrar em conduo e
bloquear atravs de comandos adequados no terminal de gate.
O mecanismo de disparo semelhante ao do SCR: supondo-o diretamente
polarizado, quando a corrente de gate injetada, circula corrente entre gate e catodo.
Grande parte de tais portadores, como a camada de gate suficientemente fina, deslocase at a camada N adjacente, atravessando a barreira de potencial e sendo atrados pelo
potencial do anodo, dando incio corrente andica. Se esta corrente se mantiver acima
da corrente de manuteno, o dispositivo no necessita do sinal de gate para manter-se
conduzindo.
A figura 1.09 mostra o smbolo do GTO e uma representao simplificada dos
processos de entrada e sada de conduo do componente.
A aplicao de uma polarizao reversa na juno gate-catodo pode levar ao
desligamento do GTO. Portadores livres (lacunas) presentes nas camadas centrais do
dispositivo so atrados pelo gate, fazendo com que seja possvel o restabelecimento da
barreira de potencial na juno J2.
Figura 1.09
Aparentemente seria possvel tal comportamento tambm no SCR. As diferenas, no

entanto, esto no nvel da construo do componente. O funcionamento como GTO
depende, por exemplo, de fatores como:
facilidade de extrao de portadores pelo terminal de gate - isto possibilitado
pelo uso de dopantes com alta mobilidade
desaparecimento rpido de portadores nas camadas centrais - uso de dopante
com baixo tempo de recombinao. Isto implica que um GTO tem uma maior queda de
tenso quando em conduo, comparado a um SCR de mesmas dimenses.
suportar tenso reversa na juno porta-catodo, sem entrar em avalanche
menor dopagem na camada de catodo.
absoro de portadores de toda superfcie condutora - regio de gate e catodo
muito interdigitada, com grande rea de contato.
Diferentemente do SCR, um GTO pode no ter capacidade de bloquear
tenses reversas.
Existem 2 possibilidades de construir a regio de anodo: uma delas utilizando
apenas uma camada p+, como nos SCR. Neste caso o GTO apresentar uma
caracterstica lenta de comutao, devido maior dificuldade de extrao dos

portadores, mas suportar tenses reversas na juno J2.
A outra alternativa, mostrada na figura 1.10, introduzir regies n+ que
penetrem na regio p+ do anodo, fazendo contato entre a regio intermediria n- e o
terminal de anodo. Isto, virtualmente, curto-circuita a juno J1 quando o GTO
polarizado reversamente.
No entanto, torna-o muito mais rpido no desligamento (com polarizao
direta). Como a juno J3 formada por regies muito dopadas, ela no consegue
suportar tenses reversas elevadas. Caso um GTO deste tipo deva ser utilizado em
circuitos nos quais fique sujeito a tenso reversa, ele deve ser associado em srie com
um diodo, o qual bloquear a tenso.
Figura 1.10
1.4.2 Parmetros bsicos do GTO

Os smbolos utilizados pelos diversos fabricantes diferem, embora as grandezas
representadas sejam, quase sempre, as mesmas.
Vdrxm - Tenso de pico, repetitiva, de estado desligado: sob condies dadas,
a mxima tenso instantnea permissvel, em estado desligado, que no ultrapasse o
dv/dt mximo, aplicvel repetidamente ao GTO.
It - Corrente (RMS) de conduo: mxima corrente (valor RMS) que pode
circular continuamente pelo GTO.
Itcm - Corrente de conduo repetitiva controlvel: mxima corrente repetitiva,
cujo valor instantneo ainda permite o desligamento do GTO, sob determinadas
condies.
I2t: escala para expressar a capacidade de sobrecorrente no-repetitiva, com
respeito a um pulso de curta durao. utilizado no dimensionamento dos fusveis de
proteo.
di/dt: taxa de crescimento mxima da corrente de anodo.
10
Vgrm - Tenso reversa de pico de gate repetitiva: mxima tenso instantnea

permissvel aplicvel juno gate-catodo.
dv/dt: mxima taxa de crescimento da tenso direta de anodo para catodo.
IH - corrente de manuteno: Corrente de anodo que mantm o GTO em
conduo mesmo na ausncia de corrente de porta.
IL - corrente de disparo: corrente de anodo necessria para que o GTO entre
em conduo com o desligamento da corrente de gate.
tgt - tempo de disparo: tempo entre a aplicao da corrente de gate e a queda da
tenso Vak.
tgq - tempo de desligamento: tempo entre a aplicao de uma corrente negativa
de gate e a queda da corrente de anodo (tgq=ts+tf).
ts - tempo de armazenamento.
1.5 TRIAC
Triode AC
um tiristor bidirecional, diferindo do SCR que unidirecional. O triac
constitudo de 6 camadas NPNPN. Pode-se dizer que o Triac composto de dois SCRs
em forma paralela inversa, possuindo uma porta comum.
a) Estrutura do TRIAC
Figura 1.11
b) Caractersticas do TRIAC
Figura 1.12
10
11
Principais parmetros do TRIAC
VDROM
I TRMS
I GT
VGT
dV
dt
Tenso de pico repetitivo no estado de bloqueio

Corrente mxima eficaz no estado de conduo
Corrente de gatilho necessria para disparar o Triac
Tenso entre G-K verificada para uma dada I GT
Taxa mxima de variao da tenso em relao ao tempo,
sem
IH
que o Triac comute do estado de bloqueio para o estado de

conduo.
Corrente de manuteno
11
12
12
13
c) Aplicao do DIAC e TRIAC
Figura 1.13
Circuito de controle de intensidade luminosa (Dimmer)
Obs.: Os grficos acima devem ser utilizados para se desenhar as formas de ondas
pedidas pelo professor. O primeiro deve ser utilizado para desenhar a forma de onda na
carga, o segundo as demais formas de onda.
13
14
1.6 MOSFET
um dispositivo controlado por tenso, com elevada impedncia de entrada. O
dispositivo entra em conduo com uma tenso VGS acima da tenso limite VT.
Figura 1.14
O tempo de chaveamento muito curto, na faixa de dezenas de nanosegundos a
centenas de ns dependendo do tipo.
14
15
15
16
1.7 IGBT
Insulate Gate Bipolar Transistor
Figura 1.15
O IGBT possui algumas vantagens e desvantagens da combinao MOSFET e
TJB.
Possui elevada impedncia de entrada, como o MOSFET.
Potncias mais elevadas disponveis no mercado, quase as encontradas
com o TJB.
Admite tenso negativa, como o GTO.
Freqncia de chaveamento menor do que o MOSFET, ordem de 1 s
para um dispositivo de 1200V e 100A.
16
17
1.8 Comparativo entre as chaves e tiristores

A seguir so comentados cada componente, com os parmetros mximos de
tenso, corrente e freqncia de operao.
17
18
Diac
Auxiliar o circuito de gatilho do TRIAC
Triac
Controlar a tenso eficaz na carga, pois conduz nos dois

semiciclos da rede (1200V/300A/400Hz).
SCR
Controlar as tenses mdia e eficaz na carga. Trabalha na

freqncia da rede. Possui elevadas potncias disponveis
no mercado (5000V/5000A/1KHz).
TJB
Elevadas potncias disponveis no mercado, entretanto

inferior dos tiristores. Freqncias de chaveamento
mdia, poucas unidades de KHz (1200V/400A/10KHz).
MOSFET
Baixas potncias disponveis no mercado. Elevada

freqncia de chaveamento chegando a centenas de KHz
(500V/8.5A/100KHz).
IGBT
Mdias potncias encontradas. Sua faixa de freqncias de

chaveamento est entre poucas unidades de KHZ at
20KHz (3500V/2000A/20KHz).
A figura 1.16 mostra uma distribuio dos componentes semicondutores,

indicando limites (1994) para valores de tenso de bloqueio, corrente de conduo e
freqncia de comutao.
Obviamente estes limites evoluem com o desenvolvimento tecnolgico e servem
como uma ilustrao para a verificao, numa primeira aproximao, das faixas de
potncia em que cada componente pode ser utilizado.
18
19
Figura 1.16 Limites de operao de componentes semicondutores de potncia.

A Fig. 1.17 mostra um circuito comparativo entre chaves e tiristores. Para cada
um dos componentes analisado o funcionamento da fonte +V em corrente contnua e
em corrente alternada. O CI 555 est ligado na configurao astvel, gerando uma
freqncia de aproximadamente 1 Hz.
TJB Deve ser ligado somente em CC, no aceita CA. A lmpada acende e apaga de
acordo com os pulsos gerados pelo CI 555.
SCR Quando a fonte (+V) for em corrente continua , a lmpada acende e permanece
acessa, independente do pulso gerado pelo CI 555. isto ocorre porque em
corrente continua o SCR permanece ligado devido a realimentao interna.
A lmpada s ir apagar se diminuirmos a fonte (+V) at a corrente cair abaixo
da corrente de manuteno Ih.
Se a fonte (+V) for em corrente alternada, a lmpada acendera e apagara de
acordo com os pulsos gerados pelo CI 555. A lmpada fica ligada no semiciclo possitivo da rede enquanto o pulso de saida do 555 estiver em nivel alto.
TRIACQuando a fonte (+V) for em corrente continua , o comportamento identico
ao SCR.
Para a fonte (+V) em corrente alternada a lmpada acende e apaga de acordo
com os pulsos gerados pelo CI 555, porm com maior intensidade do que o
SCR. Isto porque o triac bidirecional.
MOSFETO comportamento analago ao tjb. A fonte (+V) so pode ser em corrente
continua , onde a lmpada acende e apaga de acordo com os pulsos gerados
pelo CI 555.
19
20
IGBTQuando a fonte for em corrente continua a lmpada acende e apaga de acordo

com os pulsos do CI 555.
Se a fonte (+V) for em corrente alternada, a lmpada acendera forte quando a
saida do CI 555 estiver em nivel alto, quando o CI 555 estiver em nivel baixo a
lmpada acende no semi-ciclo negativo da rede. como se o IGBT possusse
um diodo em antiparalelo, conforme mostra a figura:
IGBT com um diodo em antiparalelo
Figura1.17 Circuito comparativo entre chaves e tiristores.
20
21
Circuitos de Disparo
2.1. Circuitos de disparo de Tiristores com transistor de unijuno

- UJT
Figura 2.01
21
22
22
23
23
24
2.2 Circuito de Disparo de Tiristores com o TCA 785

As principais vantagens do CI TCA-785 em relao ao Circuito de Disparo com o
TUJ so:
a) Variao homognea do ngulo de disparo na faixa de 0 a 180 com
linearidade.
b) Possibilita a estabilizao de tenso na carga, por meio de
realimentao, pelo pino 11.
c) Possibilita a interrupo imediata de todas as sadas quando um
transistor ou rel for colado no pino 6 para o terra, ocasionando a
inibio dos sinais de sada.
As desvantagens deste circuito com o TCA 785 so:
a) circuto mais complexo e mais caro.
b) necessita de uma fonte auxiliar de alimentao na faixa de 8Vdc a 18Vdc.
Este circuito constitudo basicamente de 3 blocos
1) CI TCA-785 o responsvel pelo controle do ngulo de disparo
freqncia de 60 Hz.
na
2) CI 555 est na configurao astvel, gerando uma freqncia de 20 kHz,

para a formao do trem de pulsos.
3) Porta Lgica E Combinao da freqncia de 60 Hz (TCA-785) com a
freqncia de 20 kHz (CI 555), para a formao do trem de pulsos, que serve
para isolar o circuito de comando do circuito de potncia.
24
25
TCA 785
Pinagem do CI TCA-785
25
26
26
27
27
28
2.3 Circuito de Disparo de IGBT e MOSFET

A figura mostrada a seguir mostra o Diagrama de Blocos do CI 3524
responsvel pela freqncia e a largura dos pulsos de gatilho.
Porm os pulsos de sada deste CI no possuem uma corrente de gatilho

suficiente para disparar as chaves. Ento para amplificar esta corrente (buffer)
necessrio a incluso do CI 4049 (inversora) ou CI 4050 (no inversora), como
ilustra a figura dada a seguir.
28
29
29
30
3 - Conversores Estticos CA/CC

So conhecidos como Retificadores e so extensivamente utilizados em
aplicaes industriais, especialmente em acionamentos de velocidade varivel (MCC).
Dependendo da alimentao de entrada os conversores CA/CC podem ser
classificados em:
Conversores Monofsicos
Conversores Trifsicos
Estes por sua vez ainda podem ser subdivididos em:
Controlado
No Controlado
3.1
Quando so empregados tiristores (SCR).

Quando so empregados diodos de potncia.
- Retificador Monofsico Meia Onda

Fazendo um estudo inicial com uma carga resistiva, o retificador monofsico
meia onda possui um ngulo de extino
Figura 3.01
A tenso mdia de sada pode ser encontrada a partir de:
Vmedio
1
2
Vmedio
Vm
1 cos
2
Vm sen
t d t
Vm
2
cos
30
31
A tenso eficaz (rms) de sada dada por:
Vrms
Vrms
1
2
1
2
Vm 2 sen
t d t
sen 2
2
Vm 1
2
Vm 2
4
1
2
1 cos 2
t d t
1
2
Exemplo 1
Se o conversor da figura 3.01 tiver uma carga puramente resistiva R e o ngulo

de disparo
2
a)
b)
c)
d)
;determine:
A eficincia da retificao
O fator de forma, FF
O fator de ondulao RF
A tenso de pico inverso PIV do tiristor T1
Soluo
a) Clculo da eficincia da retificao.
Pmedio
Pca
Vmedio Im edio
Vrms Irms
Da eq. (1) tem-se:
Vmedio
Vm
1 cos
2
Imedio
Vmedio
R
0,1592 Vm
Mas
0,1592Vm
R
Da eq. (2) tem-se:
Vrms
Vm 1
2
sen 2
2
1
2
0,3536Vm
31
32
Mas,
Irms
Vrms
R
0,3536Vm
R
Logo
0,1592Vm
R
0,3536Vm
0,3536Vm
R
0,1592Vm
0, 2027
20,27%
b) Clculo do Fator de forma.

O clculo do fator de forma dado por:
FF
Vrms
Vmedio
FF
222,1%
0,3536Vm
0,1592Vm
2, 221
c) Clculo do Fator de Ondulao RF
RF
RF
Vrms
Vmedio
2, 221 1
1
1
2
FF 1
1,983
RF 198,3%
d) Clculo da tenso de pico inverso sobre o tiristor T1
PIV
Vm
No caso do retificador monofsico meia onda alimentando uma carga RL, as

formas de onda passariam a ser as seguintes.
32
33
ngulo de disparo
ngulo de extino
ngulo de conduo
Figura 3.02
Neste caso a tenso mdia de sada dada por:
Vmedio
1
2
Vmedio
Vm
cos
2
Vm sen
t d t
cos
Vm
2
cos
A tenso eficaz de sada dada por:
33
34
Exemplo 2
Calcular as tenses mdia e eficaz na carga RL, R=22,5 e L=60mH, sabendo
que a tenso da rede 220V, para um ngulo de disparo de 45 e um ngulo de extino
igual a 210.
Soluo
a) Clculo da tenso mdia na carga.
Da eq.(3) tem-se:
Vm
cos
2
Vmedio
cos
Substituindo os valores na Eq.(1), obtem-se:
2 220
cos
2
4
Vmedio
Vmedio
cos
7
6
77,90 V
b) Clculo da tenso eficaz na carga.

Da Eq.(4) tem-se:
Vrms
Vm 1
2
sen 2
2
sen 2
2
1
2
Substituindo os valores obtem-se:
Vrms
2 220 1 7
2
6
sen 2
4
7
6
sen 2
1
2
Vrms 150,5 V
c) Clculo da corrente mdia
34
3.2
35
- Retificador Monofsico Onda Completa
Quando a tenso mdia positiva a carga E est funcionando como um motor

CC ou est recarregando uma bateria. Por outro lado, quando Vmdio for negativa
porque a carga E passa a funcionar como um gerador CC ou a bateria est devolvendo
(ou fornecendo) energia para a rede.
X1
C232D
VOFF = 0
VAMPL = 179V
FREQ = 60Hz
V1
X3
C232D
X2
C232D
V1 = 0
V2 = 15V
TD = 2.77ms
TR = 10us
TF = 10us
PW = 5.55ms
PER = 16.67ms
V1 = 0
V2 = 15V
TD = 11.1ms
TR = 10us
TF = 10us
PW = 5.55ms
PER = 16.67ms
R1
22.5
L1
360mH
X4
V1 = 0
V2 = 15V
TD = 11.1ms
TR = 10us
TF = 10us
PW = 5.55ms
PER = 16.67ms
V1 = 0
V2 = 15V
TD = 2.77ms
TR = 10us
TF = 10us
PW = 5.55ms
PER = 16.67ms
C232D
V2
24Vdc
Figura 3.03
A tenso mdia de sada pode ser encontrada a partir de:
Vmedio
Vmedio
2
2
2Vm
Vm sen
cos
t d t
2Vm
2
cos
O valor eficaz da tenso de sada dado por
35
36
Exemplo 3
Calcular as tenses mdia e eficaz e a corrente mdia na carga RLE, R=22.5 ,
L=60mH, E=48V. Sabendo-se que a tenso de rede 127V, a corrente contnua para
um ngulo de disparo de 20
Soluo
a) Clculo da tenso mdia na carga
Da eq.(5) tem-se
b) Clculo da tenso eficaz na carga

Como a conduo de corrente contnua, ento pela eq.(6) pode-se afirmar que:
Vrms Vs 127 V
c) Clculo da corrente mdia na carga
A operao do retificador monofsico onda completa pode ser dividida em dois

modos idnticos:
Modo 1: Quando T1 e T4 conduzem
Modo 2: Quando T2 e T3 conduzem
As correntes de sada durante esses modos so similares e necessrio que se
considere apenas um modo para se encontrar a corrente de sada iL.
O modo 1 vlido para
36
2 Vs
sen
Z
iL
E
R
37
iL0
E
R
2 Vs
sen
Z
R
L
Ao final do modo 1, na condio de regime permanente,
O valor crtico de , no qual I 0 torna-se zero, pode ser resolvido para valores
conhecidos de , R, L, E e Vs por um mtodo interativo.
Onde,
tg
L
R
10 ngulo de impedncia da carga
Exemplo 4
O retificador monofsico controlado tem uma carga RLE, sendo L=6.5mH,

R=0.5 e E=10V. A tenso de entrada Vs=120 (rms) a 60Hz. Determinar:
a) A corrente de carga I L0 em
60
b) A corrente mdia na carga

c) A corrente mdia de um dos tiristores
Soluo
a) Clculo da corrente de carga para I Lo em
60
Da eq.(8), tem-se:
37
I L0
sen
2 Vs
Z
I L1
sen
R
L
E
R
R
L
1 e
38
O valor de Z dado pela eq.(9)
O valor de
0,5
377 6,5 10
2,5
dado pela eq.(10)
tg
L
R
tg
377 6,5 10
0,5
78, 47
Substituindo estes dois valores na eq. De I L0 encontra-se:
I L0
2 120
2,5
sen 60 78, 47
sen 60 78, 47 e
1 e
I L0
0,5
6,5 10
377
0,5
6,5 10
377
10
0,5
49,39 A
b) Clculo da corrente mdia na carga

A tenso mdia da carga dada pela eq.(5), pois a conduo de corrente contnua.
Vmedio
Vmedio
Vmedio
2Vm
2
cos
2 120
cos 60
54,0 V
Ento a corrente mdia na carga dada por:
38
39
c) Clculo da corrente mdia de um dos tiristores
Ou seja, a corrente mdia que passa por um tiristor corresponde metade da

corrente total da carga.
3.3
- Retificador Trifsico Meia Onda
Os conversores trifsicos fornecem uma tenso mdia de sada maior e, alm

disso a freqncia das ondulaes de sada maior se comparada com a dos
retificadores monofsicos.
Com isso os requisitos para a filtragem (ou alisamento) da corrente e tenso de
carga so mais simples.
Por estas razes, os conversores trifsicos so extensivamente utilizados em
acionamentos com velocidade varivel de alta potncia.
3Vm
Figura 3.04
39
Quando T1 disparado em
40
, a tenso de fase van aparece sobre a
carga, de maneira similar acontece com os dois outros tiristores.

Este conversor tem uma desvantagem de apresentar um componente DC no
enrolamento do transformador (redutor) a tenso que aparece em cada tiristor
3Vm , o que corresponde ao pico de tenso de linha, pois:
VR
3Vm
Se a tenso de fase for van
2 V
Vm sen
3 V
2 VL
, a tenso mdia de sada para uma
corrente de carga contnua:
Vmedio
5
6
3
2
Vm sen
t d t
Vmedio
3 3Vm
cos
2
11
Onde:
Vm= o pico de tenso da fase.
A tenso eficaz de sada encontrada a partir de:
Vrms
3
2
1
2
5
6
Vm sen
t d t
Vrms
3Vm
1
6
3
8
1
2
cos 2
12
Exemplo 5
Um retificador trifsico meia onda operado a partir de uma rede de
alimentao trifsica conectada em Y de 208V/60Hz com uma resistncia R=10 . Se
for necessrio obter uma tenso mdia de sada de 50% da mxima tenso de sada
possvel, calcular:
a) O ngulo de disparo
b) As correntes de sada mdia e eficaz
c) As correntes em um dos tiristores eficaz e mdia
40
41
d) A eficincia da retificao
e) O fator de utilizao do transformador TUF
f) O fator de potncia de entrada PF
Soluo
Primeiramente necessrio determinar a tenso mdia na carga.
Da eq.(11), tem-se:
Vmedio
3 3Vm
cos
2
Logo a tenso de sada mxima possvel registrada quando o
0 , ento
3 3Vm
2
VmedioMAX
A tenso de 208V a tenso de linha, porque num sistema trifsico o que vem
especificado em primeira mo a tenso de linha, ento a tenso de fase
Vs
Vm
VL
3
208
120,1V , ento
3
2 Vs 169,83V
VmedioMAX
3 3 169,83
2
VmedioMAX
140, 45 V
Assim a tenso mdia ser:
Vmedio
0,5 VmedioMAX
Vmedio
0,5 140, 45
Vmedio
70, 23 V
a) Clculo do ngulo de disparo

necessrio verificar primeiro se a conduo de corrente contnua ou
descontnua para o caso em questo.
41
42
Para obter 70,23 V da eq.(11), implica em dizer que cos

0,5 , levando a
um ngulo de disparo de 60. Entretanto para um ngulo superior a 30 a conduo de
corrente passa a ser descontnua.
Figura 3.05
Como a carga resistiva o ngulo de extino
para calcular o valor mdio de tenso dada por:
Vmedio
Vmedio
Vmedio
Vmedio
3
2
Vm sen
termina em
, a nova equao
t d t
3
6
3Vm
2
cos
3Vm
2
cos
t
6
t
6
3Vm
1 cos
2
6
Substituindo os valores de Vmdio=70,23[V] e Vm=169,83[V] encontra-se
67,7
42
43
b) Clculo das correntes de sada mdia e eficaz.
Imedio
Vmedio
R
Imedio
7,02 A
70, 23
10
A tenso eficaz para a forma de onda da figura com carga resistiva dada por:
1
2
3
2
Vrms
Vm sen
t d t
Resolvendo a integral encontra-se:
5
3Vm
24
Vrms
Vrms
1
sen
8
3
1
2
94,74 V
A corrente eficaz de sada ser
Irms
Vrms
R
94,74
10
Irms
9, 47 A
c) Clculo das correntes mdia e eficaz em um dos tiristores.
IA
Imedio
3
7,02
3
IA
2,34 A
IR
Irms
3
IR
5, 47 A
9, 47
3
43
44
d) Clculo da eficincia da retificao
Pmedio
Prms
Vmedio Imedio
Vrms Irms
70, 23 7,02
94,74 9, 47
54,95%
e) Clculo do fator de utilizao do transformador TUF
TUF
Pmedio
3Vs Is
TUF
25%
70, 23 7,02
3 120,1 5, 47
0, 25
f) Clculo do fator de potncia PF
PF
Psaida Ativa
PEntrada Aparente
PF
0, 455 indutivo
R I rms
3 Vs Is
10 9, 47
3 120,1 5, 47
Exemplo 6
Um retificador trifsico meia onda alimenta uma carga RL, R=22,5
e
L=60mH. Sabendo-se que o ngulo de disparo
igual a 60. A tenso da rede CA
220V/127V numa freqncia de 60Hz. Supondo uma conduo contnua da corrente,
pede-se:
a)
b)
c)
d)
A tenso mdia na carga Resposta: 74 V

A tenso eficaz na carga - Resposta: 112,7 V
A corrente mdia na carga Resposta: 3,29 A
O pico de tenso reversa sobre o tiristor T1 Resposta: -311 V
44
45
Soluo
a) Clculo da tenso mdia na carga Vmdio
Da eq.(11) tem-se
3 3Vm
cos
2
Vmedio
Como a rede 220V/127V, ento
Vm
2 127 179 V
Logo
Vmedio
3 3 179
cos 60
2
Vmedio
74 V
b) Clculo da tenso eficaz na carga Vrms

Da eq.(12) tem-se
Vrms
Vrms
1
3Vm
6
3 179
3
8
1
6
1
2
cos 2
3
8
1
2
cos 2
Vrms 112,73 V
c) Clculo da corrente mdia na carga Imdio
Imedio
Imedio
Vmedio
R
74
22,5
Imedio 3, 29 A
45
46
d) Clculo do pico de tenso reversa sobre o tiristor - VR
VR
VR
3.4
2 VL
2 220
311 V
- Retificador Trifsico Onda Completa
Os conversores so extensivamente utilizados em aplicaes industriais at o

nvel de 120KW de potncia, onde necessria a operao em dois quadrantes.
46
47
Se as tenses de linha forem definidas como:
Vab
3Vm sen
Vbc
3Vm sen
2
3
Vca
3Vm sen
2
3
Conduo continua.
A tenso mdia encontrada a partir de:
Vmedio
2
3
2
3
Vab d t
3 Vm sen
3 3Vm
Vmedio
t d t
cos
13
O valor eficaz da tenso de sada encontrado a partir de
Vrms
1
2
2
3
3 Vm sen
t d t
Resolvendo a integral encontra-se:
Vrms
3Vm
1
2
3 3
cos 2
4
1
2
[14]
47
48
Conduo descontinua
Vmedia
6
2
3 Vm sen wt dwt
3
Vmedia
3Vm
2
cos
cos
sen
sen
[15]
Exemplo 7
Um retificador trifsico onda completa alimenta uma carga RL (R=20
e
L=60mH), com um ngulo de disparo de 75 e
130. Sabendo-se que a fonte
380V/220V a 60Hz, pede-se:
a)
b)
c)
d)
e)
f)
Desenhar as formas de onda de tenso e corrente na carga

Desenhar a corrente da fase B
Desenhar a forma de onda de tenso sobre o tiristor T6
Calcular a tenso mdia na carga. Resposta: 143 V
Calcular as correntes mdia em um dos tiristores. Resposta: 2,38 A
Calculo da tenso eficaz na carga. Resposta: 329 V
Exemplo 8
O retificador trifsico onda completa alimentado com uma tenso da rede de
220V/127V. Se o ngulo de disparo
para uma carga RL (R=20
e L=60mH),
em conduo contnua, pede-se:

a)
b)
c)
d)
Desenhar as formas de ondas de tenso e corrente na carga;

Calcular a tenso mdia na carga;
Calcular a tenso eficaz na carga;
Desenhar a tenso no tiristor T1.
48
49
Exemplo 9(Provo/98)
A operao de carregamento de uma bateria realizada por meio de uma ponte
retificadora completa alimentada por uma tenso CA de 100 volts, conforme mostra a
figura. A amplitude da tenso de alimentao foi escolhida de forma a ser a corrente de
carga mdia. A tenso (E) da bateria varia do incio ao trmino da carga, mas sua
resistncia considerada constante e igual a 1 . Os tiristores so considerados
ideais e com comutao instantnea.
a) Calcule a corrente de carga mdia no final do carregamento, quando a
bateria estiver a 65 volts;
b) Calcule a corrente de carga mdia no incio do carregamento, quando a
tenso da bateria for 45 volts e o ngulo de disparo dos tiristores igual a
radianos;
c) Analise a possibilidade de substituir essa ponte retificadora por uma ponte
mista.
Dados/Informaes Tcnicas
A expresso CORRENTE DE CARGA MDIA corresponde corrente
fornecida bateria, e seu valor mdio calculado sobre um ciclo da freqncia da fonte
de alimentao.
Figura 3.07
Exemplo 10
Um retificador trifsico meia onda alimenta uma carga RLE (R=5
E = 48V), a partir de uma rede 380V/220V. Pede-se:
, L=40mH e
a) Encontrar a equao matemtica para calcular a tenso mdia e a tenso

eficaz quando a conduo de corrente for contnua;
b) dem para a conduo descontnua.
49
3.5
50
RETIFICADOR 12 PULSOS
Associao de Retificadores
Em determinadas situaes pode ser conveniente fazer-se uma associao de

circuitos retificadores. Isto se aplica retificadores controlados ou no. A anlise que se
segue, embora tome por exemplo retificadores a diodo, pode ser estendida tambm para
circuitos com tiristores e mistos.
So essencialmente 3 as situaes em que so feitas associaes de
retificadores:
Uma associao srie, como mostra a figura 3.08, normalmente empregada em
situaes em que se deseja uma tenso CC de sada elevada, que no poderia ser
obtida com um retificador nico;
Uma associao em paralelo, como mostra a figura 3.09, feita quando a carga
exige uma corrente que no poderia ser fornecida por um nico retificador;
Em ambos os casos, quando se deseja reduzir o contedo harmnico da corrente
drenada da rede.
Note-se em ambos circuitos mostrados que as tenses de entrada de cada um dos
retificadores no so as mesmas. Isto feito com o objetivo de melhorar a forma de
onda da corrente de entrada, como mostra a figura 3.10.
No exemplo, onde tm-se um retificador de 12 pulsos, cada um dos retificadores
alimentado por tenses de mesmo valor eficaz, mas com defasagem de 30 o entre os
sistemas trifsicos. Isto faz com que a corrente da rede se apresente de uma forma
multinvel. Neste caso, tm-se 6 nveis e o respectivo espectro mostra que s existem
harmnicos em freqncias de ordem 12k+1, ou seja, aps a fundamental, teremos as
componentes de ordem 11a, 13a, 23a, 25a, e assim por diante. Obviamente, dada a ordem
elevada e a amplitude reduzida, um eventual processo de filtragem exigiria elementos
LC de valor reduzido, comparado com retificadores de 6 pulsos.
Associao em srie de retificadores no controlados. Circuito de 12 pulsos.

Figura 3.08
No circuito srie, a tenso CC total apresenta uma ondulao em 720Hz (da o
nome 12 pulsos) e uma variao pico a pico de apenas 3% do valor CC. Aqui tambm,
uma eventual filtragem seria facilitada pela freqncia elevada e pela pequena
amplitude das variaes.
Um caso tpico de aplicao da associao em srie de retificadores na
transmisso de energia em corrente contnua, em alta tenso (HVDC), como o caso da
50
51
linha CC que conecta Itaip a So Roque (SP), trazendo a energia comprada do

Paraguai (originalmente em 50Hz). O sistema transmite, via dois cabos, que esto
alimentados em +/- 600 kV, transmitindo uma potncia de 6000MW. Neste caso tm-se
retificadores controlados, permitindo um controle do sistema, incluindo a
absoro/fornecimento de reativos.
Numa associao em paralelo, importante que as tenses mdias de ambas as
pontes retificadoreas sejam as mesmas. Mesmo nesta situao, faz-se uso de um indutor
(ou transformador) chamado de interfase, sobre o qual tem-se a diferena instantnea
das tenses de cada um dos retificadores. A tenso mdia aplicada carga ser a mdia
das duas tenses retificadas e a corrente ser dividida na razo inversa das reatncias.
Caso elas sejam iguais, cada ponte fornecer metade da corrente total.
Associao em paralelo de retificadores no controlados. Circuito de 12 pulsos.

Figura 3.09
Espectro da corrente na rede para retificador de 12 pulsos

Figura 3.10
51
52
Espectro da corrente na rede para retificador de 12 pulsos
52
53
- Conversores Estticos CC/CC
4.1.
- Choppers (Recortador)
Conversores DC-DC comumente chamados Choppers devido ao seu principio

de operao, so empregados para variar o valor mdio de tenso aplicado carga, pela
introduo de uma ou mais chaves colocadas entre a carga e uma fonte DC.
Figura 4.01
A tenso mdia na carga V0 pode ser variada de trs maneiras diferentes:
1) Ton pode ser variado enquanto o perodo T permanece constante
Modulao PWM (Pulse Width Modulation);
2) Ton pode ser mantido constante enquanto o perodo T variado
Modulao FM (Frequency Modulation);
3) Combinao das modulaes largura de pulso e freqncia.
Aplicao dos Choppers

Controle de trao de motores em automveis eltricos, trolebus,
guindastes marinhos, empilhadeiras de almoxarifados e transportadores
em minas;
Fornecem controle de acelerao suave, alta eficincia e resposta
dinmica rpida;
Podem ser usados na frenagem regenerativa de MCC, para devolver
energia fonte de alimentao.
53
54
So usados em reguladores de tenso C.C. e tambm com um indutor

para gerar uma fonte de corrente C.C., especialmente para os inversores
do tipo fonte de corrente.
Alimentao de grandes centrais telefnicas.
a) Fontes de potncia DC reguladas
So necessrias para a maioria dos sistemas eletrnicos analgicos e digitais. A

maioria das fontes de potncia so projetadas para obter algum ou todos dos seguintes
requisitos:
1) Sada regulada
2) Isolao
A tenso de sada precisa manter-se constante dentro de uma

tolerncia especificada, para variaes dentro de uma faixa
a tenso de entrada e sada para a carga;
A sada pode ser eletricamente isolada da entrada;
3) Mltiplas Sadas
Pode ser de vrias sadas (positivas e negativas) que podem

diferir de faixa de tenso e corrente. Tais sadas podem ser
isoladas entre si.
Somando-se a estes requisitos, objetivos comuns so para reduzir peso e

tamanho das fontes, e melhorar o seu rendimento. Tradicionalmente fontes lineares de
potncia tm sido utilizadas, entretanto as fontes chaveadas de potncia ultimamente
tm ganhado um maior espao, devido ao avano da tecnologia dos semicondutores,
pois so menores e mais eficientes, comparadas com as fontes de potncia lineares. A
comparao entre as fontes lineares e chaveadas depende da faixa de potnci
b) Fontes de potncia lineares.

Neste caso para se fazer a isolao eltrica entre a entrada e a sada necessrio
a colocao de um trafo de 60Hz.
54
55
Figura 4.02
Um transistor conectado em srie e opera na regio ativa. O transistor da fonte
linear age como um resistor varivel onde a diferena de tenso (v d-vo) entre a entrada e
a tenso de sada desejada aparece sobre o transistor e causa perdas de potncia nele.
Para minimizar as perdas no transistor de potncia, o nmero de espiras do
transformador devem ser cuidadosamente escolhido, tal que V dmin seja maior que
V0 mas no excedesse V0 por uma larga margem.
Figura 4.03
Estas discusses precedentes levam, a dois pontos de vista principais, que devem
ser ressaltados:
1) Um transformador de baixa freqncia necessrio. Tais transformadores
so grandes em peso e tamanho comparados com os transformadores de
alta freqncia.
2) O transistor opera na regio ativa, levando a uma significante perda de
potncia. Portanto, a eficincia das fontes lineares de potncia esto
geralmente na faixa de 30 a 60%.
Sob ponto de vista do lado positivo, as fontes de potncia lineares
apresentam:
Circuito simples, com baixo custo em faixas de potncia de fontes
menores (<25W).
No produzem interferncias eletromagnticas (EMI) com outros
equipamentos.
c) Ponto de vista de fontes de potncia chaveadas

So fontes que empregam chaves (TJB, MOSFET, IGBT, etc) que operam ou
completamente ligadas (saturao), ou completamente desligadas (bloqueio). Visto que
os dispositivos de potncia no so requeridos para operar na regio ative, este modo de
55
56
operao resulta numa baixa dissipao de potncia. O aumento da velocidade de

chaveamento, faixas de corrente e tenses mais elevadas, e um custo relativamente mais
baixo destes componentes so os fatores que tem contribudo pela evoluo das fontes
de potncia chaveadas.
Figura 4.05
As duas maiores vantagens da fonte de potncia chaveada sobre a fonte linear so:
1) Os dispositivos de chaveamento (TJB, MOSFET) operam como uma chave:

ou completamente ligada ou completamente desligada. Isso resulta numa
maior eficincia na faixa de 70 a 90%; portanto maior que a fonte linear.
2) Visto que um transformador de alta freqncia utilizado (comparado com
50 a 60Hz de fonte linear). O tamanho e o peso das fontes chaveadas podem
ser significativamente reduzidos.
Sob o ponto de vista negativo, pode-se afirmar que:

Apresentam um circuito mais complexo
Medidas precisam ser tomadas para prevenir contra EMI, devido
elevada freqncia de chaveamento.
56
57
4.2. Conversor Boost.

Em um regulador boost, a tenso de sada e maior que a tenso de entrada.
Figura 4.08
Modo 1: M1 est em conduo
Modo 2: M1 desligado
57
58
Equacionamento do Conversor Boost

Supondo que a corrente no indutor iL
cresa linearmente de I 1 a I 2 no
tempo t1 ,
Vs
I2
I1
t1
t1
ou
e a corrente no indutor cair linearmente de I 2 a I 1 no tempo t2 .
Vs Va
t2
ou
t2
I L
Va Vs
onde I I 2 I1 a ondulao da corrente no indutor L de pico a pico. A partir das

equaes (1) e (3) tem-se:
Supondo
Va
Vs
T
t2
obtm-se a tenso mdia na carga (sada).
Vs
1 k
Supondo um circuito sem perdas, Vs
Is
Va I a
Vs I a
e a corrente mdia
1 k
de entrada :
Is
Ia
1 k
O perodo de chaveamento T pode ser encontrado a partir de:
1
f
t1 t2
I L
I L
Vs
Va Vs
I L Va
Vs Va Vs
e isso da a ondulao de corrente de pico a pico de:
58
Vs Va Vs
f L Va
Vs k
f L
59
ou
10
Quando o transistor est conduzindo, o capacitor fornece a corrente de carga por

t t1 . A corrente mdia no capacitor durante o tempo t1 I c I a a ondulao de
tenso do capacitor, de pico a pico, :
t
Vc
Das eq.(2) e (9) d t1
vc
vc t
1 1
I c dt
C0
1 1
Ia
C0
I a t1
C
11
Va Vs
e substituindo t1 na eq.(11) obtm-se:
Va f
Vc
I a Va Vs
Va f C
Vc
Iak
f C
12
ou
13
Um regulador boost pode elevar a tenso de sada sem um transformador.

Eficincia elevada devido ao nico transistor. A corrente de entrada contnua,
entretanto um alto pico de corrente tem de fluir atravs do transistor de potncia.
A tenso de sada muito sensvel a variao no ciclo de trabalho k e pode ser
difcil estabilizar o regulador (conversor).
Exemplo
Regulador boost tem Vs=5V. A tenso mdia de sada Va=15V e a corrente
mdia de carga I a 0,5 A . A freqncia de chaveamento 25kHz. Se L 150 H e
C 220 F , determinar:
a)
b)
c)
d)
O ciclo de trabalho k
A ondulao de corrente do indutor I
A corrente mxima do indutor I 2
A tenso de ondulao do capacitor de filtro
vC
Soluo
59
60
a) Clculo do ciclo de trabalho k

Pela eq.(6) tem-se
Vs
1 k
Va
Da,
15
1 k
0,6667
66,67%
b) Clculo da ondulao de corrente do indutor
Da eq.(9) tem-se:
Vs Va Vs
f L Va
Substituindo-se os valores tem-se:
c) Clculo da corrente mxima do indutor I 2

Da eq.(7) tem-se que a corrente mdia de entrada :
Is
Ia
1 k
Substituindo os valores tem-se:
Is
0,5
1 ,6667
Is
1,5 A
Figura 4.9
60
61
Pelo grfico conclui-se que:
I2
I
2
Is
Substituindo os valores encontra-se:
0,89
2
I2
1,5
I2
1,945 A
d) Clculo da tenso de ondulao do capacitor de filtro
vC
A partir da eq.(12) tem-se:
Vc
Iak
f C
Substituindo os valores tem-se:
Vc
Vc
4.3.
0,5 0,6667
25 103 220 10
60,61mV
- Conversor BUCK
Em um regulador buck a tenso mdia da sada Va menor que a tenso de

entrada Vs
61
62
Modo 1: Q1 est em conduo em t=0
Modo 2: Q1 desligado em t=t1
Figura 4.10
Equacionamento do Conversor BUCK

A tenso no indutor dada por:
vL
di
dt
Supondo que a corrente no indutor cresa linearmente ou de I 1 a I 2 no tempo t1.
Vs Va
I2
I1
t1
I
t1
ou
t1
I L
Vs Va
e a corrente no indutor caia linearmente de I 2 a I 1 no tempo t2
ou
62
I L
va
t2
63
onde I I 2 I1 a ondulao de corrente do indutor L de pico a pico. Encontrando o

valor de I nas eqs.(1) e (3), obtm-se:
Substituindo t1
Va
VS
kT e t2
t1
T
kVS
1 k T , obtem-se a tenso mdia de sada como:

6
Supondo um circuito sem perdas, VS I S
Va I a
kVS I a e a corrente mdia de
entrada
IS
kI a
O perodo de chaveamento T pode ser expresso como:
que d a ondulao de corrente de pico a pico como:
Va VS Va
f L VS
VS k 1 k
f L
10
ou
Utilizando a lei de Kirchoff das correntes, podemos escrever a corrente no indutor iL

como:
iL
iC i0
11
63
64
Se for considerado que a ondulao da corrente de carga i0 muito pequena e,

iC . A corrente mdia no capacitor, que flui por
dessa forma, desprezvel, iL
t1
2
t2
2
T
, :
2
IC
I
4
12
A tenso no capacitor expressa como:
vC
1
iC dt vC t
C
13
e a ondulao de tenso do capacirot de pico a pico :

t
2
vC
vC
vC
vC t
I
T
8C
t0
1
C
I
dt
4
I
T
8C
14
Substituindo o valor de
vC
1
iC dt
C0
t
2
Va VS Va
8LCf 2VS
I a partir da eq.(9) ou (10) na eq.(14), obtm-se:

15
ou
Os reguladores BUCK requerem apenas um transistor, so simples e tm

eficincia elevada, maior que 90%.
O
dv
da corrente limitado por L.
dt
Entretanto, a corrente de entrada descontnua e um filtro de alisamento de

entrada normalmente requerido.
Fornece uma polaridade da tenso de sada e a corrente de sada unidirecional.
Requer um circuito de proteo em caso de possvel curto circuito atravs do
caminho do diodo.
64
65
Exemplo
Vs=12V. A tenso mdia requerida pela carga Va=5V. A ondulao da tenso de
sada pico a pico 20mV. A freqncia de chaveamento 25kHz. Se a ondulao da
corrente no indutor for limitada a 0,8 A de pico a pico, determine:
a) O ciclo de trabalho
b) A indutncia de filtro L
c) O capacitor de filtro C
Soluo
a) Clculo do ciclo de trabalho
A partir da eq.(6) tem-se:
Va
kVS
Logo
Va
VS
0, 4167
5
12
b) Clculo da indutncia de filtro L

A partir da Eq.(9) tem-se:
Va VS Va
f L VS
ou
Va VS Va
f
I VS
5 12 5
0,8 25 103 12
L 145,83 H
65
66
c) Clculo do capacitor de filtro C

A partir da Eq.(14) tem-se:
I
8 f vC
ou
0,8
8 25 103 20 10
200 F
Comparao entre BOOST e BUCK

BOOST
Chave em paralelo com a fonte Vs
BUCK
Chave em srie com a fonte Vs
Tenso de sada maior que a tenso
Tenso de sada menor que a tenso
de
entrada
(transformador
de
corrente contnua)
de entrada.
A corrente de sada maior que a
A corrente de sada menor que a

corrente de entrada
corrente de entrada
A
corrente
de
entrada
A corrente de entrada contnua.
descontnua, normalmente requer
Entretanto um alto pico de corrente
um filtro de alisamento da corrente
tende a fluir pelo transistor
de entrada
Difcil estabilizao da tenso na
Propicia uma melhor estabilizao
carga
na carga
4.4. - Princpio de fonte chaveada

Fontes de Alimentao CC Chaveadas.
Existem 4 configuraes comuns para a operao PWM (Pulse Width
Modulation) ou chaveada do estgio inversor (ou conversor CC-CA). Flyback, pushpull, half-bridge e full-bridge.
A sada do inversor, que variada atravs da tcnica PWM, convertida em uma
tenso CC atravs de um retificador com diodos. Como o inversor pode operar a uma
66
67
freqncia muito elevada, as ondulaes na tenso CC de sada podem ser atenuadas

utilizando-se pequenos filtros.
4.4.1 - Conversor Flyback
Figura 4.11
Quando Q1 entra em conduo, a tenso de alimentao Vs aparece no primrio

do transformador, e uma tenso correspondente induzida no secundrio devido ao
do transformador.
A tenso mnima do circuito aberto do transformador Voc . A corrente de
entrada pulsante e descontnua.
C1 descarrega-se atravs de R1 quando o diodo D2 est desligado.
Circuito simples e est restrito a aplicaes abaixo de 500w. Esse um
conversor forward e requer uma malha de realimentao para o controle da tenso.
4.4.2 - Conversor Flyback com Enrolamento de Desmagnetizao
Figura 4.12
67
68
Neste caso a energia armazenada no ncleo do transformador devolvida fonte

de alimentao, aumentando-se a eficincia. Entretanto a tenso de circuito aberto Voc
do transistor muito maior que no caso anterior.
4.4.3
- Conversor Push-Pull
Figura 4.13
Quando Q1 entra em conduo, Vs aparece sobre a metade do enrolamento
primrio. Quando Q2 entra em conduo, Vs aparece sobre a outra metade do
enrolamento primrio do transformador. A tenso do enrolamento primrio oscila de
Vs a Vs. Idealmente falando a corrente mdia do transformador deve ser zero.
A tenso do circuito aberto Voc=2Vs. Essa configurao adequada para
aplicaes de baixa tenso.
4.4.4 - Conversor Meia Ponte
Figura 4.14
68
69
Quando Q1 conduz, Vs/2 aparece sobre o primrio do transformador. Quando

Q2 conduz, uma tenso inversa de Vs/2 aparece sobre o primrio do transformador. A
tenso no primrio oscila de Vs/2 a Vs/2. A tenso de circuito aberto Vco=Vs.
Em aplicaes de tenso elevada, o circuito meia ponte prefervel ao circuito
push-pull. Ao passo que para aplicaes de baixa tenso , o circuito push-pull
prefervel devido s baixas correntes nos transistores.
4.4.5 - Conversor Ponte Completa
Figura 4.15
Quando Q1 e Q4 conduzem, Vs aparece sobre o primrio. Quando Q2 e Q3
conduzem, a tenso primria invertida para Vs.
A tenso do circuito aberto do transistor Voc=Vs. Entre todas as
configuraes, esse circuito opera com um esforo mnimo de tenso e corrente dos
transistores, muito comum para aplicaes de potncia elevada, acima de 750W.
69
5.
70
CONVERSORES ESTTICOS CC / CA
Os conversores de CC em CA so conhecidos como inversores.
A funo de um inversor consiste em converter uma tenso de entrada CC em

uma tenso de sada CA, simtrica de amplitude e frequncia desejadas.
Aplicaes dos inversores:
acionamento de mquina CA em velocidade varivel
aquecimento indutivo
fontes auxiliares
sistema de energia ininterrupta.
Primeiramente, antes de se estudar os inversores, convm ressaltar um ponto
importante que sobre comutao dos tiristores.
5.1 - Comutao Forada do Tiristor

Comutao o processo de desligamento ou corte de um tiristor, e ele
normalmente causa a transferncia do fluxo de corrente para outras partes do circuito.
Um circuito de comutao em geral utiliza componentes adicionais para conseguir o
desligamento.
Existem dois tipos de comutao: natural e forada.
a)
Comutao Natural
quando a tenso da fonte CA, a corrente do tiristor passa naturalmente por

zero e uma tenso reversa aparece sobre ele.
Figura 5.01
b)
Comutao Forada
Em alguns circuitos tiristorizados, a tenso de entrada CC, e a corrente

direta do tiristor forada a zero atravs de um circuito adicional, chamado circuito
de comutao, para desligar o tiristor. Essa tcnica chamada comutao forada e
normalmente aplicada a conversores CC-CC. (Choppers) e conversores CC-CA
(Inversores).
O circuito de comutao normalemente consiste de um capacitor, um
indutor e um ou mais tiristores e diodos. Este circuito tem como objetivos:
70
71
1. desviar o caminho de corrente do tiristor principar e,

2. aplicar uma tenso reversa sobre o mesmo.
Figura 5.02
Modos de Operao
Modo 1 Disparar Ta
A corrente circula por Vs, Ca, Ta e carga. O capacitor carrega com a tenso da
fonte (Vc=Vs) e, neste instante a corrente se anula (ic=0).
Esta seqncia (modo) termina quando se deseja disparar Tp.
Modo 2 Disparar Tp
A corrente circula por V1, Tp e crga. Outra parcela de corrente circula por Ca,
Tp, Da e La. O capacitor Ca se descarrega e recarrega-se com uma tenso de mdulo
inferior a Vs.
Esta seqncia (modo) termina quando se desena disparar Ta. Assim retorna-se
ao modo 1, com uma ressalva que no instante de disparo de Ta, a tenso na carga ser
V0
Vs
Vc
Onde
Vc
operao.
a tenso que o capacitor estava, quando por ocasio do modo 2 de
tinv tq
tq = dado fornecido pelo fabricante do tiristor, o tempo que o tiristor demora
para passar do estado de conduo para o estado de bloqueio. Este
parmetro importante para diferenciar um tiristor rpido de um tiristor
comum.
71
72
5.2 - Inversor Monofsico em Tenso

Quando os transistores Q1 e Q4 conduzem simultaneamente , a tenso de
entrada Vs aparece sobre a carga. Se os transistores Q2 e Q3 conduzem ao mesmo
tempo, a tenso sobre a carga invertida, e Vs.
Figura 5.03
=ngulo de carga.
Quando os diodos D1 e D4 conduzem, a
energia devolvida para a fonte CC, e eles
so
conhecidos
como
diodos
de
realimentao.
Exemplo 1
O inverosr em ponte tem uma carga RLC com R 10 , L 31,5mH e
C 112 F . A freqncia do inversor f 0 60 Hz e a tenso CC de entrada
Vs=220V. Pede-se:
a)
b)
c)
d)
e)
f)
expressar a corrente instantnea de carga na srie de Fourier,

calcular a crrente eficaz de carga na frenquencia fundamental 1;
o THD da corrente de carga;
a potncia absorvida pela carga P0 e a potncia fundamental P01;
a corrente mdia da alimentao CC-Is;
a corrente eficaz e mxima de cada transistor.
Soluo
A reatncia indutiva para a e-sima tenso harmnica X L
XL
j 2n
60 31,5 10
XL
j11,87 n
j 2n fL
72
A reatncia capacitiva para a n-sima tenso harmnica X C
73
j
2n fC
j10
2n 60 112
j 23,68
n
XC
XC
A impedncia para a n-sima harmnica
| Zn |
102
| Zn |
XL
XC
1
2
23,68
n
11,87 n
1
2
e o ngulo do fator de potncia para a n-sima tenso harmnica

n
tg
XL
XC
R
11,87n
tg
tg
23,68
n
10
1,187n
2,368
n
a) Expressar a corrente instantnea de carga na srie de Fourier

A expresso da tenso instantnea na srie de Fourier dada por:
v0
4VS
sen n t
n 1,3,5... n
4 220
sen 377t
v0
280,1sen 377t
v0
4 220
sen 3 377t ...
3
93,4sen 3 377t 56,02sen 5 377t ...
Dividindo a tenso de sada pela impedncia da carga e considerando o atraso

apropriado , devido aos ngulos do fator de potncia, podemos obter a corrente
instantnea de carga como
b) calcular a corrente eficaz de carga na frenquencia fundamental 1

A mxima corrente fundamental de carga :
73
I 0 18,1 377t 49,72
3,17sen 3 377t 70,17
74
...
Im1 18,1 mximo.
18,1
2
Como deseja-se o valor eficaz I 01
I 01 12,8 A
c) Clculo do THD da corrente de carga
a medida da proximidade da forma de onda e sua componente fundamental.
1
V1
THD
Vn 2
1
2
n 2,3,...
A corrente mxima de carga
Im
18,1
3,17
1,0
...
1
2
Im 18, 41A
A corrente anloga tenso:
74
75
d) Clculo da potncia absorvida pela carga e a potncia fundamental Po 1.
A corrente eficaz da carga :
I0
Im
2
18, 41
2
I0
13,02 A
Logo a potncia na carga ser:
A potncia fundamental de sada :
e) Clculo da corrente mdia de alimentao CC
Pi
VS I S
IS
1695
220
IS
7,7 A
IS
Pi
VS
75
76
f) Clculo da corrente eficaz e mxima de cada transistor

A corrente eficaz de cada transistor dada por:
IR
I0
2
IR
9, 2 A
Im
2
2
Im
2
18, 41
2
A corrente mxima em cada transistor dada por:

IMT
IM
18,4 A
5.3
Conversor CC-CA com Modulao por Largura de Pulso - MLP
Uma outra maneira de obter um sinal alternado de baixa freqncia atravs de

uma modulao em alta freqncia.
De uma maneira analgica, possvel obter este tipo de modulao ao se
comparar uma tenso de referncia (que seja imagem da tenso de sada buscada), com
um sinal triangular simtrico, cuja freqncia determine a freqncia de chaveamento.
A freqncia da onda triangular (chamada portadora) deve ser, no mnimo 10 vezes
superior mxima freqncia da onda de referncia, para que se obtenha uma
reproduo aceitvel do sinal de referncia, agora modulado, na forma de onda sobre a
carga, aps efetuada a adequada filtragem. A largura do pulso de sada do modulador
varia de acordo com a amplitude relativa da referncia em comparao com a portadora
(triangular). Tem-se, assim, uma Modulao por Largura de Pulso, denominada, em
ingls, como Pulse Width Modulation - PWM.
A tenso de sada, que aplicada carga, formada por uma sucesso de ondas
retangulares de amplitude igual tenso de alimentao CC e durao varivel. A figura
5.04 mostra a modulao de uma onda senoidal, produzindo na sada uma tenso com 2
nveis, na freqncia da onda triangular.
Figura 5.04
76
+VCC
U1A
5
V1
OUT
VOFF = 0
VAMPL = 5V
FREQ = 60Hz
LM339
0
V4
1k
E4
12
-VCC
K1
V-
G1
IN+ OUT+
IN- OUTEVALUE
V(%IN+, %IN-)
R3
V+
15Vdc
E1
+VCC
+VCC
V3
77
G4
IN+ OUT+
IN- OUTEVALUE
V(%IN+, %IN-)
K4
-VCC
-15Vdc
E2
V1 = -6V
V2 = 6V
TD = 0
TR = 0.49ms
TF = 0.49ms
PW = 0.01ms
PER = 1ms
G2
IN+ OUT+
IN- OUTEVALUE
-V(%IN+, %IN-)
V2
K2
0
G3
E3
IN+ OUT+
IN- OUTEVALUE
-V(%IN+, %IN-)
K3
M1
M2
D1
G1
V6
IRF740
G2
MUR1560
D2
IRF740
50Vdc
MUR1560
K1
K2
L1
R5
600mH
100
V+
V+
V-
M3
50Vdc
V7
G3
M4
D3
IRF740
MUR1560
G4
IRF740
D4
MUR1560
K3
K4
Figura 5.05
Figura 5.06
possvel ainda obter uma modulao a 3 nveis (positivo, zero e negativo).
Este tipo de modulao apresenta um menor contedo harmnico, como mostram a
figura 5.07. A produo de um sinal de 3 nveis ligeiramente mais complicada para ser
gerado analogicamente. Uma maneira de faz-lo, para um inversor monofsico, de
acordo com a seguinte seqncia:
77
78
Durante o semiciclo positivo, T1 permanece sempre ligado;

O sinal MLP enviado a T4 e o mesmo sinal barrado enviado a T2.
No semiciclo negativo, quem permanece conduzindo T3,
O sinal MLP enviado a T2 e o sinal barrado vai para T4.
A recuperao da onda de referncia facilitada pela forma do espectro. Note-se
que, aps a componente espectral relativa referncia, aparecem componentes nas
vizinhanas da freqncia de chaveamento. Ou seja, um filtro passa baixas com
freqncia de corte acima da freqncia da referncia perfeitamente capaz de produzir
uma atenuao bastante efetiva em componentes na faixa dos kHz. Na figura 6.05 temse tambm as formas de onda filtradas (filtro LC, 2mH, 20F). Uma reduo ainda mais
efetiva das componentes de alta freqncia obtida com o uso de filtro de ordem
superior.
O uso de um filtro no amortecido pode levar ao surgimento de componentes
oscilatrias na freqncia de ressonncia, que podem ser excitadas na ocorrncia de
transitrios na rede ou na carga. Em regime elas no se manifestam, uma vez que o
espectro da onda MLP no as excita.
O uso de filtros amortecidos pode ser indicado em situaes em que tais
transitrios possam ser problemticos, com a inevitvel perda de eficincia do filtro. Os
menores valores dos elementos de filtragem tornam a resposta dinmica deste sistema
mais rpida que as obtidas com filtros aplicados s tcnicas de modulao anteriores.
78
79
Figura 5.07 b) Espectro dos sinais MLP de 2 e 3 nveis.
79
80
5.4 - Inversor Trifsico em Tenso
Figura 5.08
Dois tipos de sinais de controle podem ser aplicados aos transistores: conduo
por 180 ou conduo por 120.
a)
Conduo por 180
Trs transistores permanecem conduzindo em qualquer instante de tempo.

Quando o transistor Q1 entra em conduo o terminal a conectado ao
positivo de tenso CC de entrada. Quando o transistor Q4 entra em conduo, o
terminal a levado ao negativo da fonte CC. Existem 6 modos de operao
em um ciclo e a durao de cada modo de 60.
Para uma carga conectada em estrela o circuito equivalente passa a
obedecer 3 modos de operao...
Modo 1 0
Modo 1 0
Modo 2
2
3
Modo 3
2
3
Figura 5.09
80
81
Formas de onda o inversor trifsico em tenso
Figura 5.10
81
82
5.5 Inversor Monofsico em Corrente

Nas sees anteriores os inversores eram alimentados a partir de uma fonte de
tenso e a corrente na carga era forada a variar entre o positivo e o negativo, e viceserva. Para alimentar as cargas indutivas, so necessrias chaves de potncias com
diodos de comutao, enquanto em um inversor do tipo fonte de corrente a entrada
comporta-se como uma fonte de corrente. A corrente mantida constante
independentemente da carga dos inversores, enquanto que a tenso de sada forada a
variar.
5.5.1 Inversor Monofsico em Corrente a Transistor
Figura 5.11
Os diodos em srie com os transistores so necessrios para bloquear tenses
reversas nos tiristores.
Figura 5.12
82
83
Quando dois dispositivos conduzem em ramos diferentes, a corrente da fonte

IL circula atravs da carga. Quando dois dispositivos de mesmo ramo conduzem, a fonte
de corrente desviado da carga.
5.5.2 Inversor Monofsico de Corrente a Tiristor
Com um inversor do tipo fonte de corrente, os circuitos de comutao para
tiristores necessitam apenas de capacitores e so mais simples.
Figura 5.13
Seqncias de Operao
1. Seqncia (t0, t1)
-
T1 e T2 Conduzindo
A corrente circuila por T1, D1,

Carga, D2 e T2.
O capacitor encontra-se prcaregado com tenso mxima

Vco
Figura 5.14
83
84
2. Seqncia (t1,t2)
Figura 5.15
Disparar T3 e T4, T1 e T2
entram em bloqueio, devido ao
desvio de corrente que estava
passando por eles e aplicao
de uma tenso reversa.
1 instante da comutao, a
corrente circuila por T3, C1,
D1, Carga, D2, C2 e T4.
O capacitor descarrega e
quando comea a recarregar
em sentido contrrio comea o
2 instante da comutao
o 2 instante da comutao.
A tenso no capacitor comea

a ficar positiva, D3 e D4,
entram em conduo.
Quando a tenso no capacitor

atingir vcMAX vco D1 e D2
entram em bloqueio. Por isso
que os diodos D1, D2, D3 e
D4 so conhecidos como
diodo de isolamento.
T3 e T4 conduzindo
A corrente circula por T3, D3,

Carga, D4 e T4
O capacitor est agora pronto

para desligar T3 e T4, se os
tiristores T1 e T2 forem
disparados e da, recomea um
novo ciclo.
3. Seqncia (t2, t3)
Figura 5.16
4. Seqncia (t3,t4)
Figura 5.17
84
85
6 Conversores Estticos CA/CA

Se uma chave com tiristor for conectada entre a rede de alimentao CA e a
carga, o fluxo de potncia poder ser controlado atravs da variao do valor eficaz de
tenso CA aplicada carga. Esse tipo de circuito de potncia conhecido como
controlador de tenso CA.
As aplicaes mais comuns de controladores de tenso CA so:
-
Aquecimento industrial
Mudana de taps do transformador sob carga
Controle de iluminao
Controle de velocidade de mquinas de induo polifsicas
Para a transferncia de potncia, dois tipos de controle so normalmente

utilizados:
-
Controle liga-desliga
Controle do ngulo de fase
6.1 Controle Liga-Desliga

Neste controle as chaves com tiristores conectam a carga rede de
alimentao CA (fonte) por alguns ciclos da tenso de entrada e
desconectam por outros poucos ciclos.
Figura 6.01
85
86
6.2 Controle de fase

O fluxo de potncia para a carga controlado atrasando-se o ngulo de
disparo do tiristor T1.
Figura 6.02
6.3 Cicloconversores
Os conversores de tenso CA fornecem uma tenso de sada varivel, mas a
freqncia dessa tenso de sada fixa e alm disso o contedo harmnico elevado.
A maioria dos cicloconversores comutada naturalmente e a mxima freqncia
de sada limitada a um valor que apenas uma frao da freqncia da fonte (ou rede
de alimentao).
Assim as principais aplicaes dos cicloconversores so em acionamentos de
mquinas eltricas CA de baixa velocidade e de elevada potncia, na faixa de at
15000kw, com freqncias de 0 a 20Hz.
A sada do cicloconversor derivada diretamente da rede sem qualquer
barramento dc. A freqncia mxima de sada limitada a 1/3 da freqncia de entrada
CA para manter a forma de onda aceitvel com baixo contedo harmnico.
A seguir mostrado na figura 7.03 a estrutura do cicloconversor e a tenso de
sada de uma das fases.
86
87
Figura 6.03
No caso de cargas trifsicas, pode-se fazer uso de trs conversores como o

mostrado na figura 6.03. A forma de onda da tenso de linha, supondo uma carga com
caracterstica indutiva, apresenta-se como mostra a figura 6.05. Dado o fato da entrada
ser trifsica, a ondulao da tenso entre fases apresenta-se com uma freqncia 6 vezes
maior que a da rede CA, de modo que se espera uma ondulao na corrente
significativamente menor do que aquela mostrada na figura 6.07. Pode-se ainda utilizar
um arranjo como o mostrado na figura 6.03, no qual utilizam-se apenas 18 SCRs, no
87
88
entanto, a pulsao da tenso na carga ocorre numa freqncia de apenas 3 vezes maior
que a freqncia da rede.
Fig
6.05
Fig
6.06
Forma de onda com carga indutiva

Fig
6.07
88
89
7 Limitaes de di/dt e dv/dt

7.1 Circuitos Snubbers para transistores
Os transistores requerem certos tempos de entrada em conduo e de
desligamento. As formas de onda tpicas de uma chave com TJB so dadas pela figura
7.01. Durante a entrada em conduo a corrente de coletor cresce e o di/dt dado por:
I CS
tr
IL
tr
di
dt
Durante o desligamento, a tenso de coletor-emissor VCE em relao queda

da corrente de coletor e o dv/dt
dv
dt
Vs
tf
Figura 7.01
Formas de onda de tenso e corrente no transistor, destacando sobretudo a
entrada em conduo e a entrada em bloqueio.
As condies di/dt e dv/dt nas equaes (1) e (2) so estabelecidas pelas

caractersticas de chaveamento do transistor e tm de ser satisfeitas durante a entrada
em conduo e o desligamento. Os circuitos de proteo normalmente so necessrios
para manter a operao dentro dos limites permissveis de di/dt e dv/dt do transistor. A
figura 8.02 mostra uma chave tpica com proteo di/dt e dv/dt. A rede RC em paralelo
com o transistor conhecida como circuito snubber e limita o dv/dt, enquanto que o
indutor LS limita o di/dt, e s vezes chamado de snubber em srie.
89
(a) Circuitos de proteo
90
(b) Formas de onda
Figura 7.02 Chave com transistor com proteo di/dt e dv/dt
Supondo que sob condies de regime permanente a corrente de carga I L esteja

circulando livremente atravs do diodo DM, que tem tempo de recuperao reversa
desprezvel. Quando o transistor Q1 entrar em conduo, a corrente do coletor crescer e
a corrente do diodo DM se comportar como um curto-circuito. O circuito equivalente
durante a entrada em conduo mostrado na figura 8.03 e o di/dt nessa condio
di
dt
Vs
Ls
Figura 7.03 Circuito equivalente da entrada em conduo do transistor

Resolvendo-se a equao (1) juntamente com a equao (3), obtm-se o valor de
LS como
90
91
VS tr
4
IL
Durante o desligamento, o capacitor CS carregar atravs da corrente de carga; o
circuito equivalente mostrado na figura 8.04. A tenso no capacitor aparecer sobre o
transistor, e o dv/dt ser
LS
dv
dt
IL
CS
Figura 7.05 Circuito equivalente da entrada em bloqueio do transistor

Aplicando a equao (2) equao (5), obtm-se o valor necessrio da
capacitncia,
CS
I Ltf
VS
Uma vez que o capacitor esteja carregado com VS, o diodo de comutao
conduzir. Devido energia armazenada em LS, haver um circuito ressonante
amortecido, como mostrado na figura 7.05.
Figura 7.05 Circuito equivalente devido descarga do capacitor

Uma anlise do circuito RLC, em geral criticamente amortecido, para evitar
oscilaes, pode-se encontrar o valor de RS.
91
RS
LS
CS
92
Entretanto, pode-se colocar o resistor RS em paralelo como o capacitor com o

objetivo de diminuir a especificao de corrente mxima do transistor, como mostra a
figura 8.06. Para este caso escolhe-se um tempo de descarga do capacitor a um tero do
perodo de chaveamento, ento
RS
1
3 f S CS
Figura 7.06 Circuito snubber com o resistor RS em paralelo com o capacitor.
Exemplo 1
Um transistor bipolar operado como uma chave chopper na freqncia de
fS=10kHz. O arranjo do circuito mostrado na figura 7.02. A tenso CC do chopper
VS=220V e a corrente de carga IL=100 A. VCE ( Sat ) 0V . Os tempos de chaveamento
so td=0, tr=3 s e tf=1,2 s. Determinar os valores de:
a)
b)
c)
d)
LS
CS
RS para a condio de circuito criticamente amortecido
RS se o tempo de descarga for limitado a um tero do perodo de
chaveamento
e) RS , se o pico da corrente de descarga for limitado a 10% da corrente
de carga
f) A perda de energia PS, devido ao snubber RC, desprezando o efeito
do indutor LS na tenso do capacitor snubber C S.
92
7.2
93
Circuitos Snubbers para Tiristores
Um circuito snubber RC normalmente conectado em paralelo com um

dispositivo semicondutor para limitar o dv/dt dentro da especificao mxima
permissvel. O snubber pode ser polarizado ou no. Um snubber polarizado no sentido
direto adequado quando um tiristor conectado com um diodo em antiparalelo, como
mostrado na figura 7.07a. O resistor T limita o dv/dt direto; e R1 limita a corrente de
descarga do capacitor quando o dispositivo entra em conduo.
Figura 7.07 Redes de snubbers para tiristores

Um snubber polarizado no sentido reverso, que limita o dv/dt reverso
mostrado na figura 7.07 b, onde R1 limita a corrente de descarga do capacitor. O
capacitor no se descarrega atravs do dispositivo, resultando na reduo das pergas no
mesmo.
Quando os tiristores so conectados em anti-paralelo a no cabe mais a
polarizao, ento basta apenas colocar uma rede RC. Na maioria dos casos aplicada o
snubber no polarizado em tiristores e diodos de potncia.
93
94
OrCAD-Pspice Release 10.5

Introduo:
O OrCAD 10.5 um programa cuja utilizao apresenta um grau de
complexidade maior do que o Multisim 2001, pois h a necessidade de se atribuir
alguns parmetros ao circuito desnecessrios no Multisim 2001.
Por este motivo, o OrCAD 10.5 um programa de maior confiabilidade, pois
com a configurao de tais parmetros pode-se obter uma anlise mais prxima possvel
do real.
O OrCad-Pspice um programa de computador que pode ser utilizado para
analisar a operao de um circuito eletrnico contendo uma variedade de componentes,
atravs de especificaes do usurio para os parmetros dos modelos pr-existentes.
Iniciando o Programa:
Menu Iniciar Programas OrCAD Release 10.5
Capture...
Inicio de uma Sesso do Capture

Toda sesso iniciada apresenta um menu principal e uma janela de registro onde
so informados ao usurio todas as aes realizadas durante aquela sesso. As barras de
ferramentas e de status tambm compem o ambiente inicial.
Quando voc abre o programa CAPTURE, esta tela (Session Log) pode
aparecer minimizada ou maximizada, como mostra a tela abaixo:
Figura 1 Tela inicial do CAPTURE-CIS

Iniciando um Novo Projeto:
Menu File New Project...
Definir Nome do Projeto Tipo do Projeto Local a ser Salvo
OK
94
95
Figura 2 Nomeando e salvando um novo projeto

Opo a escolher:
Analog or Mixed Signal Circuit Wizard: permite fazer a simulao
utilizando o SPICE.
Definindo Bibliotecas:
Uma grande vantagem do Orcad 10.5 em relao a sua verso anterior que ele
carrega automaticamente as bibliotecas mais utilizadas. Para isso basta ns escolhermos
a seguinte opo Simple_all_libs.opj na tela da figura 3
Figura 3 Carregando as bibliotecas mais utilizadas

Voc pode incluir outras bibliotecas depois de comear o projeto.
Assim feito, iremos entrar na rea de Trabalho, na qual constar todos os

detalhes do projeto.
95
96
Figura 4 Tela da rea de trabalho do Orcad 10.5

Ambiente de Trabalho:
Gerenciador de Projetos
Cada projeto iniciado possui uma janela
independente, o que permite o gerenciamento simultneo de vrios projetos na mesma
sesso e o controle, de forma reunida e organizada, de todas as informaes necessrias
a cada projeto, incluindo: diretrios de esquemticos, pginas esquemticas, bibliotecas,
componentes, arquivos VHDL e apresentao de resultados como valores dos materiais
e Netlists.
Diretrios de Gerenciamento
Design Resources: Recursos do Projeto como esquemticos e
bibliotecas.
Outputs: Arquivos de Sada e Resultados.
Pspice Resources: Recursos do Pspice como arquivos, modelos e
simulaes.
Como estamos comeando um novo projeto, a tela que ir aparecer ser onde
iremos desenhar o circuito a ser simulado, chamada SCHEMATIC1: PAGE1.
Para nosso primeiro exemplo simularemos um circuito muito simples chamado
Ceifador Polarizado, onde so utilizados apenas um resistor, um diodo ,uma fonte
linear e uma fonte de tenso senoidal. Para a segunda anlise iremos utilizar em vez de
uma fonte senoidal uma fonte de tenso de onda quadrada.
96
97
Figura 5 Tela com o circuito teste

Na figura 5 podemos ver a rea de Trabalho, onde se encontram todos os
componentes utilizados na simulao.
Para simplificar falaremos um pouco da rea de Trabalho. Na barra do lado
direito da rea de Trabalho existe um menu que contm todos os comandos do menu
Place. No qual esto os componentes, conexes, plano de terra e outras utilidades.
Na figura 6 podemos verificar este menu e logo abaixo a descrio de cada
comando.
Figura 6 Barra de menus
97
98
Descrio de Cada Ferramenta
PART = insere componente

WIRE = desenha a conexo
BUS = desenha um barramento
JUNCTION = coloca uma juno
BUS ENTRY = conexo com o barramento
NET ALIAS = labels em ns
POWER = alimentao
GROUND = terra
OFF-PAGE CONECTOR = conector <<C
NO CONNECT = indicar pino no conectado.
FIGURAS = figuras geomtricas
PLACE TEXT = inserir texto
Inserindo e Conectando Componentes de uma Biblioteca:

Menu Place Part
Selecionar a biblioteca que contenha o componente desejado e em
seguida selecion-lo para que seja visualizado OK.
As bibliotecas podem ser adicionadas ou retiradas da lista de seleo
conforme a necessidade do usurio. Vale lembrar que as bibliotecas que
devem ser usualmente utilizadas, esto localizadas no seguinte diretrio:
C:\ Program Files Orcad Capture Library PSpice...
A figura 7 mostra o aspecto da caixa de dilogo do comando Place Part.
Figura 7 Caixa de dilogo Place Part
98
99
Aps este passo iremos selecionar os componentes utilizados na simulao.
V1=Fonte DC Place Part VDC

V2=Fonte AC Place Part Vsin
D1=Diodo
Place Part D1N4007
R=Resistor
Place Part R R/ANALOG
Ground(Terra) Menu Lateral Place GND
0/SOURCE
Tendo sido escolhido todos os componentes, agora hora de interliga-los, para

isso temos que clicar sobre o comando Place Ware.
Estando todos os componentes interligados, devemos, agora configurar os
parmetros da fonte DC, da fonte AC, e do resistor.
Para configur-los devemos dar um duplo click sobre o componente e atribuir os
parmetros necessrios.
Sendo assim:
Para o resistor R1 devemos atribuir o valor de 10K , no campo
VALUE.
Para a fonte V1 devemos atribuir o valor de 10V no campo DC.
Para a fonte V2 devemos atribuir os valores de 60 no campo FREQ,
0(zero) nos campos DC e VOFF, 30 no campo VAMPL.
A figura 8 mostra um resumo dos parmetros das fontes do OrCAD.
Figura 8 Principais parmetros das fontes do Orcad
99
Prof. Dr Jos Antnio Lambert 100
Aps o circuito estar devidamente conectado entre os seus componentes,

podemos simular o circuito, para isso, devemos clicar em New Simulation Profile, no
menu PSPICE, na barra do menu superior.
Figura 9 Criando uma nova simulao

Ento aberta uma caixa de dilogo, onde deve ser dado um nome para a
simulao, colocaremos Ceifador sem as aspas.
Logo aps ir se abrir outra caixa de dilogo com os parmetros de simulao
que devem ser ajustados.
Figura 10 Caixa de dilogo do Simulations Settings
No parmetro Run to Time deve-se colocar o tempo que o programa ir gravar

as informaes do circuito. Este tempo deve ser suficientemente grande para que o
100
circuito possa atingir o seu regime permanente. Observe que este tempo varia de
circuito para circuito.
No parmetro Start Saving Data After deve-se colocar 0(zero) quando quiser
que o programa comece a gravar os dados no mesmo instante que se iniciar a simulao.
No parmetro Maximun Step Time costuma-se colocar um tempo de
aproximadamente 0.0001s, o que nos d maior preciso.
Assim feito, devemos agora rodar a simulao clicando na seta azul no canto
superior esquerdo ou indo no menu PSPICE RUN.
Em seguida na figura 11aparece a janela principal do Pspice A/D onde podemos
observar os
procedimentos realizados pelo programa durante a simulao.
Figura 11 Tela do simulador Pspice A/D

Teremos ento a resposta do sistema conforme figura 12
101
Figura 12 Resultado da simulao do circuito ceifador

Agora simularemos um exemplo de aplicao de um transformador. Iremos
simular uma fonte de tenso linear, utilizando como elemento regulador um diodo
zener. Esta fonte ser a mesma utilizada no programa Multisim 2001.
O processo de montagem o mesmo dos circuitos anteriores. A fonte Vsin foi
configurada com os valores abaixo.
Figura 13 Parmetros do Vsin

Para os demais valores no sero atribudos valores. Temos ento, na prxima
figura, o circuito esquemtico e os grficos correspondentes aos pontos examinados.
Podemos observar que o desenho do circuito praticamente o mesmo.
Observaes:
O resistor R3 necessrio porque seno o programa acusa erro, alegando
loop no indutor. O trafo pode ser encontrado na biblioteca ANALOG ->
XFRM-LINEAR.
Os parmetros do trafo so L1-VALUE, L2-VALUE e COUPLING.
L1-VALUE no caso foi usado L1-VALUE=100, L2-VALUE = 1 e para
COUPLING tambm foi escolhido 1 (acoplamento unitrio).
Figura 14 Parmetros do transformador
Figura 15 Esquemtico da fonte linear
102
Figura 16 Ondas de corrente, tenso no primrio e secundrio e tenso antes do

transistor e na carga
Se forem feitos os clculos das correntes e tenses, poder ser visto que os
mesmos iro bater com os valores demonstrados no grfico acima, onde so mostrados
as tenses da fonte Vsin (V(R3:2,0)), a tenso do secundrio do transformador
(V(D1:2,TX1:4)), a tenso sobre os capacitores retificadores (V(R1:2,0)), a tenso
sobre o resistor de carga (V(R2:2,0)) e a corrente em plena carga (-I(Rcarga)).
Dando continuidade ao nosso curso, iremos simular um circuito digital, onde

sero apresentados novos componentes e recursos disponveis no Orcad 10.5.
Este circuito composto de portas lgicas da famlia 74xx, que so fabricadas
com a tecnologia TTL(Transistor Transistor Logic). Para estes circuitos o nvel
lgico alto reconhecido para tenses acima de 2.0V, e para nvel lgico baixo uma
tenso menor que 0.8V.
103
Vejamos o circuito abaixo:
Figura 17 Circuito Somador
Figura 18 Formas de onda da sada do somador
Assim, podemos ver que tanto para circuitos analgicos quanto para circuitos
digitais os programas de simulao so muito teis, possibilitando economia de tempo e
de dinheiro, pois so montados no ambiente de trabalho do computador, e no
precisamos comprar componentes para realizar a simulao, fora que, se errarmos, s
refazer os clculos ou conexes e simularmos novamente.
104
E, para finalizarmos esta primeira parte do curso, iremos simular um

amplificadora transistor com polarizado por divisor de tenso. Da mesma forma como
nos outros circuitos, disporemos os componentes e iremos fazer as conexes.
A figura 19 mostra tal circuito.
Figura 19 Circuito amplificador e respectivas formas de onda de entrada e sada

Para esta parte do nosso curso os objetivos j foram alcanados. Nosso objetivo
era promover uma familiarizao com o programa de simulao disponvel em nosso
laboratrio de informtica. Esperamos que os alunos,doravante, possam ter a capacidade
de simular qualquer circuito eletrnico utilizando o software visto neste curso, na
medida da capacidade do programa. Com isso, iremos agora dar incio ultima parte do
curso: a elaborao de placas de circuito impresso mediante a captura do esquema do
circuito no programa OrCAD CAPTURE CIS.
105

ANEXO 2
Projetos de Placas de Circuito Impresso Utilizando o Software OrCAD

CAPTURE CIS e o OrCAD Layout.
Tem este texto, o objetivo de iniciar o aluno na elaborao de lay-out de projetos
eletrnicos para Placas de Circuito Impresso (PCI) utilizando o programa OrCAD
CAPTURE CIS e o OrCAD Layout.
O desenvolvimento dos projetos eletrnicos surgem a partir da caracterizao de
um problema ou idia, identificando os parmetros de entrada e os parmetros ou metas
a serem obtidas como resultado. Isto visualizado atravs de diagramas de blocos para
facilitar a escolha das ferramentas e/ou metodologias a serem adotadas em busca da
soluo, at chegar no projeto eletrnico.
Todo projeto eletrnico comea com um rascunho a mo, passa por um estgio
de simulao, chegando a montagem em protoboard ou wire-wrap, onde verificado
atravs de instrumentao apropriada se os nveis de sinais medidos correspondem aos
previstos durante o projeto. Caso os objetivos no sejam alcanados o projeto
reformulado e recomea tudo at atender as metas.
Neste ponto, passamos a um novo estgio que a de confeco da placa
definitiva e posteriormente a documentao do projeto.
Atualmente existem vrias ferramentas de software para trabalhar em todos estas
etapas: Simulao, Elaborao de lay-out de PCI e Documentao do projeto.
Neste momento apresentaremos alguns conceitos bsicos e macetes para
elaborao de lay-out de PCI. A seguir vamos descrever alguns termos tcnicos que so
utilizados por fabricantes de componentes, empresas especializadas em PCI e alunos
profissionais que trabalham com isso:
TERMOS TPICOS
Placa ou Board
Local onde os componentes eletrnicos( resistores, capacitores, circuitos
integrado, etc) sero soldados ou fixados. Atualmente os modelos mais comuns so:
fibra de vidro e fenolite.
As placas de fibra de vidro so utilizadas pelas indstrias por serem mais
onerosa, e so indicadas para produo em grandes quantidades.
Para as placas de fibra de vidro o usurio entrega o projeto ou arquivo do layout com todas as especificaes requeridas no projetado, e a indstria devolve a placa
pronta, restando ao usurio to somente, o trabalho de colocar os componentes e soldar.
Neste tipo de placa pode-se trabalhar com multi-layer.
106
Um exemplo tpico uma placa me de computador que normalmente trabalha

com 6 layer: Top + Botton + 4 camadas internas.
As placas de fenolite so encontradas virgens no comrcio em face simples ou
dupla fase, e em diversos tamanho: 15x15cm, 25x20, 30x40, 160x110cm. .O processo
de preparao da placa, silkscreen, tratamentos qumicos, perfurao dos PADs, etc...
tambm feito pelo usurio.
Processo de Soldagem
o processo de fixao mecnica e eltrica do componente na placa. Este

processo pode ser manual ou mecnico.
O processo mecnico ocorre em processo industrial onde existe um tanque de
solda j em temperatura ideal e as placas so colocadas no tanque j com componentes
pr-colocados no lugar. Ao retirar a placa do tanque todos os componentes j esto
soldados, restando apenas fazer acabamento com um tratamento qumico.
No processo manual a regra bsica a de que tanto o dispositivo soldador como
o material a ser soldado devem estar aquecidos temperatura que permita o
derretimento da solda. A limpeza tambm fundamental para uma boa soldagem. A
solda no adere em superfcies sujas, graxentas ou oxidadas. Os metais, quando
aquecidos, tendem a oxidar rapidamente e o xido deve ser removido antes da operao
de soldagem. A oxidao, ferrugem e sujeiras podem ser removidas por meios
mecnicos tais como raspagem ou corte com um abrasivo ou por meios qumicos.
As pelculas de graxa ou leo podem ser removidas com um solvente adequado.
A limpeza deve ser feita imediatamente antes da operao.
Os componentes a serem soldados devero ser normalmente estanhados antes de
se fazer a conexo mecnica.
A solda deve ser aplicada nas partes a serem soldadas evitando contato direto
com o ferro de solda. A ao de estanhar deve cobrir apenas a rea necessria. A
estanhagem ou soldagem de fios sujeitos a flexo produz rigidez nos mesmos e pode
quebr-los quando submetidos a vibrao.
As superfcies estanhadas a serem soldadas devem ser ajustadas e
mecanicamente unidas de maneira a fazerem bom contato mecnico e eltrico. No
deve ocorrer movimento relativo entre as partes por ocasio da soldagem. Qualquer
movimento resultar em uma conexo soldada com falha.
Solda
Os trs graus de composio da solda geralmente usados nos trabalhos eltricos
so 40-60, 50-50 e 60-40.
107
O primeiro nmero indica a percentagem de estanho enquanto o outro indica a

percentagem de chumbo. Quanto maior a percentagem de estanho, menor ser a
temperatura de fuso, mais fluida fica a solda e menor o tempo para solidificar e mais
fcil a operao de soldagem.
Trilha ou linha
o caminho feito na PCI para interligao entre componentes e outras trilhas.
Existe trilhas em um mesmo layer ou nvel, por exemplo a face de baixo da placa
(BOTTON), e trilhas de interligao de layers atravs das vias e pads.
PAD ou Ilha
So os furos das placas onde so alojados os pinos ou pernas dos componente da
placa. Para um capacitor devero existir dois PADs para acomod-lo e posterior soldar.
Para um transistor teremos trs PADs. Para os componentes SMD (Montagem de
superfcies) no h necessidade de perfurar a placa.
VIA
Trata-se de uma abertura para interligao entre dois layers. No caso da placa de
um computador podemos ter ligaes entre layers e no necessariamente um furo
completo na placa (tipo o PAD).
ARQUIVO NET LIST
um arquivo texto que descreve todos os componentes de um lay-out, bem
como, todas as suas ligaes. Existem duas partes distintas neste arquivo: descrio dos
componentes e descrio das ligaes ou nets.
LAYER TOP
a camada para interligao dos componentes correspondente a parte superior
da PCI. Esta camada chamada de lado dos componentes. No caso de PCI de fenolite,
face simples, nesta camada no existir nenhuma trilha e solda.
LAYER BOTTON
a camada para interligao dos componentes correspondentes a parte inferior
da PCI, tambm chamada de camada de solda. Nas placas de face simples apenas esta
camada utilizada, onde so feitas toda as soldas.
Como j foram feitos alguns projetos na parte anterior do nosso curso, iremos
confeccionar algumas placas de circuito de alguns desses circuitos.
O esquemtico para a implementao de um layout feito no mesmo programa
que se faz a simulao do PSPICE, o CAPTURE CIS.
Para iniciarmos nosso trabalho iremos carregar, para primeiro exemplo o arquivo
da fonte regulada a zener.
108
Os Menus so iguais aos da simulao. Neste estgio cria-se o circuito que

deseja-se rotear. Lembre-se, aqui no vai fonte, esta substituda por conectores, pois o
programa no consegue reconhecer o smbolo da fonte como um componente real.
Como estamos implementando a mesma fonte utilizada para simulao as
resistncias(carga) tambm so substitudas por conectores (a carga que queremos
alimentar o circuito externo).
Todos os componentes devem possuir um nome para se referenciar a uma
footprint. Para mudar ou adicionar este nome basta que seja dado um duplo click sobre
o componente que deseja-se editar e realizar a operao.
Para facilitar nosso trabalho, iremos fazer uma adaptao. Como o
transformador acoplado por meio de fios ao circuito, podemos apenas colocar um
conector para substituir o secundrio dos transformador, evitando assim, que seja
realizado a operao de criao de um footprint para este componente.
Finalizadas todas as modificaes iremos agora gerar o NETLIST deste
circuito. Para isto visualize a tela do PCB e clique sobre o design
(Nome_do_arquivo.dsn). Este procedimento habilita no Menu Tools a opo Create
Netlist.
O circuito ter o seguinte aspecto:
Figura 20 Preparao para a gerao do NetList

Para gerar a NETLIST clique em:
Menu Create Netlist
109
Figura 21 Gerando o Netlist

As opes abaixo so as mais indicadas para se gerar uma Netlist:
Figura 22 Opes de gerao do Netlist

Caso no exista erro o arquivo Netlist gerado poder ser visualizado na pasta
Outputs.
110
Figura 23 Pasta de sada do Netlist
Aps terminado o esquemtico e gerado o Netlist deve-se acessar a ferramenta

Layout Plus.
O Layout Plus a ferramenta que utilizada para gerar a PCI, aqui que sero
definidos os footprints dos componentes, tamanho da linha, planos de terra...
Clique em:
File
New para criar um novo Layout de placa.

TEMPLATE: define propriedades da
placa que est sendo confeccionada,
entre elas a largura da linha, distncia
entre elas e grids do roteamento. Para a
maioria dos casos o uso do DEFAULT
o mais aconselhvel
Localize o arquivo Netlist gerado

no Capture. Selecione o arquivo e
clique em Open.
A prxima tela refere-se ao arquivo
da PCI (*.MAX). Escolha o
diretrio, nome do arquivo e clique
em Save.
111
Caso o footprint do componente no seja

encontrado o AutoECO acusar. Deve-se
ento ligar o componente a um footprint.
Observe que o programa no encontrou o
footprint do componente D4 cujo
footprint o DO-41. Por este motivo que
importante sabermos os nomes de alguns
envlucros(footprint)
de
alguns
componentes.
Caso no haja algum footprint de

algum componente deveremos
cria-lo, clicando na opo
Create or modify footprint
library.... Mais adiante iremos
dar um exemplo de criao de
footprint.
Ao final disto ou caso todos os footprints estiverem corretamente ligados aos

respectivos componentes o circuito da placa automaticamente carregado.
112
Figura 24 Disposio inicial dos componentes
O prximo passo ser organizar os componentes. Para isso desabilite o

ONLINE DRC e habilite a ferramenta COMPONENT TOOL. Logo aps, clique
sobre o componente e o arraste dando um novo clique sobre o local onde se deseja
deixar o componente.
O Component Tool possibilitar trabalhar com os componentes;
O DRC (Check Design Rules) desabilitado possibilitar maior facilidade para
mover o componente.
Para girar os componentes tecle a letra R.
Aps a concluso da execuo deste processo, todo o trabalho realizado deve ser
verificado. Neste exemplo podemos verificar um problema que no foi possvel ser
solucionado por falta de literatura para base. O problema foi que, no netlist os diodos
apareceram invertidos, como pode ser verificar na figura 25, mas com um pouco de
percepo podemos contornar a situao.
113
TIP-41
Figura 25 Verificando alguns erros durante o processo

Repare que nos diodos D1 e D2 os seus catodos esto conectados ao conector
J1, onde na verdade deveriam estar conectados ao ponto de maior potencial, ou seja, no
ponto onde est o coletor de Q1(pino 2). Repare tambm que nos diodos D3 e D4 os
seus anodos esto conectados aos catodos de D1 e D2. O diodo zener D5 tambm est
invertido.
Podemos verificar tambm este problema ao analisarmos as conexes dos
terminais do transistor Q1, onde o coletor(pino 2) deveria estar conectado a net de
maior potencial.
Para solucionarmos este problema s devemos rotacionar os diodos D1, D2, D3
e D4 de forma a termos o potencial positivo para cima e o potencial negativo para
baixo, como podemos ver na figura abaixo.
114
Figura 26 Contornando o problema verificado

Reparem que agora a simbologia dos diodos est invertida, porm as conexes
esto corretas, neste caso, isto o que importa.
O prximo passo ser delimitar a placa, para isso selecione a ferramenta
obstacle tool, clique no ponto inicial e nos outros pontos de vrtice definindo assim a
rea de trabalho.
Figura 27 Delimitando a rea da placa

Precisa-se agora escolher quais sero os layers utilizados no roteamento, para
isso clique em View Spreadsheet e escolha a opo Layers.
Alm
dos
Layers Top e Bottom
o OrCad apresenta
mais de 10 layers que,
caso voc no os
desabilite,
sero
utilizados
no
roteamento.
Figura 28 Configurao dos Layers que sero utilizados no roteamento
115
Figura 28 Caixa de dilogo da configurao dos layers
Clique duas vezes sobre os layers que se deseja desabilitar e em Layer Type
escolha a opo Unused Routing.
Figura 29 Configurando os Layers

Neste exemplo ser utilizado, inicialmente, somente o layer de Bottom (layer
que representa a face de baixo do circuito). Ento:
116
Figura 30 Layers utilizados

Terminada a seleo dos layers clique novamente em View Spreadsheet e
selecione Nets.
Figura 31 Configurando as Nets

Na janela mostrada abaixo ser possvel alterar os Nets. D um duplo clique
sobre Net Name e todas as Nets sero selecionadas e editadas.
Figura 32 Configurao das Nets para uma espeura de 50 Mils

Coloque o tamanho das Nets.
O tamanho de Net usual 12,
porm este um circuito de potncia e
necessita de uma maior Net para a
conduo da corrente. Este valor ser de
50.
Figura 33 Tela de configurao das Nets
117
Clicando sobre Net Layers, uma nova tela aberta (Layers Enabled for
Rounting). Esta tela indica os layers habilitados para cada Net. No momento somente o
layer bottom estar habilitado.
O prximo passo selecionar a
opo Net Reconn..., a tela Reconnection
Type se abrir, a opo mais completa a
Reconexo Dinmica
No boto Width By Layer... se capaz de

impor um determinado valor pra o Net. Aqui no
iremos impor nenhum valor.
O prximo passo selecionar a

opo Net Spacing... A tela Net Spacing By
Layer se abrir. Escreva a distncia entre os
Nets para o layers de Bottom. O valor usual
12, mas colocaremos 30mils para o caso de
implementarmos a PCI manualmente.
Pronto!!! Com isso foram finalizados os ajustes de Net
118
Pronto. A sua placa est pronta para se roteada.
Figura 34 Placa pronta para ser roteada
Agora clique em:

Auto Autoroute Board
Ao trmino deste processo o Orcad mostrar uma mensagem informando sobre
o fim do roteamento.
Perceba que a placa foi
roteada apenas no layer Bottom e
que nenhuma linha cruzou sobre as
reas delimitadas
119
Porm, perceba que h alguns Nets que formam um ngulo de 90, o que no
muito bom. Para eliminarmos isso e algumas outras rotas estranhas clicamos em:
Auto Cleanup Design
Perceba a diferena.
Para redesenhar olayout v em:
Auto Refresh All
Para verificar as estatsticas
do roteamento v em View
Spreadsheet Statistics
Voltaremos nossa ateno agora para o plano de terra. O Plano de Terra ou

Malha de Terra muito importante, principalmente em circuito analgico, onde
utilizado para reduzir o rudo prejudicial ao circuito. Primeiramente selecione Obstacle
Tool.
V at a rea de trabalho, e demarque a rea do plano de terra, atravs do mesmo
procedimento utilizado na delimitao da placa.
Figura 35 Aplicando uma malha de terra

O quadro abaixo dever aparecer, escolha:
Obstacle Type (tipo de obstculo) Copper Pour (rea de cobre)

Width (Largura) 12
Obstacle Layer (Superfcie do Obstculo) Bottom
Net Attachment (malha conectada) 0 (ground)
Clique com o boto direito sobre o limite do Plano de Terra e escolha a
opo Properties
120
O quadro abaixo dever aparecer, escolha:
Obstacle Type (tipo de obstculo) Copper Pour (rea de cobre)

Width (Largura) 12
Obstacle Layer (Superfcie do Obstculo) Bottom
Net Attachment (malha conectada) 0 (ground)
Veja o resultado para as escolhas feitas:
Figura 36 Placa com malha de terra
121
Caso se queira modificar manualmente algum segmento selecione a ferramenta

Edit Segment Mode, clique uma vez sobre o segmento e o arraste para o local
desejado.
Figura 37 Detalhe para edio manual das trilhas (Nets)

Com a placa finalizada vamos agora criar relatrios, para isso v em:
Auto Create Reports
Veja que possvel fazer vrios relatrios. Selecione os desejados e clique em
OK. Os arquivos estaro no mesmo diretrio da placa.
Lista de
Componentes
Estatsticas
Figura 38 Campo de seleo das inforlaoes do relatrio
122
Vamos agora ver as possibilidades de impresso. Para imprimir v em...

Options Post Process Settings
Figura 39 Procedimentos para impresso

No quadro abaixo selecione o layer de Bottom, clique com o boto direito e
selecione Properties.
Na janela aberta
faa as alteraes
necessrias para o
modo
de
impresso.
Figura 40 Configurao para impresso
123
Clique novamente com o boto direito sobre o layer Bottom e selecione:

Plot to Print Manager...
A janela Default
de impresso se abrir,
selecione a impressora e
clique em OK. Com isso
est
finalizada
a
impresso.
124
Bibliografia
RASHID, Muhammad H. Eletrnica de Potncia: Circuitos,
Dispositivos e Aplicaes Makron Books. 1999. *
AHMED, Ashfaq Eletrnica de Potncia So Paulo: Pearson
Prentice Hall. 2000.
BARBI, Ivo. Eletrnica de Potncia Florianpolis. Ed. do Autor. 2005
**
DEWAN. S.B and STRAUGHEN. A. Power Semiconductor Circuits
Edit. John Wiley & Sons. 1976 **
LAMBERT, Jos Antonio. Proposta de um filtro ativo e de uma Clula
de Comutao Tese de Doutorado em Engenharia Eltrica. UFU.
1998. *
MELLO, Luis Fernando de. Anlise e projeto de fontes chaveadas Ed.
rica. *
MOHAN, Ned; UNDELAND, Tore M. and OROBBINS, Willian P.
Power Eletrnics: Converters, Applications and Design. Edit. John
Willey & Sons. 1976. **
- Learning Capture e Learning Layout, Tutoriais dos

programas Capture CIS e Layout Plus.
- MEHL, Ewaldo Luiz de Mattos, Experincia da UFPR no
uso do programa SPICE para o ensino de engenharia
eltrica. Trabalho apresentado no 10 Congresso Brasileiro
de Ensino de Engenharia - Joo Pessoa, Novembro de 1991.
- Ribeiro, Nilo Srgio Soares, CURSO BSICO
INTRODUTRIO AOS PROGRAMAS DE SIMULAO
ORCAD PSPICE RELEASE 9.0 E MULTISIM 2001
CUIAB, 2003.
125

Idioma

Lambert - Apostila de Eletrônica de Potência

Enviado por

Dados do documento

Descrição:

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Descrição:

Direitos autorais:

Formatos disponíveis

Lambert - Apostila de Eletrônica de Potência

Enviado por

Descrição:

Direitos autorais:

Formatos disponíveis

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

Os semicondutores de potncia atualmente disponveis no mercado podem ser

Estados ligados e desligados pelo circuito de potncia;

2) Tiristores Estado ligado pelo sinal de controle, e desligado pelo circuito

Ligados e desligados pelos sinais de controle

Chaves controladas: TJB, MOSFET, GTO E IGBT.

1.1. DIODO DE POTNCIA

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

Principais parmetros do SCR

Mxima tenso direta

Mxima corrente mdia

Taxa mxima de variao da tenso em relao ao tempo,

sem que o SCR comute do estado de bloqueio para o estado de

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

Vrrm (maximum peak repetitive reverse voltage)

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

1.4 GTO - Gate Turn-Off Thyristor

1.4.1 Princpio de funcionamento

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

Aparentemente seria possvel tal comportamento tambm no SCR. As diferenas, no

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

caracterstica lenta de comutao, devido maior dificuldade de extrao dos

1.4.2 Parmetros bsicos do GTO

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

Vgrm - Tenso reversa de pico de gate repetitiva: mxima tenso instantnea

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

Principais parmetros do TRIAC

Tenso de pico repetitivo no estado de bloqueio

que o Triac comute do estado de bloqueio para o estado de

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

c) Aplicao do DIAC e TRIAC

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

1.8 Comparativo entre as chaves e tiristores

Eletrnica de Potncia - UFMT

Prof. Dr Jos Antnio Lambert

Auxiliar o circuito de gatilho do TRIAC