Escolar Documentos
Profissional Documentos
Cultura Documentos
TECNOLGICO DE
MRIDA
DEPARTAMENTO DE
INGENIERA ELCTRICA
Y ELECTRNICA
INGENIERA ELECTRNICA
MATERIA:
6EM
INVESTIGACIN:
AMPLIFICADORES BJT
ALUMNO:
PROFESOR:
Operacin Bsica
I E =I B+ I C
Todos los transistores BJT, NPN y PNP, pueden polarizarse de manera que
quede una terminal comn en su circuito de polarizacin; es decir, un
elemento que forma parte tanto del lazo de entrada como del lazo de
salida. ste puede ser cualquiera de las 3 terminales del dispositivo. As
entonces, se tiene 3 configuraciones:
Parmetros de Salida
Se relaciona la corriente de salida (IC)
con el voltaje de salida (VCE) para
varios niveles de corriente de entrada
(IB).
Regin Activa
La unin colector-emisor se polariza
inversamente, mientras que la unin
base-emisor se polariza directamente.
En la regin de corte la
IC
IB
es cero.
I B=0 A
Para
La regin por debajo de
I B=0 A
Cuando
V CE
IC
es 0.2V (Silicio) la
cae a
700
1000 . Un
Z OUT
la de Base Comn.
20
300
V BE
V CB
IE
) con el
).
Parmetros de Salida
corriente de entrada (
IE
).
Regin Activa
La unin base-colector se polariza
inversamente, mientras que la unin baseemisor se polariza directamente.
La corriente de emisor, que es la corriente
de entrada, est formada por la suma de la corriente de base y la de
I =I + I
colector ( E B C ). En una primera aproximacin se puede decir que:
IC I E
Regin de Corte
I C =I E=I Maxima
En este caso el voltaje entre el colector y el emisor del transistor es
0V .
Caractersticas Generales
Z OUT
40
500 .
), entre ( 15 k
3 M ).
V BE
IB
) con
) para varios
V CE
).
=1 ;
I C =I E
20 k
Z OUT ), entre
20
a
a
50 k .
1500 .
+ 1 .
Z ,
Z OUT
Acoplamiento Directo
I B 2 IC
I E 2=( I C 2+ I B 2)
V CC + RC I C 1 +V BE RE 2 ( I C 2+ I B 2) =0
V CC + RC I C 1 +V BE R E 2 ( + 1 ) I B 2=0
2
I B 2=
V CCV BER C I C 1
R E 2 ( +1 )
Acoplamiento Capacitivo
( )
Configuracin Darlintong
I B 1=
V CC 2V BE
R B + ( 1 +1 ) ( 2+ 1 ) R E 2
Amplificador Diferencial
V 0 V 0 =2 A d ( V i V i )
1
V i +V i
donde :
2
1
Ad
Ac
Si en
V0
V 0 = Ac
1
V0
Si en
V i +V i
V0
A c=
2
Vi
1
, entonces
V 0 =2 A d V i
1
V i =V i =V i
ocurre
, luego:
A c=
V0
2V i
1
Configuracin
Si los parmetros de circuito y de los transistores para cada
etapa, son idnticos, entonces para idntica seal de
V0
entrada la seal
debe ser nula. Lo cual se conoce
como circuito balanceado.
V BE RE I E V BB =0
V BE R E ( I E + I E ) V BB=0
1
V BE +2 RE ( I C + I B )V BB=0
1
IB =
Q
V BB V BE
2 R E ( +1 )
; I E=
( +1 ) (V BBV BE ) (V BBV BE )
=
2 RE
2 R E ( +1 )
1
IE
RE
sea lo
RE
amplificador diferencial.
Si la calidad del amplificador, se mide segn el parmetro RRMC,
entonces
Entonces:
V 0 = A d ( V i V i ) + A c
1
V i +V i
2
1
- En modo Comn:
V i =V i =V i A c =
1
V0
Vi
Del circuito:
ie
i b =i b =i b y i e =i e =ie = =(1+ hf e )i b
2
t
Luego:
entrada:
V 0 =h fe i b RC V i=hi e i b R E i e
1
Por malla de
Por lo tanto
V i=( hie +2 ( h fe +1 ) R E ) i b y A c =
hfe RC
hie +2 R E (1+h fe)
- Modo Diferencial
V i =V i A c =
1
V0
2Vi
1
Obtenindose
V i=h ie i b A d =
1
h fe R C
2 hie
Finalmente:
RRMC=
Observando:
hie + 2 R E (1+h fe )
hie 2 R E (1+h fe )
2 hie
Entonces:
A d R E (1+h fe)
Ac
hie
Lgicamente, mientras mayor resulte
RE
RE
RE
I EQ
).
V BB
RE
RB I B +V B E RE I E V BB =0
3
I E =( 1+ ) I B
3
IB =
3
V BBV BE
RB + (1+ ) R E
Por lo tanto
I E =( 1+ )
t
V BB V BE
R B + ( 1+ ) R E
Seleccionando una
IE =
t
V BB V BE
RB
RB
RE
, no
REFERENCIAS
http://www.ie.itcr.ac.cr/marin/lic/el2207/wmarinCH03.pdf
https://www.academia.edu/3769944/3_4._Configuraci
%C3%B3n_en_Emisor_Com%C3%BAn
https://www.academia.edu/3769943/3_5._Configuraci
%C3%B3n_en_Colector_Com%C3%BAn
https://www.academia.edu/3769942/3_3._Configuraci
%C3%B3n_en_Base_Com%C3%BAn
http://146.83.206.1/~jhuircan/PDF_CTOI/MultIee2.pdf
http://referencias111.wikispaces.com/file/view/Capitulo3_ce1.pdf