OPERADORES LGICOS CON TECNOLOGAS TTL Y CMOS

INTRODUCCION
En el informe se investig acerca de circuitos
electrnicos, la aplicacin digital de transistores
mosfet, operadores y ecuaciones lgicas.
A partir de eso se pueden llegar a acabo los
objetivos generales del laboratorio en donde se
requiere disear, simular con la ayuda de PSpice
anlisis de dos familias lgicas TTL y CMOS.
La compuerta lgica est definida como un
dispositivo electrnico que es la expresin
representada fsicamente de un operador
booleano, es decir que el dispositivo deber
cumplir las condiciones del operador booleano
(operacin lgica), los cuales son: AND, OR,
NOT, NAND, NOR, XAND, XOR; estos
dispositivos vienen en circuitos integrados
reciben 1 o 0 como entrada.

Ilustracin 1 Representacin de una seal digital

Las familias lgicas son una coleccin de

diferentes circuitos integrados que tienen
similares caractersticas en su circuito el cual
tiene un mismo diseo de compuertas bsicas.
Las familias lgicas usan transistores operando
en conmutacin, a partir de niveles lgicos. Las
caractersticas de las compuertas que son
necesarias saber son: las diferentes cotas de
disipacin de energa, retardo de propagacin,
margen de ruido y fan-out, tcnicas dinmicas
para la evaluacin y comparacin de estas.

Ilustracin 2 Familias Lgicas. Fuente Compuertas

lgicas
http://www.unicrom.com/Dig_Tecnologia_TTL.asp

PLANTEAMIENTO
a) Seleccin de compuertas y descripcin a
la familia que pertenecen.
OPERADOR SN7401 el cual es una
compuerta el cual trabaja como una
NAND, en otras palabras una NOT
AND. Que es el circuito bsico de la
familia lgica TTL.
La puerta NAND es una puerta lgica
que produce una salida que es falsa
solamente si todas sus entradas son
verdaderas; o verdadera en el caso de
que las entradas sean falsas, es
significativa debido a que cualquier
funcin booleana se puede implementar
mediante el uso de una combinacin de
puertas NAND. Esta propiedad se llama
integridad funcional, es decir, se puede
implementar cualquier otra funcin
lgica (AND, OR, etc) utilizando solo
puertas NAND. Al igual que en los en
los circuitos integrados TTL utilizando
transistores de emisor mltiple, se
requiere un menor nmero de
transistores que una puerta NOR.Los
sistemas digitales que emplean ciertos
circuitos lgicos se aprovechan de
integridad funcional de NAND.

de tal forma que en estado de reposo, el

consumo de energa es nicamente el
debido a las corrientes parsitas.
1- Transistores NMOS (pull-down):
-VGS (> 0) controles RDS.
Ilustracin 3 NAND TTL. Fuente Familias Lgicas

-El aumento de VGS disminuye RDS.

http://cidelamesa.blogspot.com/p/circuitosdigitales.html

La familia lgica TTL (TransistorTransistor Logic) es quizs la ms

antigua y comn de todas las familias
lgicas de circuitos integrados digitales.
Los CI TTL implementan su lgica
interna, exclusivamente, a base de
transistores NPN y PNP, diodos y
resistencias, se
disponen en dos
versiones: la serie 54 que se destina a las
aplicaciones militares y la serie 74 a
aplicaciones industriales y de propsito
general. Existe una gran cantidad de
funciones lgicas que se realizan con
esta tecnologa. Entre las principales
tenemos: compuertas, decodificadores,
contadores, flip flop, sumadores,
multiplexores entre otras.
Los circuitos TTL son rpidos, verstiles
y muy econmicos. Sus principales
caractersticas son la disipacin de
potencia muy baja, el tiempo de
propagacin muy pequeo.

Transistores PMOS (circuito de pullup):

-VGS (<0) controles RDS.
-una disminucin de VGS disminuye RDS.
-RDS vara de ohmios a megohmios.
-esta compuerta tiene una impedancia
muy alta.

b) Operacin lgica
B)
Operacin lgica:
Familia TTL
AND-OR-Inversor.
Inversor.
AND-Inversor.
NOR.

OPERADOR CD4050B el cual es una

compuerta de 8 entradas y dos salidas
las cuales trabajan una como AND y la
otra como NAND hace parte de la
familia CMOS.
La
Familia
lgica
CMOS
(Complementary
Metal
Oxide
Semiconductor,
"Metal
xido
Semiconductor Complementario"). Su
principal caracterstica consiste en la
utilizacin conjunta de transistores de
tipo pMOS y tipo nMOS configurados

Ilustracin 4 Diferentes estructuras posibles con la

familia TTL. Fuente
http://www.uhu.es/raul.jimenez/DIGITAL_I/dig1_vii.pd
f

Los CMOS al ser una unificacin entre 2

familias lgicas (NMOS, PMOS) se pueden
formar los siguientes operadores lgicos:
La conexin en paralelo de dos o ms
transistores acta como una puerta OR.
La conexin en serie de dos o ms
transistores acta como una puerta
AND.
En el caso de los transistores PMOS, se
construyen igual que en la familia NMOS, pero
de forma inversa. Es decir, la conexin en
paralelo forma una operacin AND, mientras
que la conexin en serie forma una operacin
OR.
c) Rango para los niveles lgicos de
entrada y de salida.

Ilustracin 6 Datasheet SN7401. Texas Instruments

Los rangos para los niveles

lgicos
de entrada en la
compuerta TTL son:

Ilustracin 5 Nivel logico de entrada de un circuiyo

TTL. Fuente:
http://www.virtual.unal.edu.co/cursos/ingenieria/200047
7/lecciones/090101.htm

Los rangos para los niveles

lgicos para la compuerta
CMOS son:

Ilustracin 7 Nivel logico de entrada de un circuiyo

CMOS. Fuente:
http://www.virtual.unal.edu.co/cursos/ingenieria/200047
Unidades
7/lecciones/090101.htm

Niveles Lgicos
Alto Nivel de Voltaje en la Entrada VIH
Bajo Nivel de Voltaje en la Entrada VIL
Alto Nivel de Voltaje en la Salida VOH
Bajo Nivel de Voltaje en la Salida VOL
Mxima Corriente de Entrada requerida
IIL cuando V = VOL
Mxima Corriente de Entrada requerida
IIH cuando V = VOH

Rango
2.0
0.8
2.4
0.4
1.5
40

Corriente de salida mnima garantizada

IOL cuando V = VOL

48

mA

0.25

mA

mA

Niveles logicos
VIH min
VIL max
VOH min
VOL max
IOL min
IOH min

rangos
3.5
1.5
4.4
0.33
0.51
0.51

unidades
V
V
V
V
mA
mA

Tabla 2 Niveles lgicos de entrada. Fuente propia

Corriente de salida mnima garantizada

IOH cuando V = VOH

Tabla 1 Niveles lgicos de entrada. Fuente propia

el voltaje del divisor a la mitad del

voltaje suministrado por la fuente.
Cuando esto ocurra, el valor de la
resistencia ser el valor de la impedancia
de entrada. En este caso, la mitad del
voltaje ser 2.5 V como se ve en las
siguientes grficas.
g) Para calcular la impedancia de salida se
realiza el mismo procedimiento que para
la impedancia de entrada. Se conecta
una resistencia a la salida la cual se vara
hasta que el voltaje de salida sea la
mitad.

Ilustracin 8Ilustracin 2 Datasheet CD4068B. Texas

Instruments

d) Margen de ruido y su clculo.

Es el mximo voltaje de ruido agregado a la
seal de entrada de un circuito digital que no
cause un cambio indeseable, a la salida del
circuito. Se expresa en voltios (V).
CALCULO DEL MARGEN DE RUIDO

h) FAN-OUT: en una puerta lgica se

refiere al nmero mximo de entradas de
la familia de circuitos integrados de la
misma serie que la puerta puede excitar,
manteniendo a la vez los niveles de
salida
dentro
de
los
limites
especificados.
El fan-out es un parmetro importante
solo en la tecnologa TTL. Dado que con
los circuitos CMOS se asocian
impedancias muy altas.
El fan-out depende de la frecuencia
debido a los efectos capacitivos.
Para la familia lgica TTL, el nmero de
compuertas que podr accionar ser
limitado ya que la corriente de este
circuito es limitada. Para la serie comn
y de alta potencia, la capacidad de salida
ser de 10 y para la serie de baja
potencia, la capacidad de salida ser de
20.
En la familia lgica CMOS, el nmero
de compuertas que podr accionar ser
ilimitado ya que no requiere entregar
corriente a sus entradas.

TTL SN7401
Estado alto
VOH VIH = VNIL
2,4V - 2,0V = 0,4V.
Estado bajo
VIL VOL = VIH
O,8V 0,4V = 0,4V
CD 4068B CMOS
Estado alto
VIL mx VOL mx = VNIL
1.5V 0.33V = 1.17V
Estado bajo
VOH min VIH min = VNIH
4.4V 3.5V = 0.9V
Tabla 3 Clculos margen de ruido. Fuente propia

e) Simulacion en Spice
i)

f) Se calcula la impedancia de entrada a

travs de las simulaciones de cada
compuerta lgica. En la entrada del
circuito se coloca una resistencia en
serie con la fuente de entrada, haciendo
as un divisor de voltaje. A esta
resistencia se le varia su valor hasta que

Calcule el fan-out a partir de la

definicin
relacionada
con
las
corrientes.
El fan out en funcin de las corrientes
es importante tenerlo presente porque
nos permite saber que nmeros de

compuertas conectar sin exceder los

lmites del corriente del inversor.
TTL:

Fanout=

j)

I OH 0.25 mA
=
=6.25=6
I IH
40 A

Clculo de Fan-Out a partir de las

impedancias
Las impedancias de entrada de los
CMOS son muy elevadas y por lo tanto
presentan FAN OUT en esttica muy
elevado. Un mtodo por el cual se puede
determinar el fan out por medio de las
impedancias es mediante la simulacin,
conectando resistencias a la salida de la
compuerta,
observando
cuantos
elementos la compuerta puede excitar
sin que se afecte los niveles de salida
especificados para esa compuerta.

Io VoZi
=
Ii ViZo
k) Todos los dispositivos de la familia
lgica CMOS son especialmente
susceptibles a daos por carga
electrosttica. Ya que tiene una alta
impedancia de entrada, por ende una
pequea carga electrosttica que circule
por estas altas impedancias puede dar
origen a voltajes peligrosos; Esto se
debe a que la estructura interna que tiene
el CMOS est basada en la tecnologa
MOS (Metal Oxido Semiconductor).
Esta alta impedancia permite que se
desarrollen fcilmente voltajes altos,
capaces de destruir la capa de xido
aislante que separa la compuerta del
canal en estos dispositivos.Las entradas
CMOS no deben dejarse desconectadas
debido a su alta sensibilidad al ruido y a
la electricidad esttica, estos factores
pueden sobrecalentar los transistores
MOSFET P y N ponindolos en estado
de conduccin.
Un circuito integrado CMOS se destruye
con voltajes estticos entre 250 y 3000V.

l)

La familia CMOS disipa menos

potencia, ya que est compuesto por
MOSFET que son de bajo consumo,
esto indica que el voltaje de
conmutacin entre el drain y source de
los MOSFET sea cero y su disipacin de
Potencia ser baja por el orden de los
nW.

m) La familia lgica CMOS drena menos

corriente a la entrada por su fabricacin,
debido a las altas impedancias que
maneja. La impedancia de entrada de
una compuerta CMOS es muy alta
como para permitir el paso de una
magnitud de corriente considerable,
drenan alrededor de microamperios
mientras en la tecnologa TTL son del
orden de miliamperios.
n) La familia lgica con ms amplio rango
de tensin de alimentacin es la familia
CMOS ya que posee un rango de
VCCmax de 18 V Y VCCmin de 3V, en
comparacin a los pequeo rango que
posee los TTL que es de VCCmax
5,25V y VCCmin 4,75V.
La tensin de alimentacin es el voltaje
con el que se alimenta el circuito
integrado por medio de una fuente de
tensin.
VOL MAX
VOH MIN
VIL MAX
VIH MIN

0V
VDD
30% VDD
70% VDD

Tabla 4 Rango de tensin de alimentacin. Fuente

propia

o) La familia lgica TTL posee un amplio

rango de frecuencia para su operacin ya
que en su construccin se utilizan
transistores y diodos que son
relativamente ms rpidos que otras
tecnologas, este tiene un rango de 33 a
145MHZ, en la familia CMOS el rango
de frecuencia es de 90 a 150MHz para
los 3.3v y ser de 50 a 170MHz para 5v,

este nivel de frecuencia es dado por el

tiempo de retardo de propagacin de las
compuertas en bajo, un menor tiempo de
propagacin produce una mayor
frecuencia.

TTL
CMOS

33MHz-145MHz
90MHz-150MHz

Tabla 5 Rango de Frecuencia. Fuente propia

p) Un colector abierto es un tipo comn de

salida que se encuentra en muchos
circuitos integrados, en lugar de dar
salida a una seal de un voltaje o
corriente especfica, la seal de salida se
aplica a la base de un transistor NPN
interna cuyo colector esta externalizado
en un pasador de la IC, el emisor est
conectado a la tierra.
Esto sirve para fijar los valores altos y
bajos de tensin segn se necesite,
adems permite el acoplamiento entre
compuertas lgicas con niveles altos
distintos.
De igual manera garantiza la corriente
de salida necesaria para conectar varias
compuertas lgicas a la salida de este.
En resumen sirve como acoplador de
niveles de voltaje y maneja corrientes
superiores.

-Z; esta salida es como si no estuviera

conectada al circuito, pero presenta una
corriente de fuga, que se mueve hacia a
dentro o afuera de la salida.
Compuerta de Tres Estados TTL
El circuito en estado Z se basa en
bloquear los dos transistores de la
salida Totem- Pole a la vez cuando se
active la entrada de control. La figura 12
muestra el inversor TTL 3-State. La
entrada B2 en alto, hace que el
transistor T5 se corte; por lo tanto la
corriente base colector de T5 satura los
transistores T6 y T7. El diodo D6 conduce
y esto produce que los transistores de
salida del circuito se corten, debido al
potencial bajo en el emisor de T1 y el
colector de T2. La conduccin de T1,
bloquea a T2 y T4 no recibe corriente en
la base, por lo que entra a estado de
corte. De otro lado, el colector del
transistor T2 queda a un potencial muy
prximo a masa, llevando a T3 a corte.

Ilustracin 10 Circuito Inversor de tres estados TTL

Ilustracin 9 Colector abierto. Fuente Compuertas

Especiales http://lc.fie.umich.mx

q) Las compuertas lgicas tienen dos

estados que son; alto el cual corresponde
a un 1 lgico y bajo que corresponde a
un 0 lgico, sin embargo algunas salidas
pueden adoptar un tercer estado no
lgico pero si elctrico el cual es
llamado estado de Alta Impedancia Hi

Compuerta de Tres Estados CMOS

En el circuito CMOS de la figura 13., el
estado de la salida es igual a la entrada
slo si la entrada B1 est en nivel alto
(1). Cuando la entrada B1 est en nivel
bajo (0), la salida se encuentra en nivel
de impedancia alta (Z) y es
independiente del nivel de entrada A1. En
el funcionamiento del circuito interno de
la figura 11, en el estado de
entrada B1=0 conduce el
transistorQP1 (canal P) y la activacin de
este elemento hace conducir a QN3 (canal
N); por lo tanto el drenador QN3 queda a

un potencial de 0 V y esto sita al

transistor QN5 en estado de corte. El
potencial de 0 V en la puerta del
transistor QP3 hace conducir a ste,
colocando al transistor QP5 en estado de
corte. En este estado de la entrada de
control, los transistores de
salida QP5 y QN5 estn en corte y el
terminal de salida queda en estado de
alta impedancia o tercer estado.
Cuando la entrada B1 est en nivel bajo
(1), el estado de salida es igual de la
entrada, tal como se deduce del
funcionamiento del circuito. Si la
compuerta tiene estado de entrada A1=1,
conduce el transistor QP5 y QN5 entra en
corte, lo cual hace la salidaC1 igual a 1.
Cuando A1=0, conduce el
transistor QN5 y QP5 entra en corte, lo
cual hace la salida C1 igual a 0.

que las de los CMOS, tiene mayor inmunidad al

ruido; la compuerta CMOS de usa transistores
MOSFET, disipan menos potencia debido a la
alta impedancia de entrada, tiene mayor
intervalo de voltaje y mayor factor de carga.
La informacin digital que manejan estas
compuertas se representan por niveles elctricos
de tensin o de corriente.

BIBLIOGRAFIA
Familias TTl y CMOS
http://www.virtual.unal.edu.c
o/cursos/ingenieria/2000477/l
ecciones/090101.htm
http://www.ti.com/lit/ds/syml
ink/sn74f240.pdf
Familias Logicas
http://www.uhu.es/adoracion.
hermoso/Documentos/Tema2-CaracTTL.pdf

Ilustracin 11 Circuito de tres estados CMOS. Fuente

http://www.virtual.unal.edu.co/cursos/ingenieria/200047
7/lecciones/090201.htm

CONCLUSIONES
La diferencia entre la familia lgica TTL y
CMOS: en la compuerta TTL se hace uso de
transistores bipolares, consumen ms potencia,
tienen una velocidad de operacin ms elevada

CMOS Logic Data Motorola

INC
ECG Semiconductors Master
Guide.
Manual de circuitos integrados
digitales de Texas Instruments.
http://focus.ti.com/lit/ds/symlink
/sn7432.pdf
Manual de circuitos integrados
digitales de Texas Instruments.
Disponible
en
Internet
http://focus.ti.com/lit/ds/symlink
/cd4082b.pdf
http://electronicsclub.info/74seri
es.htm