Universidad Nacional de

Ingeniera
Facultad de Electrotecnia y
Computacin
Electrnica Aplicada

INFORME DE LABORATORIO 3
PWM CON SG3524

ELABORADO POR:
Cinthya Hernandez Duran
Miguel Angel Flores Ticay
Edgar Gonzales
Grupo 3N1 Eo
Docente: Ing. Felipe Paz
/03/2015

UNIVERSIDAD NACIONAL DE INGENIERA

Facultad de Electrotecnia y Computacin
Ingeniera Electrnica

Tema: PWM usando SG3524

i.

OBJETIVOS

Objetivo General

Comprobar mediante la prctica el funcionamiento de un circuito

generador de PWM usando el IC SG3524.

Objetivos Especficos
Calcular la frecuencia de oscilacin para el IC SG3524.
Montar el circuito del PWM en vaco verificando la frecuencia calculada.
Verificar la modulacin del ancho de pulso y frecuencia de oscilacin
controlada por tensin.

ii.

INTRODUCCIN

El SG3524 es un regulador de conmutacin de circuitos integrados que tiene

todos los circuitos esenciales necesarios para la toma de un regulador de
conmutacin en el modo push-pull. Los circuitos dentro del SG3524 incluyen
modulador de ancho de pulso, oscilador, tensin de referencia, amplificador de
error, el circuito de proteccin contra sobrecargas, los conductores de salida,
etc. Como puede notarse, el SG3524 es el corazn de este inversor PWM, que
puede corregir la tensin de salida en contra de las variaciones en la carga de
salida. En un inversor PWM el cambio en la carga de salida no afecta
directamente a la tensin de salida (cuando la carga aumenta la produccin
disminuye la tensin de salida y viceversa), pero en un inversor PWM el voltaje
de salida se mantiene constante en un rango de carga de salida.
El Resisor R1 y el capacitor C1 ajusta la frecuencia interna del oscilador de IC.
En el modo Preestablecido R1 puede ser utilizado para el ajuste fino de la
frecuencia del oscilador. El pin 14 y pin 11 son los terminales del emisor del
transistor conductor interno del circuito integrado. Las terminales del colector
de los transistores driver (pin 13 y 12) estn unidas entre s y conectados a la
salida regulada de 8 voltios (salida del 7808). Dos rfagas de impulsos de 50
Hz que equivale 180 grados fuera de fase estn disponibles en el pin 14 y 15
del IC.

UNIVERSIDAD NACIONAL DE INGENIERA

Facultad de Electrotecnia y Computacin
Ingeniera Electrnica

iii.

DESARROLLO

Medios a utilizar

Osciloscopio
Multmetro
Breadboard

Componentes/Dispositivos a utilizar
Cantida
d
1
2
1

Componente
SG3524
Resistores 2.2K
Condensador de cermica de 0.047 F

Realizamos los clculos previos para obtener las frecuencias de

oscilacin del SG3524

f=

1.30
=5.90 Khz
2(2.2 K )(0.05 F)

T =169.23 S
A continuacin procedimos a montar el circuito de la figura en el protoboard.

UNIVERSIDAD NACIONAL DE INGENIERA

Facultad de Electrotecnia y Computacin
Ingeniera Electrnica

Valores de frecuencia medidos en la prctica en el osciloscopio para el

0.047 F

SG3524 usando un capacitor de

con

obtuvimos un

T =176 Seg

F=5.68 KHz

Resultado de los Clculos Prcticos

V1(V)

t1(s)

t2(s)

T(s)

F(Hz)

D (%)

172 S

04 S

176 S

5.68 KHz

97.7 %

1.5

156 S

20 S

176 S

5.68 KHz

88.6 %

140 S

36 S

176 S

5.68 KHz

79.5 %

2.5

126 S

52 S

176 S

5.68 KHz

71.5 %

106 S

70 S

176 S

5.68 KHz

60.2 %

3.5

90 S

86 S

176 S

5.68 KHz

51.1 %

90 S

86 S

176 S

5.68 KHz

51.1 %

UNIVERSIDAD NACIONAL DE INGENIERA

Facultad de Electrotecnia y Computacin
Ingeniera Electrnica

V1 = 1V

V1 = 1.5

V1 =
2.5V
V1
=

V1 = 2V

V1 = 3V
V1 = 4V

UNIVERSIDAD NACIONAL DE INGENIERA

Facultad de Electrotecnia y Computacin
Ingeniera Electrnica

iv.

iv.

CONCLUSIONES

Observamos en la prctica como el SG3524 acta como generador de

PWM, calculando los elementos de R1 y C1 para ajustarlo a frecuencia
indicada de 5KHZ obteniendo as los valores solicitados como son
V1 = 3.5V
frecuencia, periodo, dutycycle y los anchos
de pulsos que genera el
SG3524. Con la variacin del Voltaje de Control o compensacin en el
pin 9 podemos observar que el Dutycycle se modifica al llegar a 4V el
Dutycycle disminuye hasta llegar al 50 % de donde no disminuye
aunque aumente el voltaje de control, tal y como lo indica el
Datasheet.

UNIVERSIDAD NACIONAL DE INGENIERA

Facultad de Electrotecnia y Computacin
Ingeniera Electrnica

Al final de la prctica notamos que despus de un voltaje de control

de 3.4V se mantuvo el ancho de pulso en t1=90 s lo que nos indica
que el integrado mantiene un Dutycycle del 50% como mnimo.

Simulacin en Livewire