Sistemas Digitales I - 2013

UNIVERSIDAD PRIVADA
DEL VALLE
FACULTAD DE INFORMATICA Y
ELECTRONICA
DPTO: ELECTRONICA Y
BIOINGENIERIA
SISTEMAS DIGITALES I
GUIA PRACTICA DE LABORATORIO
Ttulo de la Practica
PRACTICA
PRACTICA
PRACTICA
PRACTICA
PRACTICA
PRACTICA
PRACTICA
PRACTICA
PRACTICA
PRACTICA
PRACTICA
PRACTICA
PRACTICA
PRACTICA
PRACTICA
01
02
03
04
05
06
07
08
09
10
11
12
13
14
15
INTRODUCCIN AL LABORATORIO
MANEJO DE COMPUERTAS AND OR NOT
APLICACIONES DE COMPUERTA AND OR NOT
UNIVERSALIDAD DE LAS COMPUERTAS NAND NOR
MAPAS DE KARNAUGH
MANEJO DE COMPUERTAS XNOR XOR
CIRCUITOS COMBINACIONALES SUMADORES DE 8 BITS
CODIFICADORES Y DECODIFICADORES
APLICACIN DE MULTIPLEXORES
CONVERSION DE CODIGO DE BCD A BINARIO
FUNCIONAMIENTO DEL LATCH
FLIP FLOP JK
CIRCUITOS GENERADORES DE RELOJ.
CONTADORES ASINCRONOS
CONTADORES SINCRONOS
UNIVERSIDAD PRIVADA DEL VALLE

SERVICIOS DE LABORATORIO
ASIGNATURA: SISTEMAS DIGITALES I
PRACTICA N 1
INTRODUCCIN AL LABORATORIO
1. CONOCIMIENTO TEORICO REQUERIDO.
Reglas para el montaje de circuitos
Manejo del protoboard.
Conocimientos bsicos de componentes electrnicos.
2. COMPETENCIA (S).
En la prctica:
Conoce el correcto uso y manejo de materiales en un Laboratorio de Electrnico, a travs del
montaje de circuitos, el manejo del protoboard dentro de los componentes electrnicos del
campo de trabajo.
3. MATERIALES Y EQUIPOS.
2 Resistencias de 330
1 Resistencia de 220
1 Multmetro
1 Protoboard
1 Cable para Fuente
1 Interruptor
2 LEDs.
4. PROCEDIMIENTO.
El primer circuito ser para ver como encender un LED, la identificacin de sus terminales, el ms
largo (nodo) apunta al polo (+), el corto (ctodo) al negativo (-), si por alguna razn los terminales
son iguales, puedes identificar el ctodo por un pequeo corte en la cabeza del componente. R1
es una resistencia de 220 ohm que hace de proteccin para el LED, Montado en la placa de
prueba, debera quedar as.
Figura N 1.
EXPERIENCIA N 1.1.
Armar el circuito mostrado en la figura N1 con un voltaje de 9 V. use la resistencia de 220 ohm y
realice las mediciones de voltaje en la resistencia y en el led.
EXPERIENCIA N 1.2.
Modifique el voltaje de alimentacin de la experiencia por 5V y vuelva a realizar las mediciones.
EXPERIENCIA N 1.4.
Implemente el siguiente circuito con un generador de onda de una frecuencia de 5 Hz y verifique en
que secuencia se enciende los leds
5. CUESTIONARIO.
1. Cmo se puede diferenciar las dos resistencias?
2. El voltaje en el led varia si se cambi los valores de voltajes en la fuente?
3. Cmo podemos verificar si el voltaje de la fuente es de 5 V?
4. Qu pasara si se coloca un voltaje de 5V a un led.?
5. Para la experiencia en el inciso 5) en que secuencia se enciende los led si se le aplica una onda
cuadrada en el generador.
6. TIEMPO DE DURACIN DE LA PRCTICA.
Tiempo de duracin de la prctica 100 minutos

PRACTICA N 2
MANEJO DE COMPUERTAS AND OR NOT
Rango de los valores de voltajes para los valores lgicos TTL.

Conocimiento de la tabla de verdad de las compuertas AND OR y NOT
Conocimiento de los pines y la estructura interna de los integrados TTL 7408, 7404 y 7432
2. COMPETENCIA (S).
El estudiante:
Maneja correctamente las compuertas AND OR NOT, a travs de la resolucin de problemas
en el campo de trabajo del profesional.
3. MATERIALES.
1 Circuito integrado 7432 - OR.
1 Circuito integrado 7408 - AND.
1 Circuito integrado 7404 - NOT
2 Resistencia de 220.
1 Multmetro.
1 Protoboard.
2 LEDs
4. PROCEDIMIENTO.
EXPERIENCIA 2.1.
Implemente el circuito mostrado en la figura y verifique si la tabla de verdad se cumple.
Voltaje de 5 V
A B A.B
SW1
R2
D1
220R
SW -SPDT
U1:A
A
LED
D2
1
3
SW2
Voltaje de 5 V
R1
B
7408
220R
SW -SPDT
LED
EXPERIENCIA N 2.2.
Voltaje de 5 V
SW1
R2
U2:A
SW-SPDT
A
1
LED
D2
SW2
2
7432
R1
220R
SW-SPDT
D1
220R
LED
Voltaje de 5 V
EXPERIENCIA N 2.3.
Voltaje de 5 V
R2
SW1
LED
D2
SW-SPDT
7404
A ~A
220R
U1:A
1
D1
Voltaje de 5 V
R1
220R
LED
EXPERIENCIA N 2.4.
Armar el circuito mostrado en la figura1, llenar la tabla de verdad
Fig. 1. Diagrama esquemtico
A
C Led1 Led2
5. CUESTIONARIO.
1. Dibuje el circuito que puede detectar el valor de salida de 1 lgico en un circuito usando un led
(indicador de luminosidad).
2. Dibuje el circuito que puede detectar el valor de salida de 0 lgico en un circuito usando un led
(indicador de luminosidad).
3. Escribas las tablas de verdad para las compuertas 7404, 7408 y 74032 .
4. Los pines Vcc y GND son pines comunes a los integrados trabajados explique su funcin.
5. Como generamos valores digitales de 1 lgico y 0 lgico para conectarlos a
los circuitos?.

PRACTICA N 3
APLICACIN DE COMPUERTAS AND OR y NOT
El estudiante deber conocer el lgebra booleano
Armado de circuitos a travs de expresiones booleanas
Armado de expresiones booleanas a travs de circuitos digitales
2. COMPETENCIA (S).
De la prctica:
Aplica las compuertas AND OR NOT., a travs de la resolucin de problemas en el campo de
trabajo del profesional.
1 Circuito integrado 7432 - OR
1 Circuito integrado 7408 - AND
1 Circuito integrado 7404 - NOT
1 Multmetro
1 Protoboard
1 LED
4. PROCEDIMIENTO.
EXPERIENCIA N 3.1.
Armar el circuito mostrado en la figura, llenar la tabla de verdad y escribir su expresin booleana
Led
EXPERIENCIA N 3.2.
Segn la expresin booleana disee el circuito escriba su tabla de verdad y arme el circuito
X=((A+B)(A+C)+B)
A
5. CUESTIONARIO.
1. Que representa una expresin Booleana?
2. Como se puede interpretar una compuerta OR de 3 entradas, en compuertas OR de 2 entradas.
3. Como se sabe si el circuito armado representa a la expresin booleana?

PRACTICA N 4
UNIVERSALIDAD DE LAS COMPUERTAS NOR Y NAND
Conocimiento del manejo de compuertas NAND y NOR.

Aplicaciones de universalidad de compuertas lgicas.
2. COMPETENCIA (S).
El estudiante:
Realiza el correcto manejo de las compuertas NAND y NOR., en la universalidad de las
compuertas lgicas para la solucin de problemas.
1 Circuito integrado 7400
1 Circuito integrado 7402
1 Multmetro
1 Protoboard
1 LED
4. PROCEDIMIENTO.
EXPERIENCIA N 4.1.
Implemente el circuito con la utilizacin de compuertas NOR o NAND y llene la tabla de verdad.
A B C I
EXPERIENCIA N 4.2.
Segn la expresin booleana disee el circuito escriba su tabla de verdad y arme el circuito solo
utilizando compuertas NOR o NAND
X=(AC+B)(A+CB)
A
5. CUESTIONARIO.
1. Dibuje el equivalente de la compuerta NOR utilizando solo compuertas NAND?
2. Dibuje el equivalente de la compuerta NAND utilizando solo compuertas NOR?
3. Emplear compuertas OR, AND y NOT por lo menos una redisee el circuito.

Tiempo de duracin de la prctica 100 minutos.

PRACTICA N 5
MAPAS DE KARNAUGH
Manejo de simplificaciones algebraicas a travs del mtodo de mapas de karnaugh
Aplicacin en el diseo digital de la condicin no importa (X)
2. COMPETENCIA (S).
El estudiante:
Realiza el correcto manejo de los mapas de karnaugh como una herramienta til de la
simplificacin de circuitos que le permite solucionar problemas.
1 Circuito integrado 7432 OR.
1 Circuito integrado 7408 AND
1 Circuito integrado 7404 NOT
1 Circuito integrado 7400 NAND
1 Circuito integrado 7402 NOR
1 Resistencia de 220 .
1 Multmetro
1 Protoboard
1 LED
4. PROCEDIMIENTO.
EXPERIENCIA N 5.1.
Armar el circuito para la tabla de verdad, simplificando por mapas de karnaugh
EXPERIENCIA N 5.2.
Arme del circuito del problema.
Las cuatro lneas que entran al circuito lgico combinacional que se ilustra en las figuras siguientes,
llevan un dgito decimal codificado en binario. Es decir, los equivalentes binarios de los dgitos
decimales 0-9 pueden aparecer en las lneas A B C D. El bit ms
Significativo es A.
Las combinaciones de valores correspondientes a los equivalentes binarios de los nmeros

decimales 10-15 nunca aparecern en las lneas. La nica salida Z del circuito debe ser 1 si y
slo si las entradas representan un nmero que sea cero o una potencia de dos
5. CUESTIONARIO.
1. Como seria la simplificacin mediante mapas karnaugh una expresin de 5 variables?
2. Cuando se agrupa se realiza uniones entre unos, estas agrupaciones pueden ser de diferente
forma darn el mismo resultado?
3. Si no se toma en cuenta las condiciones No Importa (x), el resultado obtenido es ms
simplificado?

PRACTICA N 6
MANEJO DE COMPUERTAS XOR Y XNOR
Conocimiento del manejo de las compuertas XOR y XNOR

El estudiante deber saber el mtodo de deteccin de error por paridad.
2. COMPETENCIA (S).
De la prctica:
Realiza circuitos con compuertas XOR y XNOR. Donde permite el mtodo de deteccin de
error por paridad a travs de la solucin de problemas.
3. MATERIALES.
1 Circuito integrado 74LS266
1 Resistencia de 220 .
1 Multmetro.
1 Protoboard.
1 LED.
4. PROCEDIMIENTO.
EXPERIENCIA N 6.1.
Disee un circuito generador de paridad par para 4 bits
B3 B2 B1 B0 P
5. CUESTIONARIO.
1. El circuito detector de paridad ser el negado de un generador de paridad par?
2. Un comparador de dgitos de un bit que genera un valor de 1 lgico cuando los dgitos son
iguales se lo realiza con la compuerta XOR o XNOR
3. Dibuje el circuito mediante el cual una compuerta XOR genera una negacin de una entrada.

PRACTICA N 7
CIRCUITOS COMBINACIONALES SUMADORES DE 8 BITS
Manejo de sumadores de 4 bits
Conocimiento de restadores por complemento a 2
Manejo de compuertas XOR
2. COMPETENCIA (S).
El estudiante:
Maneja circuitos combinacionales sumadores, a travs de la solucin de problemas en el
campo de trabajo del profesional.
9 Resistencias de 220 .
9 LEDs
1 Multmetro
1 Protoboard
EXPERIENCIA N 7.1.
Arme un circuito sumador de dos bytes con el 74ls83 (inciso a)
A7A6A5A4A3A2A1A0
+ B7B6B5B4B3B2B1B0
C8 C7C6C5C4C3C2C1C0
El valor del acarreo tiene que ser mostrado en un led. Independiente.
EXPERIENCIA N 7.2.
Arme un circuito restador de 8 bits con el 74Ls83
Mediante el circuito armado compruebe las siguientes sumas y restas en base binaria (inciso b y c)
Para las experiencias use como ejemplo las siguientes sumas
a)
124
+ 205
a)
b)
c)
b)
c)
158
- 100
-140
+ 65
El bit de CONTROL de este circuito si se coloca en 0 mantiene la entrada en la salida y si se

coloca a 1 niega las entradas para realizar la suma en complemento a 2
5. CUESTIONARIO.
1. Es posible implementar un sumador y un restador en un mismo circuito?
2. Como se tendra que trabajar si se quiere sumar dos valores negativos?
3. Como se unen los dos integrados 7483 para realizar un sumador de 8 bits?

PRACTICA N 8
CODIFICADORES Y DECODIFICADORES
El estudiante deber tener conocimientos de codificadores y decodificadores.
Conocimiento de manejo de displays.
Manejo del uso de pulsadores.
2. COMPETENCIA (S).
El estudiante:
Maneja circuitos combinacionales Codificadores y Decodificadores, a travs de la
resolucin de problemas en el campo de trabajo del profesional.
3. MATERIALES.
1 Display C.C.
10 Pulsadores
1 Multmetro
1 Protoboard
teclado
CODIFICADOR DE
DECIMAL A BCD
DECODIFICADOR
DE BCD A 7
SEGMENTOS
DISPLAY
4. PROCEDIMIENTO.
EXPERIENCIA N 8.1.
Implemente un teclado de 10 dgitos y despliguelo en un display utilizando codificadores y
decodificadores como se muestra en el diagrama de bloque
5. CUESTIONARIO.
1. Que se tendra que colocar en vez de pulsadores para mantener el numero encendido en el
Display?
2. Por qu en el circuito no se puede representar el 0 al presionar una tecla?
3. Es posible implementar este circuito utilizando el 7447 y una display de nodo comn Dibuje
Como sera el circuito?
4. Que secuencia tendra en bits que entrar a Eo y E1 para que el decodificador encienda un el
Semforo en la secuencia correcta


PRACTICA N 9
APLICACIN DE MULTIPLEXORES
El estudiante deber tener conocimientos de Multiplexores.
2. COMPETENCIA (S).
El estudiante:
Realiza circuitos con multiplexores, en los sistemas digitales que se presentan en el campo de
trabajo del profesional.
1 LED
1 Multmetro
1 Protoboard
4. PROCEDIMIENTO.
EXPERIENCIA N 9.1.
Obtenga un circuito lgico que permita determinar si un nmero entero comprendido entre el 0 y el
15 es divisible por el nmero 3. La tabla de verdad necesaria es la siguiente:
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
EXPERIENCIA N 9.2.
Armar el circuito montado con un solo multiplexor 74151.
5. CUESTIONARIO.
1. Dibuje como se puede utilizar el multiplexor de 8 bits de entrada (74151) para obtener un
Multiplexor de 16 bis de entradas.
2. Determine la tabla de verdad para la salida O.
X Y Z O
0 0 0


PRACTICA N 10
CONVERSION DE CODIGO DE BCD A BINARIO
El estudiante deber tener conocimientos de los diferentes cdigos binarios.
Conocer el cdigo BCD y su relacin con el cdigo binario.
2. COMPETENCIA (S).
El estudiante:
Maneja circuitos sumadores para la conversin de cdigo BCD a binario con el cdigo
binario a travs de la resolucin de problemas que se presentan en el campo de trabajo.
2 Circuitos integrados 74LS83
6 LED
1 Multmetro.
1 Protoboard.
4. PROCEDIMIENTO.
CIRCUITO
DIGITAL
CODIGO BINARIO
CODIGO BCD
EXPERIENCIA N 10.1.
Implemente un circuito que convierte cdigos BCD al sistema de numeracin correspondiente
Binario.
5. CUESTIONARIO.
1. Este circuito representa un convertido de cdigo que convierte de gray a binario, verifique su
funcionamiento llenando una tabla de verdad que comprare el cdigo gray con el cdigo binario.


PRACTICA N 11
FUNCIONAMIENTO DEL LATCH
El estudiante deber tener conocimientos de funcionamiento de un latch en base a las
compuertas NOR y NAND.
2. COMPETENCIA (S).
Al final de la prctica el estudiante:
Implementa un circuito Latch con compuertas NOR y NAND., en los sistemas digitales a
travs de la resolucin de problemas.
3. MATERIALES.
6 LEDs
1 Multmetro
1 Protoboard
4. PROCEDIMIENTO.
EXPERIENCIA N 11.1.
Para el desarrollo de esta prctica, necesitaremos un circuito integrado 7402 (cudruple puerta
NOR). Una vez realizado el montaje se completar el cronograma y la tabla de verdad.
Tabla de verdad para el biestable SR con puertas NOR.
S R Q
0 0
0 1
1 0
1 1
Figure 2: Cronograma del cerrojo RS usando puertas NOR.
EXPERIENCIA N 11.2.
Para el desarrollo de esta prctica, necesitaremos un circuito integrado 7400 (cudruple puerta
NAND). Una vez realizado el montaje se completar el cronograma y la tabla de verdad.
Tabla 2: Tabla de verdad para el biestable SR con puertas NAND.
S R Q
0 0
0 1
1 0
1 1
Figure 3: Cronograma del cerrojo RS usando puertas NAND.
5. CUESTIONARIO.
1. Llene el cronograma del latch RS usando compuertas NAND.
2. Llene el cronograma del latch RS usando compuertas NOR


PRACTICA N 12
FLIP FLOP JK
El estudiante deber tener conocimientos necesarios para el funcionamiento de un flip flop JK
2. COMPETENCIA (S)
El estudiante:
Maneja las entradas sincronas y asncronas del Flipflop JK., a travs de la resolucin de
problemas que se presentan en el campo de trabajo del profesional.
1 Circuitos integrados 74LS112
2 LEDs
1 Multmetro
1 Protoboard
4. PROCEDIMIENTO.
EXPERIENCIA 12.1.
Para el desarrollo de esta prctica, necesitaremos un circuito integrado 74112 (2 flip flor JK). Una
vez realizado el montaje se completar el cronograma y la tabla de verdad.
Cronograma del cerrojo JK con entrada de habilitacin,
5. CUESTIONARIO.
1. Menciones las entradas asncronas del flip flop JK.
2. Es posible que el flip flor pueda cambiar su valor de salida si el Preset= 1 y El reset= 0,
cuando hay un flanco de subida o de bajada en su clock.
3. Dibuje el flip flop j-k y los valores que deberan tener cada pin para que a la salida Q genera
una onda cuadrada.

PRACTICA N 13
CIRCUITOS GENERADORES DE RELOJ
El estudiante deber tener conocimientos del manejo de temporizador astable y monoastable
2. COMPETENCIA (S).
El estudiante:
Utiliza los circuitos temporizadores (555) para la generacin de tiempos, a travs de la
resolucin de problemas que se presentan en el campo de trabajo del profesional.
1 Circuito integrado LM555
Resistencias de diseo
Capacitores de diseo
4. PROCEDIMIENTO.
EXPERIENCIA N 13.1.
Implemente circuitos que genere tiempos que tengan las siguientes caractersticas:
a) Pulso que dure 0.5 s.
b) Onda cuadrada de 0.5 de alto y 0.25 de nivel bajo.
5. CUESTIONARIO.
1. Ser posible obtener un tiempo igual en niveles altos y bajos, si es cierto que valores tendra
que tener los componentes externos del temporizador 555.
2. Ser posible obtener niveles bajos ms grandes que los niveles altos, si es cierto que valores
tendra que tener los componentes externos del temporizador 555.
3. Cul sera la frecuencia mxima y mnima que puede generar el temporizador 555.

PRACTICA N 14
CONTADORES ASINCRONOS
El estudiante deber conocer el funcionamiento de los flip flop JK para el diseo de
contadores asncronos
2. COMPETENCIA (S).
El estudiante:
Maneja los Flipflop JK para implementar contadores ascendentes y descendentes, a travs
de la resolucin de problemas que se presentan en el campo de trabajo del profesional.
4 LED
.
4. PROCEDIMIENTO
EXPERIENCIA N 14.1.
Implemente el circuito mostrado, con las compuertas necesarias, implemente el cronograma de
para las salida Q y Q y finalmente llene la tabla de verdad para este circuito Contador binario
Asncrono ascendente.
Montar el contador asncrono mostrado en la figura 1. Rellenar el cronograma expuesto en la
figura 1.1 y la tabla de estados 1. Indicar el mdulo del contador. Calcular fmax si tdFF=25nsegs.
Figura 1: Esquema lgico de un contador binario asncrono ascendente de
4 bits.
Figura 1.1: Cronograma de un contador binario asncrono ascendente de

4 bits.
Tabla de estados 1 de un contador asncrono binario ascendente de 4 bits.

Pulso Q3 Q2 Q1 Q0
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
EXPERIENCIA N 14.2.
Implemente el circuito mostrado, con las compuertas necesarias, implemente el cronograma de para
las salida Q y Q y finalmente llene la tabla de verdad para este circuito
Contador binario asncrono descendente
Con el objetivo de comprobar que un contador descendente puede ser obtenido si utilizamos las 's
en lugar de las Q's para calcular el estado siguiente, montar un contador binario asncrono
descendente de cuatro bits, a partir del montaje anterior. El esquema lgico se presenta en la
figura 2. Rellenar el cronograma y la tabla de estados. Calcula fmax utilizando los tiempos de retardo
dados en la prctica anterior.
Figura 2: Esquema lgico de un contador asncrono binario descendente de 4 bits.
Figura 3: Cronograma de un contador asncrono binario descendente de 4

bits.
Tabla 2: Tabla de estados del contador asncrono binario descendente de 4 bits.

Pulso Q3 Q2 Q1 Q0
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
5. CUESTIONARIO.
1. Que valores iniciales tendra que tener un contador ascendente en Q3, Q2,Q1 y Qo para que en
el primer clock genere a la salida el valore de Q3=0, Q2=0, Q1=0 y Qo=0.
2. Que valores iniciales tendra que tener un contador descendente en Q3, Q2, Q1 y Qo para que
en el primer clock genere a la salida el valor de Q3=1, Q2=1, Q1=1 y Qo=1.

PRACTICA N 15
CONTADORES SINCRONOS
El estudiante deber conocer el funcionamiento de los flip flop JK para el diseo de
contadores sncronos.
2. COMPETENCIA (S).
El estudiante:
Maneja los Flipflops JK e implementara contadores ascendentes sincronizados, dentro de
los sistemas digitales que se presentan en el campo de trabajo del profesional.
1 Circuito integrado LM555
4 LEDs.
4. PROCEDIMIENTO.
EXPERIENCIA N 15.1.
Implemente el circuito mostrado, con las compuertas necesarias, implemente el cronograma de
para las salida Q y Q y finalmente llene la tabla de verdad para este circuito.
Figure: Cronograma de un contador sncrono ascendente de 4 bits.
Tabla de estados de un contador sncrono ascendente de 4 bits.

Pulso Q3 Q2 Q1 Q0
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
,
5. CUESTIONARIO.
1. El contador sncrono o el contador asncrono genera en menor tiempo un conteo ms rpido el
contador.
2. Porque se llama contador sncrono.
3. Dibuje un contador sncrono de 5 bits

Sistemas Digitales I - 2013

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Sistemas Digitales I - 2013

Enviado por

Direitos autorais:

Formatos disponíveis

UNIVERSIDAD PRIVADA

GUIA PRACTICA DE LABORATORIO

UNIVERSIDAD PRIVADA DEL VALLE

UNIVERSIDAD PRIVADA DEL VALLE

Rango de los valores de voltajes para los valores lgicos TTL.

UNIVERSIDAD PRIVADA DEL VALLE

UNIVERSIDAD PRIVADA DEL VALLE

Conocimiento del manejo de compuertas NAND y NOR.

6. TIEMPO DE DURACIN DE LA PRCTICA.

UNIVERSIDAD PRIVADA DEL VALLE

Las combinaciones de valores correspondientes a los equivalentes binarios de los nmeros

UNIVERSIDAD PRIVADA DEL VALLE

Conocimiento del manejo de las compuertas XOR y XNOR

UNIVERSIDAD PRIVADA DEL VALLE

El bit de CONTROL de este circuito si se coloca en 0 mantiene la entrada en la salida y si se

UNIVERSIDAD PRIVADA DEL VALLE

6. TIEMPO DE DURACIN DE LA PRCTICA.

UNIVERSIDAD PRIVADA DEL VALLE

6. TIEMPO DE DURACIN DE LA PRCTICA.

UNIVERSIDAD PRIVADA DEL VALLE

6. TIEMPO DE DURACIN DE LA PRCTICA.

UNIVERSIDAD PRIVADA DEL VALLE

Figure 2: Cronograma del cerrojo RS usando puertas NOR.

2. Llene el cronograma del latch RS usando compuertas NOR

6. TIEMPO DE DURACIN DE LA PRCTICA.

UNIVERSIDAD PRIVADA DEL VALLE

Cronograma del cerrojo JK con entrada de habilitacin,

UNIVERSIDAD PRIVADA DEL VALLE

UNIVERSIDAD PRIVADA DEL VALLE

Figura 1.1: Cronograma de un contador binario asncrono ascendente de

Tabla de estados 1 de un contador asncrono binario ascendente de 4 bits.

Figura 3: Cronograma de un contador asncrono binario descendente de 4

Tabla 2: Tabla de estados del contador asncrono binario descendente de 4 bits.

UNIVERSIDAD PRIVADA DEL VALLE

Figure: Cronograma de un contador sncrono ascendente de 4 bits.

Tabla de estados de un contador sncrono ascendente de 4 bits.

Você também pode gostar