Escolar Documentos
Profissional Documentos
Cultura Documentos
Volume 3
Recife, 2009
Sumrio
Apresentao ...................................................................................................4
Captulo 1 Hierarquia de Memria ...............................................................6
Hierarquia de Memria ..................................................................................7
Memria Primria ........................................................................................15
Memria Secundria....................................................................................17
Captulo 2 Memria Cache .........................................................................35
Acesso a Dados na Memria Cache ...........................................................36
Mapeamento de Memria ............................................................................39
Conhea os Autores ......................................................................................54
Apresentao
Caro(a) Cursista,
Estamos, neste momento, iniciando o terceiro volume do livro da disciplina de
Infraestrutura de Hardware. Neste volume iremos discutir o subsistema de memria
que constituem os computadores modernos. As memrias so subdivididas de acordo
FRP XPD KLHUDUTXLD H SRGHP VHU FODVVLFDGDV GH DFRUGR FRP XPD VpULH GH FULWpULRV
Estudaremos as memrias semicondutoras, as memrias de superfcie tica (CDs e
DVDs) e de superfcie magntica (Discos rgidos).
Tambm abordaremos a troca de dados entre as memrias principal e a memria
cache, bem como as polticas de substituio e de escrita de dados na memria principal
e na cache.
Bons estudos!
Juliana Regueira Basto Diniz
Abner Barros
Professores Autores
Infraestrutura de Hardware
Captulo 1
Metas
Aps o estudo deste captulo, esperamos que voc consiga:
Entender como e porque foi criada a Hierarquia de Memria.
Como esta hierarquia funciona e qual o seu objetivo na
arquitetura dos computadores modernos
&RQKHoHU RV SULQFtSLRV TXH QRUWHDUDP D GHQLomR GHVWD
hierarquia, do ponto de vista do aproveitamento das
caractersticas de cada um dos seus componentes
Ter uma viso geral, sem muitos detalhes, das principais
caractersticas tcnicas e funcionais dos componentes que
formam a hierarquia de memria
Infraestrutura de Hardware
Captulo 1 Hierarquia de
Memria
uma
Infraestrutura de Hardware
Hierarquia de Memria
Quando pensamos em uma hierarquia qualquer, logo nos vem
mente uma estrutura que dispe os seus elementos a partir de algum
distingua
parmetro que os distingue em grau de importncia dos demais. Na
hierarquia de memria no diferente, nela a velocidade de acesso
que determina o grau de importncia de um elemento e, portanto, o
seu grau de proximidade do processador. A Figura 1, a seguir, nos
traz os diversos elementos presentes na hierarquia de memria dos
computadores atuais.
&RPRSRGHPRVREVHUYDUSRUHVWDJXUDRVHOHPHQWRVSUHVHQWHV
na hierarquia de memria podem ainda ser organizados em dois
grupos distintos: a Memria Primria e a Memria Secundria. Esta
FODVVLFDomRHVWiGLUHWDPHQWHOLJDGDjIRUPDFRPRFDGDXPGHVWHV
elementos se conecta ao sistema e, desta forma, como o processador
tem acesso aos dados neles armazenados.
7
Infraestrutura de Hardware
Infraestrutura de Hardware
SRUPVHWRUQDPDFHVVtYHLVDRSURFHVVDGRU
No prximo captulo estudaremos com detalhes como se d este
SURFHVVR H TXDLV DV WpFQLFDV DGRWDGDV D P GH JDUDQWLU R PHOKRU
desempenho do sistema de memria como um todo.
Por enquanto, que tal estudarmos com um pouco mais de detalhes
alguns dos elementos presentes na hierarquia de memria que
acabamos de conhecer? Para tanto, vamos comear estudando
algumas caractersticas fundamentais dos elementos que compem o
sistemas de memria dos computadores atuais. A Figura 2, a seguir,
nos traz um pequeno resumo destas caractersticas.
Infraestrutura de Hardware
conforme
acabamos
de
descrever.
Infraestrutura de Hardware
6DLED0DLV
1
Pesquise
na Internet o
VLJQLFDGRGD
expresso:
Random Access
Memory
Infraestrutura de Hardware
Infraestrutura de Hardware
Infraestrutura de Hardware
Infraestrutura de Hardware
Figura 4 - Trs formas distintas de organizar uma memria com 96 bits de armazenamento
Memria Primria
Conforme dissemos a princpio, fazem parte da Memria Primria
15
Infraestrutura de Hardware
Infraestrutura de Hardware
Memria Secundria
A memria secundria formada pelos elementos de memria
que no esto diretamente conectados ao barramento de memria
do processador, sendo desta forma acessados de maneira indireta
17
Infraestrutura de Hardware
6DLED0DLV
Conhea
um pouco da
histria, com
fotos, dos
primeiros discos
Magnticos.
Visite o site http://
www-03.ibm.
com/ibm/history/
exhibits/storage/
storage_350.html
2
realmente
muito
interessante!
18
Infraestrutura de Hardware
Infraestrutura de Hardware
VmRJUDYDGRVQDPtGLDDOWHUDQGRVHRVHQWLGRGRX[RPDJQpWLFRGR
material Ferri-magntico que est depositado sobre esta, da mesma
IRUPDFRPRVHJUDYDXPDLQIRUPDomRGHiXGLRHPXPDWDPDJQpWLFD
$PGHSHUPLWLURDFHVVRRUGHQDGRGRVGDGRVJUDYDGRVHVWHVFDP
organizados em blocos denominados de setores do disco, os quais
so gravados em regies distintas da mdia denominadas de trilhas.
$)LJXUDDVHJXLUQRVWUD]XPGLDJUDPDVLPSOLFDGRGHFRPRFD
a disposio das trilhas e setores do disco. Observe que cada trilha
nada mais que a regio disposta sob a cabea de leitura e escrita
durante o processo de rotao que a mdia sofre ao ser tracionada
pelo eixo do motor. Observe ainda que cada trilha, por sua vez,
dividida em pequenas regies ou setores, em que so gravados os
dados.
Desta forma, o processo de acesso aos dados gravados no
disco exige primeiramente que a cabea de leitura e escrita seja
posicionada sobre a trilha onde se encontra o setor com os dados.
Isto feito variando-se a corrente eltrica aplicada ao voice-coil. Em
seguida, simplesmente aguarda-se que o setor com os dados passe
VRE D FDEHoD GH OHLWXUD H HVFULWD RQGH R X[R PDJQpWLFR SUHVHQWH
na mdia convertido em corrente eltrica a qual enviada placa
FRQWURODGRUD GR GLVFR SDUD SRU P VHU FRQYHUWLGD HP LQIRUPDomR
lgica. O processo de escrita anlogo a este, com exceo que em
vez de ler a informao, a cabea de leitura e escrita ir gravar a
informao no setor desejado.
20
Infraestrutura de Hardware
21
Infraestrutura de Hardware
22
Infraestrutura de Hardware
2EVHUYH TXH QR H[HPSOR DSUHVHQWDGR QD JXUD QyV WHPRV TXDWUR
discos rgidos os quais foram divididos em 16 strips. Veja que, se
fosse possvel dividir um arquivo em diversos arquivos menores, que
estivessem distribudos pelas strips dos quatro discos, poderamos
acessar 4 partes do arquivo simultaneamente, uma de cada disco,
aumentando assim em quatro vezes a nossa velocidade de leitura e/
ou leitura.
RAID Nvel 1
A proposta da RAID 1 muito semelhante a anterior, e visa
aumentar velocidade de acesso ao mesmo tempo em que busca
aumentar o nvel de segurana dos mesmos.
Conforme podemos ver pela Figura 10, a seguir, nesta proposta, os
discos tambm so internamente divididos em reas, s que alm dos
quatro discos iniciais temos mais quatro discos divididos exatamente
como os quatro primeiros. O objetivo aqui que este segundo conjunto
de discos sirva como armazenamento de segurana para os dados
gravados nos primeiros discos. Desta forma, sempre que um dado
gravado ou alterado no primeiro conjunto de discos o mesmo tambm
gravado ou alterado no segundo conjunto, de tal forma que caso seja
LGHQWLFDGDDOJXPDIDOKDQRVGDGRVJUDYDGRVWDQWRQRSULPHLURFRPR
no segundo conjunto de discos, a cpia existente no outro conjunto
GHGLVFRVSRVVDVHUXWLOL]DGDSDUDUHFXSHUDUDIDOKDLGHQWLFDGD
Infraestrutura de Hardware
24
Infraestrutura de Hardware
Infraestrutura de Hardware
uma mdia ROM com dupla face e dupla camada de gravao pode
ser vista na Figura 13, a seguir. Como voc pode observar, esta mdia
formada por vrias camadas de policarbonato, o qual moldado
internamente com a informao a ser gravada, por este motivo diz-se
que os dados gravados em uma mdia tica deste tipo no podem ser
afetados por arranhes ou riscos acidentais em sua superfcie, uma
vez que esto gravados no interior do disco.
Infraestrutura de Hardware
3RUPYDOHXPFRPHQWiULRDUHVSHLWRGDVGLIHUHQoDVH[LVWHQWHV
entre os CDs, DVDs e Blue Rays.
A princpio, todos funcionam da mesma forma, conforme j foi
descrito. A grande diferena est no comprimento de onda do lazer
utilizado e no tamanho da regio fsica utilizada para gravar um bit de
informao. A Figura 15, a seguir, demonstra estas diferenas.
27
Infraestrutura de Hardware
Fita Magntica
$V WDV 0DJQpWLFDV VmR D PDLV DQWLJD IRUPD GH DUPD]HQDPHQWR
de dados ainda em uso. Este meio de armazenamento foi inventado
no incio da dcada de 50 do sculo passado.
$VVLP FRP RV GLVFRV PDJQpWLFRV DV WDV PDJQpWLFDV XWLOL]DP D
mudana da orientao magntica de algum tipo de material ferrimagntico como meio de gravar a informao na mdia suporte.
Apesar de toda evoluo dos outros meios de armazenamento, as
WDV 0DJQpWLFDV DLQGD DSUHVHQWDP LQ~PHUDV YDQWDJHQV WDLV FRPR
grande capacidade de armazenamento, baixo custo por unidade
DUPD]HQDGDORQJDH[SHFWDWLYDGHYLGDHDFRQDELOLGDGHQDUHWHQomR
dos dados ao longo de sua vida til. Por este motivo ainda so um
dos meios mais utilizados como meio de armazenamento removvel
6DLED0DLV
Conhea um
pouco da histria
dos pen-drivers
no link http://
pt.wikipedia.org/
ZLNL86%BDVKB
drive
Pen-Driver
Conhecido pelos nomes de Pen-Driver, USB Flash Driver, Flash
Driver, Thumb-driver entre outros nomes, este dispositivo faz parte
da nova gerao dos meios de armazenamento, construdos com o
uso de memria no voltil baseada em semicondutor3. A Figura 16, a
seguir, nos traz o formato de um pen-driver tpico, ainda que hoje em
dia no incomum ver pen-drivers com as mais variadas formas.
Desde o seu lanamento no ano de 2000 pela IBM, os pen-drivers
evoluram substancialmente, passando de 8MB para atuais 128 GB
de memria.
'HYLGR D VXD H[LELOLGDGH GH XVR DOWD FDSDFLGDGH GH
armazenamento e reduo de custo pelo qual tem passado, os pendrivers so a mdia removvel preferida pela maioria dos usurios de
computadores pessoais.
28
Infraestrutura de Hardware
6DLED0DLV
Voc sabe
o que uma
memria
FLASH?
Conhea um
pouco mais
sobre este tipo
de memria
visitando a
pgina
4
http://
pt.wikipedia.org/
wiki/Mem%C3%
%ULDBDVK
Figura 17 - Estrutura interna de um pen-driver
Aprenda Praticando
Chegou a hora de voc por em prtica o que aprendeu neste
captulo. A seguir temos alguns exerccios que visam consolidar o
contedo que acabamos de apresentar.
1) Responda com suas prprias palavras:
D $TXHFRQFOXVmRDVWUrVDUPDo}HVDSUHVHQWDGDVQRLQtFLRGHVWH
captulo nos levam no tocante a quantidade e a velocidade de
acesso dos elementos de memria de um computador ideal?
b. Qual o objetivo da hierarquia de memria? Como ela funciona?
c. Que princpio norteou a organizao da hierarquia de memria?
2TXHGHQHRQtYHOTXHXPGHWHUPLQDGRHOHPHQWRLUiRFXSDU
na hierarquia?
d. O que memria primria e memria secundria? Como
SRGHPRV LGHQWLFDU IDFLOPHQWH VH XP GHWHUPLQDGR HOHPHQWR
de memria pertence a memria primria ou a memria
secundria? O que determina a qual destas classes um
determinado elemento de memria pertence?
29
Infraestrutura de Hardware
30
Infraestrutura de Hardware
(1) Localizao
( ) Expressa em Bytes
(2) Desempenho
(3) Capacidade
(4) Tecnologia de
semicondutor
(6) Unidade de
Transferncia
secundria
( ) Os dados devem ser mantidos a partir de
estmulos externos
( ) Palavras com 16, 32 ou 64 bits
31
Infraestrutura de Hardware
Conhea Mais
(P QRVVDV UHIHUrQFLDV ELEOLRJUiFDV YRFr SRGHUi HQFRQWUDU
inmeras informaes interessantes sobre os assuntos que acabamos
de estudar. Se desejar ter uma viso tanto da perspectiva histrica
quanto das possveis tecnologias que devero tem um grande impacto
nesta reas, leia tambm:
Histria das memrias de computador (em ingls) http://
inventors.about.com/od/rstartinventions/a/Ram.htm
Histria
dos
discos
rgidos
http://pt.wikipedia.org/wiki/
Disco_r%C3%ADgido#Hist.C3.B3ria_do_disco_r.C3.ADgido
Kingston lana primeiro pen-driver de 128G
guiadohardware.net/noticias/2009-06/4a37cec2.html
http://www.
$WLYLGDGHVH2ULHQWDo}HVGH(VWXGR
Como voc deve ter percebido, neste captulo o nosso assunto foi
muito mais terico do que prtico, o que vai exigir que voc dedique
XPSRXFRPDLVGHWHPSRSDUDUHYLVDURDVVXQWRDPGH[DUPHOKRU
o conhecimento aprendido.
Procure manter sempre um bom ritmo de estudo e voc no ter
GLFXOGDGHVFRPHVWDSDUWHGRDVVXQWR
Consulte sempre os tutores da disciplina, eles so as pessoas
mais indicadas para tirar as suas dvidas.
Vamos Revisar?
Neste captulo, voc conheceu a hierarquia de memria e
seus principais componentes. Viu que o sistema de memria dos
computadores atuais formado conjuntamente pela memria primria
32
Infraestrutura de Hardware
33
Infraestrutura de Hardware
Captulo 2
Metas
Aps o estudo deste captulo, esperamos que voc consiga:
Entender qual o objetivo da cache no subsistema de memria;
Compreender como acontecem os diversos tipos de
mapeamento de dados entre a memria principal e a memria
cache;
Conhecer as polticas de escrita e substituio de dados em
cache.
34
Infraestrutura de Hardware
35
Infraestrutura de Hardware
Infraestrutura de Hardware
Infraestrutura de Hardware
Infraestrutura de Hardware
Mapeamento de Memria
A primeira tcnica que vamos estudar a mais simples e
denominada Mapeamento Direto. Atravs dele, cada bloco da memria
SULQFLSDOpPDSHDGRHPXPDOLQKDHVSHFtFDGDFDFKH
O nosso problema inicial localizar uma determinada palavra na
cache, conhecendo apenas o seu endereo na MP. Lembre-se que
a troca de dados entre os registradores e a memria cache feito
palavra a palavra, enquanto que a troca de dados entre a MP e a cache
feito por bloco (conjunto de palavras). Sabendo qual o endereo
da MP que contm a palavra procurada, possvel saber qual bloco
da MP a contm. Conhecendo-se o bloco na MP, pode-se utilizar as
tcnicas de mapeamento direto para se calcular qual a linha da cache
armazena aquele bloco e consequentemente, a palavra procurada.
3DUD VH FDOFXODU TXDO p D OLQKD HVSHFtFD GD FDFKH TXH XP
determinado bloco da MP se encontra, o subsistema de memria
utiliza uma equao matemtica, quando o mapeamento direto:
39
Infraestrutura de Hardware
i = j modulo m onde
i = linha da cache onde o bloco est armazenado
j = nmero do bloco da memria principal
m = nmero total de linhas na cache
Infraestrutura de Hardware
Infraestrutura de Hardware
42
Infraestrutura de Hardware
Infraestrutura de Hardware
clculo:
nmero de TAGs = 4 x 220 blocos/214 linhas
nmero de TAGs = 22 x 220 blocos/214 linhas
nmero de TAGs = 222 blocos/214 linhas
nmero de TAGs = 22 x 220 blocos/214 linhas
nmero de TAGs = 28 TAGs
8PEORFRGD03GHYHUiWHUXPD7$*SDUDLGHQWLFDORQDFDFKH
e para representar essa TAG sero necessrios 8 bits. Em outras
palavras, voc dever observar o expoente da potncia de 2 da
quantidade de TAGs. No nosso caso, j descobrimos que o campo
TAG dever ter 6 bits.
Com isso poderemos descobrir o nmero de bits para representar
a palavra, calculando o que falta para completar os 24 bits do MAR.
Temos 14 para representar a linha e 8 para TAG, totalizando 22 bits.
Como o MAR possui 24 bits, conclumos que os 2 bits restantes
representam a palavra. O formato do MAR para a cache do exemplo,
utilizando mapeamento direto ilustrado na Figura 6.
'HDFRUGRFRPRH[HPSORHVWXGDGRYHULFDPRVTXHTXDQGRXPD
palavra precisa ser procurada na memria, o subsistema de memria
faz a leitura do endereo no barramento de endereos (conforme
estudado no volume 2). Esse endereo est armazenado no MAR,
registrador de endereo da CPU. Para interpretar a informao do
MAR e fazer inicialmente a busca pela palavra na memria cache,
caso o MAR contenha a informao :000000010000000000111011,
o subsistema de memria interpretar esse endereo da seguinte
maneira:
44
Infraestrutura de Hardware
Infraestrutura de Hardware
46
Infraestrutura de Hardware
Infraestrutura de Hardware
9DPRVDJRUDLQWHUSUHWDUDPHVPDLQIRUPDomRGR0$5TXH]HPRV
no mapeamento associativo. Caso o MAR contenha a informao:
000000010000000000111011, o subsistema de memria interpretar
esse endereo da seguinte maneira:
- Os 18 primeiros bits (000000010000000000) indicam a TAG de nmero 1024
- Os 6 bits seguintes (111011) indicam a palavra de nmero 59
Assim a informao a ser buscada a palavra 59 do bloco 1024.
Infraestrutura de Hardware
Aprenda Praticando
Agora a hora de voc treinar o que foi apresentado no captulo 2,
por meio de exerccios. Sero apresentados 3 exerccios resolvidos,
referentes aos trs tipos de mapeamentos e em seguida, teremos
os exerccios propostos. Inicialmente, tente resolver os exerccios
UHVROYLGRVVHPROKDUDVVXDVUHVSRVWDV$SyVDUHVROXomRFRQUPH
VXD UHVSRVWD FRP DTXHOD DSUHVHQWDGD QHVVD VHomR 3RU P WHQWH
resolver os exerccios propostos. No esquea de resolver tambm
aqueles que forem solicitados pelo seu professor formador como
atividade somativa.
([HUFtFLRV5HVROYLGRV
([HUFtFLR
&RPR FDULD D GLYLVmR GH ELWV GRUHJLVWUDGRUGH HQGHUHoR 0$5
para uma cache que utiliza mapeamento direto com 1024 linhas
(slots). Considere que o MAR possui 32 bits e que cada bloco da MP
possui 4 palavras.
49
Infraestrutura de Hardware
50
Infraestrutura de Hardware
([HUFtFLR
&RPR FDULD D GLYLVmR GH ELWVGR UHJLVWUDGRU GHHQGHUHoR 0$5
para uma cache associativa com 512 linhas (slots). Considere que o
MAR possui 64 bits e que cada linha da cache possui 32 palavras.
Resoluo: Para o mapeamento associativo, temos que o MAR
est dividido em 2 conjuntos de bits: um para representar a TAG e outro
para representar a palavra, j que no ser necessrio representar
a linha, uma vez que no mapeamento associativo um bloco da MP
qualquer ocupa aleatoriamente as linhas da cache.
O MAR possui 64 bits ao total. Se descobrirmos quantos bits sero
utilizados para representar a TAG, subtrairemos dos 64 totais, obtendo,
ento o nmero de bits para representar a palavra. Se descobrimos
primeiro o nmero de bits para representar a palavra, chegamos ao
nmero de bits para TAG.
9HULFDPRVSHORHQXQFLDGRTXHcada linha da cache possui 32
palavras. Colocando 32 em potncia de 2, temos 25 palavras. Assim,
pegando o expoente da potncia de 2, temos 5 bits para representar as
palavras. Dos 64 bits do MAR, 5 so utilizados para a representao
da palavra, sobrando 59 bits para as TAGs. Observe a representao
do MAR na Figura 13.
/LVWDGH([HUFtFLRV3URSRVWRV
&RPR FDULD D GLYLVmR GH ELWV GH HQGHUHoR SDUD XPD FDFKH
mapeada diretamente com 2048 linhas que trabalhe com blocos
de 8 palavras de 32 bits?
2) A memria cache possui 64 linhas (slots).A palavra contm 24
ELWV8P EORFR SRVVXL SDODYUDV &RPR FDULD D GLYLVmR GH
bits de endereo para esta cache considerando mapeamento
direto?
3) Memria cache possui 512 linhas (slots). Cada slot possui
SDODYUDV H FDGD SDODYUD SRVVXL ELWV &RPR FDULD D
diviso de bits de endereo para esta cache, quando mapeada
51
Infraestrutura de Hardware
diretamente?
4) Considere o mapeamento associativo e uma memria cache
com 512 slots. Cada slot possui 32 palavras e cada palavra
SRVVXLELWV&RPRFDULDDGLYLVmRGHELWVGHHQGHUHoRSDUD
esta cache?
$WLYLGDGHVH2ULHQWDo}HVGH(VWXGR
Dedique, pelo menos, 6 horas de estudo para o Captulo 2.
Organize uma metodologia de estudo que inicie com a leitura dos
conceitos e acompanhamento dos exerccios resolvidos.
Voc poder esclarecer suas dvidas com o professor e os tutores
utilizando os chats e os fruns tira-dvidas no ambiente virtual de seu
curso.
No esquea de ler atentamente o guia de estudo da disciplina,
pois nele voc encontrar a diviso de contedo semanal, ajudando-o
a dividir e administrar o seu tempo de estudo.
Observe os prazos estabelecidos pelo seu professor para essa
atividades virtuais. Lembre-se que as atividades somativas propostas
pelo professor no ambiente virtual so importantes para o aprendizado
e para a composio da sua nota.
52
Infraestrutura de Hardware
Referncias
STALLINGS, William.
Computadores. 5. ed
Arquitetura
Organizao
de
53
Infraestrutura de Hardware
Conhea os Autores
Juliana Regueira Basto Diniz possui graduao em engenharia
eletrnica pela Universidade Federal de Pernambuco, mestrado e
doutorado em Cincia da Computao pela Universidade Federal de
Pernambuco. Atualmente professora da Universidade Federal Rural
de Pernambuco (UFRPE), desenvolvendo trabalhos no grupo de
Educao a Distncia desta universidade. Seus temas de interesse
em pesquisa so: Sistemas Distribudos, Computao Ubqua e
Ensino a Distncia.
Abner Corra Barros mestre em Cincia da Computao com
foco em Engenharia de Hardware pelo Centro de Informtica da
Universidade Federal de Pernambuco. Possui graduao em Cincia
da Computao pela mesma universidade. Atualmente professor
da disciplina de Organizao e Arquitetura de Computadores da
Faculdade Maurcio de Nassau e Engenheiro de Hardware da
Fundao de Apoio ao Desenvolvimento da UFPE (FADE), atuando
em um projeto de convnio entre o Centro de Informtica da UFPE
e a Petrobrs. Suas reas de interesse e pesquisa so: Hardware
5HFRQJXUiYHO $UTXLWHWXUD GH &RUHV $ULWPpWLFDV H &RPSXWDomR GH
Alto Desempenho em Field-Programmable Gate Array (FPGA).
54