OrCAD Capture

Creacin, archivos y estructura de un

proyecto para simulacin

Eduardo Jimnez Palma

Sergio Espn Escudero
M Jos Navarro Carrasco
Rafael Toledo Moreo
Ramn Ruiz Merino

1.1. La zona de sesin de Capture

Una vez iniciemos Capture, veremos la zona de sesin de la aplicacin. Todas las
entradas al diseo (diseo esquemtico y desarrollo de modelos VHDL) las
realizaremos desde esta ventana.

Figura 1. Ventana inicial de OrCAD Capture.

La ventana de sesin minimizada en la parte inferior izquierda de la zona de sesin

de Capture es el informe de la sesin. Este informe muestra un listado con todos los
eventos que se hayan producido durante la sesin actual de Capture, incluyendo
mensajes de las herramientas. Para acceder a una ayuda sensible al contexto para un
mensaje de error, situar el cursor sobre la lnea del mensaje de error en el informe de la
sesin y pulsar F1. Se puede limpiar el informe de la sesin en cualquier momento
pulsando la combinacin de teclas CTRL+DELETE cuando la ventana del informe de la
sesin est activa.
En Capture, cada documento que se abra ocupar una ventana separada. Cada
pgina de esquema o componente estar disponible en su propia ventana, una de las
cuales ser la ventana de administrador de proyecto.
Dependiendo de qu tipo de ventana est activa, ciertos botones en la barra de
herramientas y ciertos elementos en los mens pueden no estar disponibles, ya que
Capture nicamente permite realizar tareas y utilizar herramientas basadas en el tipo de
ventana que est activa.

1.2. Comenzando un proyecto

En Capture, un proyecto es un conjunto de recursos asociados a un determinado
diseo. Los ficheros de los proyectos incluyen recursos para cada fase del flujo de
diseo: pginas de esquemas, modelos VHDL, bibliotecas de componentes, ficheros de
estmulos, modelos de bancos de pruebas, ficheros de retardo, y cualquier otro recurso
del diseo.
2

Los pasos que debemos seguir para crear un nuevo proyecto para simulacin
analgica o mixta son:
1. En el men File seleccionar New. Capture mostrar una caja de dilogo desde la que
se seleccionar el objeto a crear.
2. Desplazarse a travs de esta caja de listas y seleccionar Project. Con ello se iniciar
el dilogo de creacin de proyectos de Capture.

Figura 2. Comenzando un nuevo proyecto.

Figura 3. Dilogo de creacin de proyectos.

3. Especificar un nombre y una ruta para el proyecto en las cajas Name y Location,
respectivamente. Por defecto el nombre del fichero raz del proyecto en Capture
recibe la extensin .OPJ.
4. Seleccionar la opcin del gestor que mejor se adapte a nuestras necesidades, (la
primera en nuestro caso, al tratarse de simular circuitos analgicos y/o digitales) y
seleccionar el botn OK. Capture mostrar una caja de dilogo que lista las
bibliotecas de componentes disponibles para el proyecto, y permite aadir y eliminar
elementos de dicha lista al proyecto creado. Estas bibliotecas de componentes
incluyen toda la informacin necesaria para un componente, incluyendo su smbolo
grfico, terminales, atributos, modelo de simulacin, etc.

Figura 4. Dilogo de libreras disponibles.

1.3. El administrador de proyectos

Como ejemplo principal tomaremos un proyecto realizado con la modalidad de
esquemtico preparado para simulacin. El estado actual de nuestro proyecto es el
mostrado en la figura 5. El administrador de proyectos (parte izquierda de la figura)
aparece en la zona de sesin de Capture cuando se abre o se crea un proyecto.
Utilizaremos el administrador de proyectos para recoger y organizar todos los recursos
del proyecto a lo largo del flujo de diseo.
Un proyecto no tiene por qu contener todos los recursos del diseo; simplemente
apunta a los diferentes ficheros que utiliza el diseo. Por esta razn, debemos de
asegurar no mover o borrar cualquier fichero referenciado por el proyecto ya que
Capture podra no ser capaz de localizarlo.
El administrador de proyectos proporciona dos tipos de presentaciones de un
proyecto. Si seleccionamos la pestaa File, veremos una lista completa de todos los
recursos y ficheros de proyecto, organizados en carpetas. Si seleccionamos la pestaa
Hierarchy, veremos la relacin jerrquica entre los diversos mdulos del diseo. Un
mdulo de diseo es un bloque estructural representado como una entidad jerrquica
distinta, que define la funcionalidad de una determinada parte del diseo.

Figura 5. Situacin inicial del proyecto.

La presentacin asociada a la pestaa File agrupa los ficheros en carpetas, cada una
de ellas conteniendo diversos tipos de ficheros del proyecto. Cuando hagamos doble clic
en una carpeta de esquema, Capture mostrar las pginas de esquemas dentro de esa
carpeta. Si la carpeta es un fichero VHDL, Capture mostrar cada modelo definido en
ese fichero. De forma general un proyecto suele poseer la siguiente clasificacin en
carpetas:
Design Resources. Esta carpeta muestra los diferentes modelos del diseo
(carpetas y pginas de esquemas y modelos VHDL). Cualquier esquema o
pgina que se cree en Capture ser aadida automticamente a esta carpeta, pero
tambin puede aadir otros ficheros o informacin utilizando el comando Project
en el men Edit.
Library. Esta carpeta existe dentro de la carpeta Design Resources y muestra
los ficheros de las bibliotecas utilizadas en el proyecto. Capture aade los
ficheros apropiados a esta carpeta al inicio de un proyecto.
PSpice Resources. Esta carpeta muestra todos los recursos de simulacin que se
utilizarn a lo largo del proceso de diseo. Estos recursos son: bibliotecas de
modelos, ficheros Include, perfiles de simulacin y ficheros de estmulos.
Outputs. Esta carpeta muestra la salida de las herramientas de procesamiento de
Capture. Generalmente, estos ficheros incluyen informes de listas de materiales,
mapas de fusibles y listas de conexiones especficas de cada tecnologa con
informacin de tiempos asociada. Capture aade los ficheros apropiados a esta
carpeta conforme se crean.
Cada proyecto puede tener nicamente un diseo. El diseo puede consistir en
cualquier nmero de esquemas (o descripciones VHDL), pero deber tener un mdulo

principal nico. El mdulo principal est definido como el nivel superior del diseo, y el
resto de los mdulos de dicho diseo harn referencia al mdulo principal.
Todo proyecto que se abra poseer su propia ventana del administrador de
proyectos. Cuando se encuentren abiertos varios proyectos, se pueden mover o copiar
carpetas entre proyectos arrastrndolas de una ventana a otra (como con el explorador
de Windows). Si se cierra la ventana del administrador de un proyecto, se cerrar el
proyecto.
1.3.1. Tipos de ficheros
Capture reconoce un nmero de tipos de ficheros diferentes basndose en su
extensin. Algunas de las extensiones que estn reconocidas por la ventana del
administrador de proyectos se describen a continuacin.
Extensin
.OPJ
.DSN
.CIR
.NET
.ALS
.OLB
.LIB
.VHD o .VHO
.DRC
.STL
.STM
.DAT
.OUT
.PRB

Descripcin del fichero

Fichero de proyecto de OrCAD. Este fichero contiene referencias
a todos los ficheros utilizados en el proyecto.
Diseo basado en esquemas.
Lista de sentencias de entrada al simulador PSpice.
Conexiones de los componentes a los nodos (netlist).
Fichero de alias de los nodos.
Biblioteca de componentes (smbolos).
Biblioteca de modelos (implcitos o subcircuitos).
Descripcin VHDL.
Informe de chequeo de reglas elctricas y de conexin.
Estmulos generados mediante editor grfico.
Fichero de estmulos en formato texto..SIM Configuracin y
control de la simulacin en PSpice.
Datos de la simulacin para el postprocesador grfico Probe.
Fichero de salida de una simulacin.
Configuracin del postprocesador grfico para la simulacin.

1.4. Avanzando en nuestro proyecto

Recin creado, nuestro proyecto slo incluye dos archivos (excluyendo los de
bibliotecas de smbolos a los que hace referencia el administrador): Ejemplo.OPJ y
Ejemplo.DSN. En esta situacin, nuestra hoja de esquema esta vaca y hay que rellenarla
ubicando y conectando componentes de las bibliotecas de smbolos (figura 6).

Figura 6. Detalle del esquema realizado.

Una vez realizado el esquema, nuestro proyecto ha

incluido nuevos ficheros. La carpeta Design Cache ha
guardado en memoria cada uno de los diferentes
componentes que hemos utilizado en nuestro circuito
(figura 7). En el esquema realizado hemos creado una
biblioteca personalizada de smbolos (Library1.olb), que
queda incluida en la carpeta Library, junto a su
correspondiente fichero de modelos para simulacin
(Library1.lib).
En este punto del proyecto podemos pasar a simular
el comportamiento del mismo. Antes, sin embargo, y a
pesar que se trata de un paso que se realiza de forma
automtica antes de procederse con la simulacin,
habremos de generar el netlist del esquema (fichero
.NET), que refleja cada una de las conexiones del
esquema. En paralelo a la generacin de este fichero, se
realiza un chequeo elctrico de conectividad cuyo
resultado queda resumido en el archivo de extensin
.DRC. Finalmente, el archivo .ALS, generado tambin de
forma automtica en este proceso, expresa la Figura 7. Proyecto despus de
correspondencia entre el nombre de nodos y realizar el esquema
componentes del esquema con los alias utilizados en
la simulacin. Esta informacin queda reflejada en la carpeta Outputs del
administrador del proyecto (figura 8).

Figura 8. Resultado de la generacin del netlist.

En este punto es conveniente hacer algn comentario acerca del nombre de los
ficheros generados hasta ahora. Los ficheros inicialmente creados, de proyecto y diseo,
se limitan a aadir la extensin al nombre elegido para el proyecto. Los nuevos ficheros
generados con el esquema y sus conexiones presentan en su nombre un aadido (schematic1) indicativo del nombre del esquema del nivel ms alto de la jerarqua del
diseo, tal como puede apreciarse en la figura 8. La simulacin, como veremos a
continuacin, permitir una multiplicidad de perfiles cuyos nombres entrarn a formar
parte de los ficheros generados como consecuencia de dicha simulacin.

Ahora ya estamos en condiciones de realizar una simulacin, y para ello habremos

de seleccionar en el men PSpice la opcin Edit_Simulation_Settings, con la que
seleccionaremos, en primer lugar, un nombre para el perfil de simulacin (figura 9), y a
continuacin configuraremos dicha simulacin segn el objetivo de anlisis. Hecho
esto, en el mismo men seleccionaremos la opcin Run, y la simulacin tendr lugar.

Figura 9. Ventana de configuracin de la simulacin

El anlisis de los resultados de la simulacin puede realizarse de forma grfica,

mediante la herramienta de postprocesamiento grfico Probe, o bien a travs del fichero
de salida de la simulacin (.OUT) que resulta particularmente interesante cuando se
producen errores en el simulador. La configuracin de los distintos tipos de simulacin
y el anlisis de los resultados depende del tipo de dispositivos y de los objetivos
perseguidos en dicha simulacin. Estos aspectos conceptuales se desarrollarn a lo largo
de las prcticas de la asignatura.

1.5. Estructura de un diseo

Muchos diseos de esquemas son demasiado grandes para que quepan en una sola
pgina, y en cualquier caso existen razones de diversa ndole para aconsejar dividir los
diseos en unidades manejables (divide y vencers). Capture ofrece dos maneras de
manejar diseos de pginas mltiples: en una estructura plana, o en una estructura
jerrquica.
1.5.1. Diseos planos
Un diseo plano es una estructura en la que ciertos nodos de una pgina del
esquema se conectan lateralmente con los de otra pgina, a travs de objetos
denominados conectores off-page. La idea se representa esquemticamente en la figura
10(a), y la relacin entre estos conectores se realiza por nombre. Todas las pginas de
8

(a)

(b)

Figura 10. Estructura plana de diseo plano de pginas mltiples.

esquema de un diseo plano estn contenidas en una carpeta nica del administrador de
proyectos, tal como se muestra en la parte (b) de la figura.
1.5.2. Diseos jerrquicos
Se pueden crear smbolos dentro de las pginas de los esquemas que representan
otras carpetas de esquemas. Estos smbolos se denominan bloques jerrquicos
(hierarchical blocks). La organizacin en capas generada de esta manera se denomina
jerarqua. El esquema en el nivel ms alto de una jerarqua se denomina mdulo raz,

Figura 11. Jerarqua simple

y a l quedan referidos todos los dems esquemas del diseo. El administrador de

proyectos representa su carpeta asociada mediante una barra invertida (\).
Los diseos jerrquicos pueden ser simples o complejos. La jerarqua ser simple si
existe una correspondencia uno a uno entre los bloques jerrquicos y los esquemas que
llevan asociados. Es el caso representado esquemticamente en la figura 11. Una
jerarqua ser compleja si existe una correspondencia de varios a uno entre los bloques
jerrquicos y los esquemas que representan. Es el caso representado en la figura 12, en
donde en el esquema A existen tres referencias (instancias) del esquema de menor nivel
de jerarqua que hemos denominado B. Su representacin en el administrador de
proyectos se muestra en esa misma figura.
9

Figura 12. Jerarqua compleja.

La conexin vertical entre los distintos niveles de una jerarqua se realiza a travs
de los pines jerrquicos y los puertos jerrquicos. Los primeros se definen en los
smbolos grficos que representan los bloques jerrquicos en el nivel superior, mientras
que los puertos jerrquicos son el punto de conexin en la definicin del contenido

Figura 13. Pines y puertos jerrquicos.

(esquema) del bloque jerrquico. Un bloque con los pines definidos y los puertos
jerrquicos que pueden utilizarse en un esquema se ilustran en la figura 13.
La creacin de un bloque jerrquico en un diseo, cuando se realiza siguiendo el
flujo de diseo top-down (es decir, comenzando por los niveles ms altos), exige el
especificar el nombre del esquema hijo que se crear y al que ir asociado, adems del
tipo de implementacin. Entre otros el tipo de implementacin puede ser un esquema
(schematic view), que automticamente har que Capture defina una carpeta con el
nombre y site en el esquema hijo los puertos asociados a los pines, o una entidad
VHDL, en cuyo caso de nuevo se generarn automticamente las declaraciones
correspondientes (ports) de la entidad. La figura 14 resume grficamente los pasos
iniciales necesarios para crear un bloque jerrquico siguiendo este flujo top-down. Una
vez situado el bloque en el nivel ms alto de la jerarqua, ser necesario a continuacin
definir su estructura interna en trminos de conexiones de componentes ms simples.

10

Figura 14. Pasos necesarios en la creacin de un bloque jerrquico.

Finalmente, existe una forma alternativa de trabajar con bloques jerrquicos, y es a

partir de un esquema ya existente, que podemos asociar a un bloque jerrquico. Se trata
de interpretar el flujo de diseo en sentido contrario, es decir, de abajo arriba,
empezando por los niveles ms bajos de la jerarqua y yendo hacia los niveles
superiores (bottom-up). En este caso comenzaremos por crear un nuevo esquema dentro
del proyecto, definiendo una nueva carpeta de esquema con nuestro administrador de
proyecto (figura 15). Todo consiste entonces en crear en el nivel superior un bloque
cuyo nombre de implementacin haga referencia a dicho esquema, y Capture
automticamente le situar los pines jerrquicos correspondientes a los puertos
jerrquicos que contenga dicho esquema.

Figura 15. Creacin de un esquema para su uso por un bloque jerrquico.

11