Escolar Documentos
Profissional Documentos
Cultura Documentos
Aunque cada microprocesador tiene su propio diseo interno, microprocesadores todos comparten un mismo
concepto bsico que vamos a explicar en este tutorial. Tomamos un vistazo dentro de una arquitectura
genrica de la CPU, as que usted ser capaz de entender ms acerca de los productos Intel y AMD y las
diferencias entre ellos.
La CPU (Unidad Central de procesamiento) que tambin se llama microprocesador o procesador est a
cargo de procesamiento de datos. Cmo procesar datos depender del programa. El programa puede ser
una hoja de clculo, un procesador de texto o un juego: para el CPU no hace ninguna diferencia, ya que no
entiende lo que est haciendo el programa. Solo sigue las rdenes (llamados comandos o instrucciones)
contenidas dentro del programa. Estas rdenes pueden ser para sumar dos nmeros o para enviar un dato a
la tarjeta de video, por ejemplo.
Cuando usted haga doble clic en un icono para ejecutar un programa, esto es lo que ocurre:
1. el programa, que se almacena dentro de la unidad de disco duro, se transfiere a la memoria RAM. Un
programa es una serie de instrucciones a la CPU.
2. la CPU, usando un circuito llamado controlador de memoria, carga los datos del programa de la memoria
RAM.
3. los datos, ahora dentro de la CPU, es procesados.
4. Lo que ocurre a continuacin depender del programa. La CPU poda continuar para cargar y ejecutar el
programa o podra hacer algo con los datos procesados, como algo que se muestra en la pantalla.
click to enlarge
Figure 1: How stored data is transferred to the CPU.
En el pasado, la CPU controlaba la transferencia de datos entre la unidad de disco duro y la memoria RAM.
Desde el disco duro es ms lento que la memoria RAM, esto hace lento el sistema, ya que la CPU sera
ocupada hasta que todos los datos fueran trasladados desde la unidad de disco duro a la memoria RAM. Este
mtodo se llama PIO, procesador de entrada-salida (o entrada-salida programado). Hoy en da la
transferencia de datos entre la unidad de disco duro y la memoria RAM se han hecho sin utilizar la CPU, as
que el sistema es ms rpido. Este mtodo se llama autobs dominar o DMA (acceso directo de memoria).
Para simplificar nuestro dibujo no ponemos el chip puente norte entre la unidad de disco duro y la memoria
RAM en la figura 1, pero est ah. Los procesadores de AMD basados en zcalos 754, 939 y 940 (Athlon 64,
Athlon 64 X 2, Athlon 64 FX, Opteron y algunos modelos Sempron) tienen un controlador de memoria
integrado. Esto significa que para estos procesadores CPU acceda a la memoria RAM directamente, sin
utilizar el chip del puente norte que se muestra en la figura 1.
Reloj
Qu es reloj? Reloj es una seal que se utiliza para sincronizar las cosas dentro de la computadora. Echa un
vistazo en la figura 2, donde se nos muestran una seal de reloj tpicas: es una onda cuadrada cambia de "0"
a "1" a una tasa fija. En esta figura vemos tres ciclos de reloj completo ("TICs"). El comienzo de cada ciclo es
cuando la seal de reloj va de "0" a "1"; esto hemos marcado con una flecha. La seal del reloj se mide en
hercios (Hz), una unidad que es el nmero del reloj ciclos por segundo. Un reloj de 100 MHz significa que hay
100 millones de ciclos de reloj en un segundo.
o 128. Por ejemplo, el camino de datos entre la memoria cach de L2 y la cach de instrucciones L1 en
procesadores modernos es generalmente de 256 bits. Cuanto mayor sea el nmero los bits transferidos por
ciclo de reloj, el ayuno la transferencia se realizar (en otras palabras, la tasa de transferencia ser ms alta).
En la figura 6 se utiliz una flecha roja entre la memoria RAM y las flechas L2 memoria cach y verde entre
todos los otros bloques para expresar las tarifas de reloj diferentes y datapath ancho utilizado.
Memoria cach
Memoria cach es una clase de alto rendimiento de la memoria, tambin llamada memoria esttica. El tipo de
memoria utilizada en la memoria RAM principal del ordenador se llama memoria dinmica. Memoria esttica
consume ms energa, es ms caro y es fsicamente ms grande que la memoria dinmica, pero es mucho
ms rpido. Puede trabajar en el mismo reloj como la CPU, que memoria dinmica no es capaz de.
Desde que el "mundo exterior" recuperar datos hace la CPU para trabajar a una velocidad de reloj ms baja,
se utiliza la tcnica de memoria cach. Cuando la CPU carga un dato de una determinada posicin de
memoria, un circuito llamado controlador de memoria cach (no dibujado en la figura 6 en nombre de la
simplicidad) carga en la memoria cach un bloque entero de datos debajo de la posicin actual que slo se ha
cargado la CPU. Desde generalmente programas de flujo de forma secuencial, la siguiente posicin de
memoria la CPU solicitar probablemente ser la posicin inmediatamente debajo de la posicin de memoria
que ha cargado. Puesto que el controlador de memoria cach ya cargado un montn de datos debajo de la
primera posicin de memoria leda por la CPU, la siguiente informacin ser dentro de la memoria cach, por
la CPU no necesita salir a buscar los datos: ya est cargada dentro de la memoria cach incrustado en la
CPU, que se puede acceder a su velocidad de reloj interno.
El controlador de cach siempre est observando las posiciones de memoria estn cargados y cargar datos
desde varias posiciones de memoria despus de la posicin de memoria que slo se ha ledo. Para dar un
ejemplo, si la CPU carga los datos almacenados en la direccin de 1.000, el controlador de memoria cach
carga los datos de direcciones de "n" despus de la direccin de 1.000. Este nmero "n" se titula la pgina; Si
un determinado procesador est trabajando con pginas de 4 KB (que es un valor tpico), se cargar datos de
4.096 direcciones debajo de la actual posicin de memoria que carga (Direccin 1.000 en nuestro ejemplo).
Por cierto, 1 KB equivale a 1.024 bytes, por eso es de 4 KB 4.096 no 4.000. En la figura 7 Ilustramos este
ejemplo.
particularmente eficaz cuando el programa comienza a repetir una pequea parte de l (lazo), porque las
instrucciones necesarias sern cercanos a la unidad de recuperacin.
En las especificaciones de pgina de una CPU, la memoria cach L1 puede encontrarse con diferentes tipos
de representacin. Algunos fabricantes de lista la cach L1 dos por separado (algunas veces llamada la cach
de instrucciones como "Yo" y la cach de datos como "D"), algunos aaden la cantidad de los dos y escribe
"separado" as una "128 KB, separada" significara 64 KB de cach para instrucciones y 64 KB de cach de
datos y algunos simplemente aaden los dos y tienes que adivinar que la cantidad es total y se debe dividir
por dos para obtener la capacidad de cada cach. La excepcin, sin embargo, va al Pentium 4 y nuevos
Celeron CPU basadas en sockets 478 y 775.
Los procesadores Pentium 4 (y los procesadores Celeron con zcalos 478 y 775) no tienen una cach de
instrucciones L1, en cambio tienen un cach de seguimiento de ejecucin, que es una cach situada entre la
decodificacin y la unidad de ejecucin. As, el cach de instrucciones L1 est all, pero con un nombre
diferente y una ubicacin diferente. Mencionamos esto aqu porque esto es un error muy comn, pensar que
los procesadores Pentium 4 no tienen cach de instrucciones L1. As que cuando Pentium 4 en comparacin
con otras CPUs pensaran que su cach L1 es mucho menor, porque slo cuentan la cach de datos L1 de 8
KB. El cach de seguimiento de ejecucin de Pentium 4 y Celeron CPU es de 150 KB y debe ser tomado en
cuenta, por supuesto.
Ramificacin
Como hemos mencionado varias veces, uno de los principales problemas para el CPU tiene demasiados
cach, porque la unidad de recuperacin debe acceder directamente a la lenta memoria RAM, frenando as el
sistema.
El uso de la memoria cach evita generalmente esto mucho, pero hay una situacin tpica donde se perder el
controlador de memoria cach: ramas. Si en el medio del programa hay una instruccin JMP ("salto" o "ir a")
convoc el programa a una posicin de memoria completamente diferente, esta nueva posicin no deben ser
colocado en la memoria cach de L2, haciendo la unidad trae a buscar esa posicin directamente en la
memoria RAM. Para solucionar este problema, el controlador de memoria cach de CPU modernos analizar el
bloque de memoria cargada y cuando se encuentra una instruccin JMP en all se cargar el bloque de
memoria para esa posicin en la memoria cach de L2 antes de que la CPU alcance esa instruccin JMP.
Instrucciones de procesamiento
La unidad fetch est a cargo de cargar las instrucciones de la memoria. En primer lugar, se ver si la
instruccin requerida por la CPU se encuentra en la cach de instrucciones L1. Si no es as, va a la memoria
cach de L2. Si la instruccin tambin no existe, entonces tiene que cargar directamente desde la memoria
RAM de sistema lento.
Cuando enciendes tu PC todas las cachs estn vacas, por supuesto, pero como el sistema empieza a
cargar el sistema operativo, la CPU inicia las primeras instrucciones de procesamiento se carga desde el
disco duro y el controlador de memoria cach inicia cargando las cachs y comienza el show.
Despus de que la unidad trae agarr la instruccin necesaria para ser procesados por la CPU, lo enva a la
unidad de decodificacin.
La unidad de decodificacin entonces se darn cuenta de lo que hace esa instruccin particular. Lo hace
mediante la consulta de una memoria ROM que existe dentro de la CPU, llamada microcdigo. Cada
instruccin que entiende una determinada CPU tiene su propio microcdigo. El microcdigo "ensear" la
CPU qu hacer. Es como una gua paso a paso todas las instrucciones. Si la instruccin cargada es, por
ejemplo, agregar a + b, su microcdigo dir la unidad de decodificacin que necesita dos parmetros, a y b.
La unidad de decodificacin entonces solicitar la unidad trae a tomar los datos presentes en las posiciones
de dos prximas memoria, que ajuste los valores de a y b. Despus de la unidad de decodificacin "tradujo" la
instruccin y tom todos los datos necesarios para ejecutar la instruccin, se le pasar todos los datos y el
"libro de cocina paso a paso" sobre cmo ejecutar la instruccin a la unidad de ejecucin.
La unidad de ejecucin finalmente ejecuta la instruccin. En CPUs modernas encontrar ms de una unidad
de ejecucin trabajando en paralelo. Esto se hace con el fin de aumentar el rendimiento del procesador. Por
ejemplo, una CPU con seis unidades de ejecucin puede ejecutar seis instrucciones en paralelo, as que en
teora podra alcanzar el mismo rendimiento de seis procesadores con unidad de una sola ejecucin. Este tipo
de arquitectura se llama Arquitectura superescalar.
Generalmente CPUs modernas no tienen varias unidades de ejecucin idnticas; tienen unidades
especializadas en un tipo de instrucciones de ejecucin. El mejor ejemplo es el FPU, unidad de punto flotante,
que se encarga de ejecutar instrucciones de clculos complejos. Generalmente entre la unidad de
decodificacin y la ejecucin unidad es una unidad (llamada unidad de expedicin o de horario) a cargo de
envo de la instruccin a la unidad de ejecucin correcta, es decir, si la instruccin es una instruccin de
matemticas lo enviar el FPU y no a la unidad de una ejecucin "genricos". Por cierto, unidades de
ejecucin "genrico" se llaman ALU, unidad lgica y aritmtica.
Finalmente, cuando el proceso haya terminado, el resultado se enva a la cach de datos L1. Continuando
nuestro a + b ejemplo, add el resultado sera enviado a la cach de datos L1. Este resultado se puede
entonces enviar memoria RAM o a otro lugar, como la tarjeta de video, por ejemplo. Pero esto depender de
la siguiente instruccin que va a ser procesada a continuacin (podra ser la siguiente instruccin "imprimir el
resultado en la pantalla").
Otra caracterstica interesante que los microprocesadores tienen durante mucho tiempo se llama "tubera",
que es la capacidad de tener varias instrucciones diferentes en diferentes etapas de la CPU al mismo tiempo.
Despus de que la unidad trae haba enviado la instruccin a la unidad de decodificacin, va a ser inactivo,
verdad? Entonces, por qu en lugar de no hacer nada, ponga la unidad trae para tomar la siguiente
4. genrica instruccin
5. genrica instruccin
6. instruccin genrica
7. instruccin de matemticas
8. instruccin genrica
9. instruccin genrica
10. instruccin de matemticas
Cuando el motor fuera de orden analiza este programa, tirar instruccin 15 en uno de la FPU, puesto que
necesitar una matemtica para llenar uno de la FPU que de lo contrario sera ocioso. As que en un momento
dado podramos tener ambas ramas est procesadas al mismo tiempo. Si cuando la CPU termina de procesar
la tercera instruccin una es mayor que b, el descarte simple voluntad de CPU el procesamiento de
instrucciones 15. Pensars que esto es una prdida de tiempo, pero en realidad no es. No cuesta nada a la
CPU para ejecutar la instruccin particular, porque el FPU sera de otra manera ocioso de todos modos. Por
otra parte, si a = < b la CPU tendr una mejora en el rendimiento, desde cuando la instruccin 3 pida
instrucciones 15 ser ya procesada, va directamente a la instruccin 16 o incluso ms, si la instruccin 16
tambin ya ha sido procesada por el motor fuera de orden.
Por supuesto todo lo explicado en este tutorial es una simplificacin con el fin de hacer ms fcil de entender
este tema muy tcnico. (Leer de la Pentium 4 arquitectura para estudiar la arquitectura de un procesador
especfico).
Arquitectura interior Pentium 4
Introduccin
En este tutorial le explicaremos cmo Pentium 4 funciona de una forma fcil seguir la lengua. Usted aprender
cmo su arquitectura funciona as que usted ser capaz de comparar ms precisamente a los procesadores
anteriores de Intel y los competidores de AMD.
Nuevos procesadores Celeron y Pentium 4 utilizan sptima generacin la arquitectura de Intel, tambin
llamada Netburst. Su aspecto general que se puede ver en la figura 1. No te asustes. Vamos a explicar
profundamente lo que trata este diagrama.
Para continuar, sin embargo, tienes que haber ledo "Cmo un CPU funciona".All explicamos los conceptos
bsicos acerca de cmo funciona un CPU. En el presente tutorial que suponemos que ya lo ha ledo, as que
si no, por favor tome un momento para leerlo antes de continuar, de lo contrario encontrar usted mismo un
poco perdido.
Aqu estn las diferencias bsicas entre la arquitectura de Pentium 4 y la arquitectura de otras CPUs:
Externamente, la Pentium 4 transfiere cuatro datos por ciclo de reloj. Esta tcnica se llama QDR (Quad Data
Rate) y hace el autobs local que tienen un rendimiento cuatro veces su actual tarifa de reloj, consulte la
siguiente tabla. En la figura 1, esto se muestra en "3,2 GB/s sistema interfaz"; desde esta diapositiva se
produjo cuando fue lanzado el primer Pentium 4, se menciona el bus del sistema "400 MHz".
Real Clock
100 MHz
133 MHz
200 MHz
266 MHz
Performance
400 MHz
533 MHz
800 MHz
1,066 MHz
Transfer Rate
3.2 GB/s
4.2 GB/s
6.4 GB/s
8.5 GB/s
El camino de datos entre la memoria cach de L2 ("L2 cache y control" en la figura 1) y cach de datos L1
("Memoria cach L1 D y D-TLB" en la figura 1) es de 256-bit ancho. En los procesadores anteriores de Intel
este datapath era de slo 64 bits. As que esta comunicacin puede ser cuatro veces ms rpida que los
procesadores de generaciones anteriores cuando se ejecuta en el mismo reloj. El camino de datos entre la
memoria cach L2 ("L2 cache y control" en la figura 1) y la unidad de pre-fetch ("BTB & -TLB" en la figura 1),
sin embargo, sigue siendo todo el 64-bit.
La L1 cach de instrucciones fue reubicado. En lugar de ser antes de la unidad de recuperacin, la cach de
instrucciones L1 es ahora despus de la unidad de decodificacin, con un nuevo nombre, "Cach de
seguimiento". Cach de seguimiento de esta puede contener hasta 12 K microinstrucciones. Puesto que cada
microinstruction es 100 bits de ancho, el cach de seguimiento es de 150 KB (12 K x 100 / 8). En los errores
ms comunes la gente hace cuando comentando la arquitectura Pentium 4 est diciendo que Pentium 4 no
tiene en absoluto ninguna cach de instrucciones. Eso no es verdad. Es all, pero con otro nombre y una
ubicacin diferente.
Pentium 4 hay 128 registros internos, el de 6 generacin procesadores (como Pentium II y Pentium III) slo
haba 40 registros internos. Estos registros estn en el registro retitulacin unidad (tambin conocido como
rata, registrar Alias mesa, se muestra como "Rename/Alloc" en la figura 1).
Pentium 4 tiene cinco unidades de ejecucin trabajando en paralelo y dos unidades de carga y
almacenamiento de datos en memoria RAM.
Por supuesto esto es slo un resumen para los que ya tiene algunos conocimientos sobre la arquitectura de
otros procesadores. Si todo esto te parece a griego para ti, no te preocupes. Vamos a explicar todo lo que
necesitas saber sobre la arquitectura de Pentium 4 en lenguaje sencillo en las pginas siguientes.
Tubera del Pentium 4
La tubera es una lista de todas las etapas de que una instruccin dada debe ir thru para realizarse
plenamente. En la sexta generacin de procesadores Intel, como Pentium III, su tubera tena 11 etapas.
Pentium 4 tiene 20 etapas. As, en un procesador Pentium 4 lleva mucho ms tiempo para ser ejecutado luego
en un Pentium III, por ejemplo una instruccin dada! Si usted toma los nuevo 90 nm Pentium 4 procesadores
de la generacin, codenamed "Prescott", el caso es an peor porque usan un oleoducto 31 etapas! Vaca
sagrada!
Esto se hizo con el fin de aumentar la velocidad de reloj del procesador. Por tener ms etapas que cada etapa
individual puede ser construido usando menos transistores. Con menos Transistores son ms fciles lograr
mayores tasas de reloj. De hecho, Pentium 4 solo es ms rpido que el Pentium III porque funciona a una
velocidad de reloj superior. Bajo la misma frecuencia de reloj, un Pentium III CPU sera ms rpido que un
Pentium 4 debido al tamao de la tubera.
Debido a ello, Intel ya ha anunciado que su octava generacin de procesadores usar la arquitectura Pentium
M, que se basa en la arquitectura de Intel 6 generacin (arquitectura de Pentium III) y no en la arquitectura
Netburst (Pentium 4).
En la figura 2 puedes ver Pentium 4 tubera de 20 etapas. Hasta ahora Intel no tubera 31-etapa de
divulgacin Prescott, entonces no podemos hablar de ello.
La idea detrs de esta arquitectura es muy interesante. En el caso de un bucle en el programa (un bucle es
una parte de un programa que debe repetirse varias veces), las instrucciones para ser ejecutado a ser
decodificadas ya, porque estn almacenados ya descifrado en el cach de seguimiento. En otros
procesadores, las instrucciones necesitan ser cargada de cach de instrucciones L1 y decodificada una vez
ms, incluso si ellos fueron descifrados unos momentos antes.
El cach de seguimiento tiene tambin su propio BTB (Branch Target Buffer) de 512 entradas. BTB es un
pequeo recuerdo que enumera todas las ramas identificadas en el programa.
En cuanto a la unidad de recuperacin, su TbB fue aumentado a 4.096 entradas. En Intel sexta generacin de
procesadores, como Pentium III, fue este buffer de 512 entradas y en Intel 5 generacin de procesadores,
como el primer procesador Pentium, este buffer fue de 256 entradas solamente.
En la figura 3 ves el diagrama de bloques para lo que estbamos discutiendo. TLB significa Translation
Lookaside Buffer.
Despus de algn tiempo los fabricantes de chips comenzaron a integrar varias fichas fichas ms grandes.
As, en lugar de requerir decenas de pequeas virutas, una placa podra ahora ser construida utilizando slo
una media docena chips grandes.
La integracin sostenida y alrededor de las motherboards mid-1990 usando solamente dos o incluso una
viruta grande podra ser construido. En la figura 2 puedes ver una placa base 486 circa 1995 utilizando slo
dos chips grandes con todas las funciones necesarias para hacer que funcione la placa base.
Figura 2: Una placa de 486, este modelo utiliza solamente dos chips grandes.
Con el lanzamiento del bus PCI, un nuevo concepto, que todava se utiliza hoy en da, podra ser utilizado por
primera vez: el uso de puentes. Las motherboards tienen generalmente dos chips grandes: el puente del norte
y el puente sur. A veces algunos fabricantes de chips pueden integrar el norte y el sur puentes en un nico
chip; en este caso la placa base tendr un gran circuito integrado!
Con el uso de puentes chipsets podran estandarizarse mejor y vamos a explicar el papel de estos chips en
las pginas siguientes.
Chipsets pueden ser fabricados por varias compaas, como ULi (nuevo nombre de ALi), Intel, VIA, SiS, ATI y
nVidia. En el pasado otros jugadores estaban en el mercado, como UMC y OPTi.
Una confusin comn es mezclar el fabricante del chipset con el fabricante de la motherboard. Por ejemplo,
slo porque una placa base utiliza un chipset fabricado por Intel, esto no significa que Intel fabrica este
tablero. ASUS, ECS, Gigabyte, MSI, DFI, Chaintech, PCChips, lanzadera y tambin Intel son slo algunos de
los muchos fabricantes de placas madre presentes en el mercado. As, el fabricante de la motherboard
compra los chipsets de los fabricantes de chipsets y les construye. En realidad hay un aspecto muy
interesante de esta relacin. Para construir una placa, el fabricante puede seguir el proyecto estndar chipset
fabricante, tambin conocido como "diseo de referencia", o puede crear su propio proyecto, modificando
algunas cosas aqu y all con el fin de proporcionar un mejor rendimiento o ms caractersticas.
Puente del norte
El chip del puente norte, tambin llamado MCH (concentrador controlador de memoria) es conectar
directamente a la CPU y tiene bsicamente las siguientes funciones:
Controlador de memoria (*)
AGP bus controlador (si est disponible)
PCI Express x 16 controlador (si est disponible)
Interfaz para transferencia de datos con el puente sur
(*) Excepcin de socket 754, zcalo 939 y zcalo 940 CPU (CPU de AMD como Athlon 64), porque en estos
CPUs el controlador de memoria se encuentra en la misma CPU, no en el puente del norte.
North bridge fichas tambin controles de PCI Express x 1 carriles. En otros chipsets PCI Express es el puente
sur que controla el PCI Express x 1 carriles. En nuestras explicaciones asumimos que el puente del sur es el
componente encargado de controlar el PCI Express x 1 carriles, pero tenga en cuenta que esto puede variar
de acuerdo al modelo de chipset.
En la figura 3 vemos un diagrama explicando el papel del puente del norte en la computadora.
Para las tarjetas de video High-End, la solucin fue la creacin de un nuevo autobs conectado directamente
al puente del norte, llamado AGP (puerto de grficos acelerado).
La solucin final se produjo cuando los fabricantes de chipset comenzaron a utilizar un nuevo enfoque:
utilizando un autobs dedicado de alta velocidad entre norte y sur puentes y conectando el PCI bus
dispositivos hasta el puente del sur.
por un chip controlador adicional. Cuando se utiliza este segundo enfoque, este chip controlador est
conectado al bus PCI.
PLACAS BASE DE PC:
Si alguna vez ha tomado el caso de un ordenador, has visto la una sola pieza del equipo que todo lo une, la
placa base. Una placa base permite que todas las partes de su computadora para recibir energa y comunicar
uno con el otro.
Motherboards han recorrido un largo camino en the ltimos veinte aos. Las primeras placas base llev a
cabo muy pocos componentes reales. La primera placa base IBM PC tena solamente un procesador y
ranuras para tarjetas. Usuarios conectados componentes como controladores de unidad de disco y memoria
en las ranuras. Hoy, las motherboards tpicamente cuentan con una amplia variedad de funciones
incorporadas y que afectan directamente las capacidades y potencial para las actualizaciones de una
computadora.
En este artculo, analizaremos los componentes generales de una placa base. Entonces, estrechamente
analizaremos cinco puntos que afectan dramticamente lo que puede hacer una computadora.
Factor de forma
Una placa de por s misma es intil, pero un equipo tiene que tener uno para operar. Trabajo principal de la
placa base es sostener chip microprocesador de la computadora y todo lo dems permiten conectar a l. Todo
lo que ejecuta la computadora o mejora su funcionamiento es parte de la placa base o se enchufa mediante
una ranura o puerto.
El chip del sistema bsico de entrada/salida (BIOS) controla las funciones ms bsicas de la computadora y
realiza una prueba automtica cada vez que se enciende. Algunos sistemas cuentan con dual BIOS, que le
proporciona una copia de seguridad en caso de una falla o en caso de error durante la actualizacin.
El chip de reloj de tiempo real es un chip de pilas que mantiene los ajustes bsicos y la hora del sistema.
Las ranuras y puertos encontramos una placa base incluyen:
Interconexin de componentes perifrico (PCI)-conexiones para video, sonido y video tarjetas de captura, as
como las tarjetas de red
Acelerado grfica (AGP) - dedicado puerto para tarjetas de vdeo.
Integrated Drive Electronics (IDE) - interfaces para los discos duros
Universal Serial Bus o FireWire - perifricos externos
Ranuras de memoria
Algunas motherboards tambin incorporan nuevos avances tecnolgicos:
Controladores redundantes de la matriz de independientes de discos (RAID) permiten la computadora
reconocer varias unidades como una unidad.
PCI Express es un nuevo protocolo que acta ms como una red que un autobs. Puede eliminar la
necesidad de otros puertos, incluyendo el puerto AGP.
En lugar de confiar en las tarjetas enchufables, algunas motherboards tienen a bordo sonido, red, video u otro
soporte perifrico.
El northbridge y southbridge.
El northbridge conecta directamente con el procesador mediante el bus frontal (FSB). Un controlador de
memoria se encuentra en el northbridge, lo que le da el acceso rpido CPU a la memoria. El northbridge
tambin se conecta al bus AGP o PCI bus express y a la memoria de s mismo.
El southbridge es ms lento que el northbridge e informacin de la CPU tiene que pasar por el northbridge
antes de alcanzar el southbridge. Otros autobuses conectan el southbridge el bus PCI, los puertos USB y las
conexiones de disco duro IDE o SATA.
Seleccin de chipset y CPU seleccin ir de la mano, porque fabricantes optimizacin los chipsets para trabajar
con CPUs especficas. El chipset es una parte integrada de la placa base, as que no puede ser eliminado o
actualizado. Esto significa que no slo debe zcalo de la placa base encaja la CPU, chipset de la placa base
debe funcionar ptimamente con la CPU.
A continuacin, analizaremos los autobuses, que, como el chipset, llevan la informacin de un lugar a otro.
Velocidad de bus
Un bus es simplemente un circuito que conecta una parte de la placa base a otra. Los datos ms que un
autobs puede manejar al mismo tiempo, ms rpido permite informacin para viajar. La velocidad del bus,
mide en megahercios (MHz), se refiere a la cantidad de datos puede mover simultneamente a travs del bus.
la mayora de las motherboards tienen espacio para mltiples chips de memoria, y en motherboards nuevas,
que se conectan a menudo al northbridge mediante un bus doble en lugar de un solo bus. Esto reduce an
ms la cantidad de tiempo que tarda el procesador obtener informacin de la memoria.
Integrado controlador PCI Express apoyando uno x 16 carril o carriles dos x 8 (no se cambia de Nehalem)
Primeros modelos utilizan una nueva toma con pasadores de 1155
Aunque esta configuracin es la misma, la microarquitectura Sandy Bridge tiene ms unidades de ejecucin:
mientras la microarquitectura Nehalem tiene 12 de ellos, el Sandy Bridge tiene 15, vase la figura 2. Segn
Intel, han sido rediseados para mejorar la coma flotante (es decir, operaciones matemticas) rendimiento.
(etiquetada como "Ncleo alimentacin especificada" en la figura 7), si las aplicaciones estn exigiendo ms
potencia de procesamiento, por supuesto. Vea la figura 7.