INSTITUTO POLITCNICO NACIONAL

CENTRO DE ESTUDIOS CIENTFICOS Y TECNOLOGICOS NO.11

WILFRIDO MASSIEU

TELECOMUNICACIONES

CIRCUITOS LGICOS SECUENCIALES

Alumnos:
CAMARILLO LOZA ABRAHAM
GONZLEZ DELFN CARMEN KARINA

REPORTE DE PRCTICA: Registro de Desplazamiento de 4

bits, con corrimiento a la derecha, Entradas paralelas y Salida
Serie.

Profesor Titular: Cruz Adolfo Franco Abundiz

Profesor Auxiliar: David Vicencio Becerril

Fecha de entrega: 23/02/2015

Registro de
Desplazamie
nto

Es un Circuito
Lgico
Secuencial

(Sus salidas
dependen de las
entradas y los
valores
anteriores)

Almacena y
transfiere
datos
binarios

Su capacidad de
almacenamiento
esta determinada
por el numero de
bits que puede
almacenar (flipflops que posee)

Consiste en una
serie de
biestables
conectados en
cascada

Basculan de
manera
sncrona con la
misma entrada
de reloj

Diagrama de conexin bsico

para un registro de
desplazamiento, en este caso,
elaborado con flip-flops Tipo D
(De uso ms comn en este
tipo de aplicaciones).

Segn las
conexiones
entre los
biestables, se
tiene un
desplazamien
to a la
izquierda o a
la derecha de
la informacin
almacenada.

Existen
registros de
desplazamie
nto
bidireccional
es, que
pueden
funcionar en
ambos
sentidos.

A los
registros se
los puede
clasificar
dependiendo
de como
manejan los
datos que se
le ingresan

Clasificacin de Registros
por sus Entradas y Salidas
Entrada Serie/
Salida Serie
Slo la entrada
del primer flipflop y la salida
del ltimo son
accesibles
externamente.
Los datos se
cargan y salen de
uno a uno.

Entrada
Paralelo/ Salida
Serie
Son accesibles
las entradas de
todos los flipflops, pero slo la
salida del ltimo.
Los datos se
cargan de una
sola vez, pero
salen de uno en
uno.

Entrada Serie/
Salida
Paralelo
Son accesibles
las salidas de
todos los flipflops, pero slo
la entrada del
primero.
Los datos se
cargan de uno
en uno, pero
salen todos a la
vez.

Entrada
Paralelo/
Salida
Paralelo
Tanto las
entradas como
las salidas son
todas
accesibles.
Los datos se
cargan de una
vez y salen a la
vez todos.

Para la prctica propuesta, se ha de armar un registro de desplazamiento a la

derecha, de 4 bits, con entradas paralelas y salida serie; hecho con flip-flops
tipo D. A la salida de este registro se colocar un registro de entrada serie y
salida serie para comprobar el correcto funcionamiento del primer registro.
Implementacin de las Entradas en
Paralelo
En este tipo de registro, como se
mencionaba anteriormente, las
entradas de cada flip-flop estn
habilitadas, y por estas se
ingresan los datos binarios de una
solo vez, y dado a que su salida es
en serie, los datos irn saliendo de uno
en uno, dependiendo de la palabra que
hallamos ingresado en las entradas,
ser la palabra que observemos en la
salida del registro, y para comprobar
que esto sea cierto, se le conectar a la salida de este registro, el primer
proyecto que se arm de un registro de entrada serie y salida serie, que no
permitir observar, por medio de visualizadores a las salidas de cada flip-flop,
los estados que hayamos ingresado de cada celda; dado que ambos registros
son de 4 bits, el dato que ingrese en el segundo registro debe ingresarse por
completo despus de 4 flancos positivos del pulso de reloj.
Control de Carga de Datos
Para poder ingresar los datos de la manera adecuada y que estos no se
interfieran entre si con las salidas del flip-flop, se utilizaron las entradas
asncronas de cada flip-flop, as, nosotros podremos ingresar el estado que
queramos. Pero para que 2 estados puedan estar al mismo tiempo sin
interferirse, se implementaron 2 compuertas NAND por cada flip-flop, de modo
que dependiendo del dato que ingresemos, estas puedan discriminar entre cual
es cual, y as asignar el dato correcto. Tambin el implementar las compuertas
NAND nos permite controlar el proceso de carga de Datos y corrimiento de
estos, pues si solo se mantiene el estado que indique las entradas asncronas,
el dato no ser transferido, y permanecer almacenado en cada flip-flop.
Control de Transferencia de datos
Para poder controlar en qu momento se ingresan los datos, y en qu
momento se transfieren, se implement junto con el generador de pulsos de
reloj y las entradas de reloj de los flip-flop, una compuerta OR de modo que si
nosotros ingresamos los pulsos en una entrada y un 1 en la otra, los pulsos no
estarn presentes en la salida, puesto que a cualquier valor de la otra entrada,

habr un 1 en la salida, caso contrario al ingresar un 0, puesto que tomara en

cuenta que ingresemos en la otra entrada, en este caso, los pulsos de reloj.
Con la implementacin de estos arreglos, nosotros tenemos un control de carga
de datos y un control para la transferencia de estos.
Se realizaron las correspondientes conexiones y se alimentaron ambos
registros con 5V, se ingresaron los distintos datos y se comprob que la
transferencia de datos fuese correcta, en el primer registro los datos se
representaron con LEDs y en el segundo los datos se observaron con
visualizadores de 7 segmentos
Diagrama de conexiones bsico
Este es el diagrama bsico de un registro Entradas paralelo, Salida Serie, con
corrimiento a la derecha, existen varias formas de configurar este tipo de
circutos, pero para fines prcticos, este ejemplifica la idea que se pretende
conseguir con la prctica, a continuacin de este se anexa el diagrama
implementado en nuestra prctica.

Anexos
A continuacin se anexan los diagramas fsicos de cada Circuito Integrado,
corresponden a el 74LS74, un integrado con 2 flip-flop tipo D con entradas de
reloj de flanco positivo, con entradas PRE y CLR, un integrado 74LS32,
correspondiente a 4 compuertas OR de dos entradas, y por ltimo, el integrado
74LS00, 4 compuertas NAND.