Escuela Politcnica Superior de Elche

rea de Electrnica

CIRCUITOS ELECTRNICOS ANALGICOS

PRACTICA 3

DISEO DE UN AMPLIFICADOR
MONOETAPA CON JFET

Diseo de un amplificador monoetapa con JFET

1. Objetivos.
Hay que disear una etapa amplificadora con un transistor JFET de acuerdo con el esquema propuesto y que cumpla las especificaciones adjuntas. Para ello se comienza determinando los valores de IDSS y de Vgsoff del transistor y, una vez obtenidos, se realiza el diseo de las resistencias. A continuacin se montar y se comprobar si se cumplen las especificaciones, reajustando los valores de las resistencias en el caso de que algn parmetro
no cumpla los requisitos pedidos. Finalmente, comentar las discrepancias entre los valores
inicialmente calculados en el diseo y los que finalmente se utilizan en el circuito.

2. Descripcin.
El amplificador propuesto es el de la Fig. 1, que ha de tener las siguientes caractersticas:
a) Ganancia de tensin AV = 6.
b) Impedancia de entrada de 100 k.
c) Gran amplitud de oscilacin sin distorsin en la salida.
El transistor es el 2N3819. Al final de este guin se encuentran las hojas de caractersticas.
20 V

RD
+

10

10
R1

RS1
RS2

Fig. 1

3. Procedimiento.
2

CS
100

RL
22k

Determinacin de IDSS.
1. Conectar la puerta y el surtidor del JFET a masa (0 V) y el drenador, en serie con un ampermetro, a +20 VDC (Fig. 2). Leer en el ampermetro el valor de I DSS.
+20 V

IDSS = __________________ mADC

Fig. 2

Determinacin de VGSoff.
2. Polarizar la puerta del JFET con una tensin negativa V GS usando el otro canal de la fuente
de alimentacin (atencin: los canales deben estar en el modo Independientes), comenzando con 0 V. Ir aumentando la tensin negativa en la puerta hasta que la lectura del ampermetro en el drenador sea prcticamente nula. (Fig. 3). Leer en la fuente de alimentacin
el valor de VGSoff.
+20 V

VGSoff = __________________ VDC

VGS

Fig. 3

Diseo del amplificador.

3

3. Con los valores obtenidos de IDSS y Vgsoff, calcular los valores de las resistencias de acuerdo con las especificaciones dadas en el apartado 2. Detallar los clculos realizados, as
como los valores de las resistencias finalmente utilizados en el montaje. Simular el amplificador en PSpice para comprobar que el diseo es correcto.
Medida de la ganancia.
4. Inyectar seal sinusoidal de 1 kHz de frecuencia de modo que la salida del amplificador no
est distorsionada y medir la ganancia de tensin de la etapa:

Vin = ___________________ VPP

Av =

Vout = ___________________ VPP

Vout
= ___________________
Vin

Medida de la mxima amplitud de salida sin distorsin.

5. Aumentar el nivel de la seal de entrada hasta que la salida empiece a distorsionarse. Volver hacia atrs hasta que la distorsin desaparezca y medir:

Vout max = ___________________ VPP

Comentario de los resultados.

6. Se comentarn los resultados obtenidos, indicando las posibles causas por las que los valores calculados difieren, en caso de que as sea, de los valores finalmente utilizados en el
montaje.