Contadores asncronos

Anlisis y diseo de contadores asncronos TFF Ejercicio de la figura 14.3

Para abordar el tema de contadores asincrnicos estudiaremos inicialmente los
flip-flop tipo T, los flip-flop tipo T son Circuitos Secuenciales, Flip-Flop T cambia
de estado en cada pulso de T. El pulso es un ciclo completo de cero a 1. Ntese
que cuando la seal de entrada T es 0, la salida en el siguiente ciclo de reloj Q
(t+1) ser igual a la salida actual Q (t). Si T es 1, la salida en el siguiente ciclo
de reloj ser el complemento de la salida actual.
Ahora viendo el funcionamiento del flip-flop tipo T presentaremos el anlisis de la figura 14.3
(ejercicio asignado).

Figura .1.1.contador mdulo 2n con habilitador paralelo

Figura .1.2. Se describe el flip-flop tipo T implementado por medio de un flip-flop tipo D.

A continuacin daremos un vistazo del diagrama de tiempos del flip-flop tipo T y el diagrama
completo del mismo,
lo compararemos con el
propuesto en el ejercicio 14.3.

Figura .1.3. Se describe el flip-flop tipo T implementado como lo explica la figura 14.3.
(Ejercicio propuesto).
Anlisis Comparativo De Los Tiempos Del Contador Asincrnico Con Entrada De
Habilitador.

Figura 1.4. Diagrama de Tiempos Del Contador Sincrnico Con

Entrada De Habilitador.

Figura 1.5. Diagrama de Tiempos Del Contador Sincrnico Con

Entrada De Habilitador (ejercicio 14.3)

IMPLEMENTADO EN DSCH

IMAGEN DE REFERENCIA EJERCICIO

PROPUESTO

Los cambios en las entradas funcionan por

flanco positivo

Los cambios en las entradas funcionan por

flanco positivo

La entrada t2 se habilita con flanco positivo y

cada tres ciclos de reloj.

La entrada t2 se habilita con flanco positivo y

cada tres ciclos de reloj.

En la implementacin se puede notar que todos

los cambios entres estados Q0 y t1se hacen sin
ninguna clase de retardos entre ellas.

Por el contrario de la implementacin en la que

se puede notar que todos los cambios entres
estados Q0 y t1se hacen sin ninguna clase de
retardos entre ellas en la imagen de referencia
se nota una diferencia entre ellos lo que hace
pensar que tal vez podra ser la diferencia entre
implementaciones o algn tipo de retardo en el
software usado.

En la implementacin del diseo de los flip-flop tipo TFF se utilizaron flip-flop

tipo D como herramienta principal, pero siguiendo el diseo planteado en el
libro ejercicio 14,3 nos damos cuentas que las entradas de los flip-flops estn

siendo comparadas con la salida de los flip-flops inmediatamente anteriores,

por esto vemos que en el diagrama de tiempos de respuesta aparecen las
salidas Q0, Q1 y Q2 con diferencias de prolongacin en el estado alto de
manera que segn la cantidad de flip-flops se comparen en su salida se
demorara este en ejecutar el cambio en cualquiera de sus salidas, es decir el
circuito se puede comparar con divisor de frecuencia por el comportamiento
de su seal de salida.