Control de Potencia

Control Vectorial de inversores

trifsicos / y 2
Salvador Segu Chilet, Francisco J. Gimeno Sales, Rafael Masot Peris, Salvador Orts Grau

Dept. de Ingeniera
Electrnica
Universidad Politcnica
de Valencia
{ssegui, fjgimeno,
ramape,
sorts@eln.upv.es}

En esta segunda parte del artculo se

expondrn las diversas secuencias de
conmutacin o patrones que pueden
utilizarse para la implementacin
prctica de una modulacin SVPWM
en inversores trifsicos, determinndose los tiempos de aplicacin de
cada uno de los vectores de conmutacin que cubren el espacio vectorial y que permiten confeccionar
cualquier vector de referencia que se
encuentre en su interior. Tambin se
indican las ventajas que aporta la utilizacin de procesadores digitales de
seales (DSPs) dedicados al control
de convertidores de potencia, exponiendo un algoritmo bsico para la
implementacin del control SVPWM
de un inversor trifsico VSI.
En el artculo anterior se obtuvieron
los vectores de conmutacin (figura 1a) correspondientes a todos los

Figura 1. Vectores de
conmutacin de un
inversor trifsico VSI.

posibles estados de los interruptores

controlados de un inversor VSI trifsico de tres ramas (figura 1b). Tambin se mostr como con dichos vectores, y en una determinada secuencia, se puede obtener una seal cuadrada a la salida del inversor trifsico.
Mediante la tcnica de modulacin de ancho de pulso del vector
espacio o SVPWM (Space Vector Pulse Width Modulation) se aplican los
diferentes vectores directores durante unos tiempos determinados, que
dependen del vector de referencia
que representa al sistema trifsico
que se desea obtener en la salida,
consiguiendo de esa forma una seal
de salida con una menor distorsin
armnica. Este vector de referencia
acta como consigna y gira dentro
del plano
- pasando por todos
los sectores: cuantos ms vectores de

conmutacin intermedios se generen

entre los vectores directores, la onda
de salida se aproximar ms a una
senoide y, por tanto, ser menor la
distorsin armnica total (THD). En
cada periodo de conmutacin el valor del vector de referencia se descompone en los vectores directores
adyacentes y los vectores nulos, segn el tipo de distribucin de los ciclos de trabajo que se elija.
El aumento de los estados intermedios, determinado por la frecuencia de conmutacin elegida, implica
un mayor nmero de conmutaciones
en los semiconductores, con el consiguiente incremento de las prdidas
por conmutacin, y un aumento de
la carga computacional en el clculo de los nuevos estados intermedios.
Generalmente se usan transistores
IGBT para los inversores VSI, con
unas frecuencias de conmutacin
que en pocos casos superan los
20KHz.
La cantidad de clculos que se
requieren para la implementacin del
SVPWM obliga a utilizar sistemas de
procesado muy rpidos y con gran
capacidad de clculo (procesadores
digitales de seal o DSPs), que incorporan mdulos de clculo hardware
y funciones especficas para implementacin de la modulacin SVPWM
[3].
En este artculo se expondr
cmo obtener los tiempos de conmutacin de los vectores directores
para generar cualquier vector intermedio, lo que permitir variar la tensin a la salida del inversor, y las diferentes estrategias de distribucin
de los ciclos de trabajo, cuya eleccin
afectar al THD que presente la seal
de salida.
Modulacin de
vectores espaciales
La modulacin de vectores espaciales consiste en construir el vector
espacial
aplicando alternativamente los dos vectores espaciales adyacentes que definen el sector en el

Julio 2003

Control de Potencia

que se sita el vector

. Para obtener las expresiones generales se detalla como se obtienen los tiempos
de aplicacin de los vectores adyacentes cuando el vector
que se
encuentra en el sector I, situado entre los vectores directores adyacentes
V1 y V2, se descompone como suma
del vector
ms el vector
, tal
como se observa en la figura 2.
En el transcurso de un periodo
de conmutacin, denominado Ts, se
activarn los interruptores correspondientes al vector durante un tiempo T1 que corresponde al ciclo de trabajo 1 o d1, y tambin se activarn
los interruptores correspondientes al
vector
durante un tiempo denominado T2 que se corresponde con el
ciclo de trabajo 2 o d2. La expresin
correspondiente a la descomposicin
vectorial de
es la siguiente:

Ec.1

Atendiendo a la figura 2 y operando en la ecuacin Ec.1 se puede

obtener el valor de los ciclos de trabajo [1], resultando:

Ec.2

donde
es el mdulo de
,
es el ngulo existente entre el vector
y el , tal como se indica en la
figura 2, y la tensin del bus de continua del inversor se representa por
V dc .
El resto del tiempo del periodo
de conmutacin estar ocupado
por los vectores nulos (V0 y V7). El
ciclo de trabajo para los dos vectores nulos (d 0 ) viene dado por la
ecuacin Ec.3:

Julio 2003

Ec.3
Distribucin de los
ciclos de trabajo
Una vez que se conoce como
calcular los ciclos de trabajo de los
vectores directores que representan
los diversos estados de conmutacin,
es necesario analizar las opciones de
distribucin de los ciclos de trabajo
a lo largo del periodo de conmutacin. Como se ha visto, se tienen los
dos ciclos de trabajo correspondientes a los vectores directores que determinan el sector en el que se sita
el vector espacial
y el tiempo
muerto que puede ser asignado a los
dos vectores nulos, por lo que las posibles combinaciones para repartir
estos ciclos de trabajo a lo largo del
periodo de conmutacin son muy
numerosas [1,4,5].
Dado que los vectores nulos son
comunes a todos los sectores, parece conveniente empezar y acabar
cada ciclo de modulacin en uno u
otro vector nulo, siendo habitual el
dividir por igual el tiempo del vector
nulo entre ambos vectores.
Los criterios de seleccin a seguir
en la distribucin de los ciclos de trabajo son bsicamente dos, que adems estn relacionados entre s:
Reduccin del contenido de componentes armnicas, que se consigue con tener una frecuencia de conmutacin mucho mayor que la frecuencia fundamental. Se demuestra
que si se distribuyen los ciclos de trabajo simtricamente alrededor del
tiempo muerto se consigue reducir el
contenido armnico de la seal.
Reduccin de las prdidas de conmutacin, reduciendo el nmero de
conmutaciones que se tengan que
realizar durante un periodo de conmutacin.
Como se puede apreciar, estos dos

criterios se contraponen. El diseador

de un sistema que utilice la modulacin SVPWM debe llegar a un compromiso entre ambos criterios, ya que una
reduccin de las conmutaciones para
reducir las prdidas, tambin reduce la
frecuencia real de conmutacin y, por
tanto, la relacin entre la frecuencia de
conmutacin y la frecuencia fundamental disminuye, aumentando el
contenido armnico de la seal generada.
Los tipos de distribucin de los
ciclos de trabajo se pueden agrupar
en dos grandes bloques:

Figura 2. Descomposicin
del vector intermedio
situado en el sector I.

Distribuciones de los ciclos de trabajo que utilizan los dos vectores

nulos.
Distribuciones de los ciclos de trabajo que solo utilizan uno de los dos
vectores nulos: o usan el V0 (000) o
usan el V7 (111).
Distribuciones de los
ciclos de trabajo que
utilizan los dos
vectores nulos
Las distribuciones bsicas de los
ciclos de trabajo de los vectores de
conmutacin son:
Disparos alineados con el flanco de
subida.

Control de Potencia

Distribuciones de los
ciclos de trabajo que
solo utilizan uno de
los vectores nulos

Figura 3. Alineamiento (a)

flanco de subida- Clase II,
(b) flanco de bajada- Clase
II, (c) simtrico- Clase II.
(d) Secuencia alternativa-

Este tipo de tcnicas de distribucin de los ciclos de trabajo, mostradas en las figuras 4a, 4b, 4c y 4d, son
interesantes en aplicaciones de grandes potencias, donde las prdidas
por conmutacin son de gran importancia. Diversos estudios realizados
muestran [6] que las prdidas en
conmutacin se pueden reducir si la
fase que soporta una mayor corriente
no conmuta. Esto es posible de implementar ya que los vectores adyacentes que se conmutan solo difieren
en el estado de una de las ramas del
puente inversor. Es por ello, que eligiendo solo uno de los vectores nulos en el periodo de conmutacin,
existe una rama que no ha de conmutar.
Comparando con las distribuciones que utilizan los dos vectores nulos (clase II), las que solo utilizan uno
de ellos reducen en 1/3 las conmutaciones, con lo que se mejora en un
50% las prdidas por conmutacin
cuando se trabaja con cargas de factor de potencia unitario. Por contra,
el contenido de armnicos es superior. De todas las distribuciones, la
alineada simtricamente es la que
presenta un mejor compromiso entre reduccin de prdidas por conmutacin y reduccin de la distorsin
y del contenido de armnicos en la
seal de salida.

Clase II.

Disparos alineados con el flanco de

bajada.
Disparos alineados simtricamente.
Disparos alineados de forma inversa.
Para distinguir las distribuciones de los ciclos de trabajo que
utilizan los dos vectores nulos (V0
y V7) de las que solo utilizan uno

de los dos vectores se ha incluido

en los grficos siguientes la designacin Clase II cuando utiliza los
dos vectores nulos (figuras 3a, 3b,
3c y 3d) y Clase I cuando solo utiliza uno de los dos vectores nulos
(figuras 4a, 4b, 4c y 4d). Los ejemplos mostrados son para un vector
espacial situado en el sector I, que
se conforma mediante los vectores
directores y .

Implementacin de la
modulacin SVPWM
con DSPs
Las tensiones de referencia en
un inversor trifsico con un control
en lazo cerrado se determinan a partir de la tensin y la corriente a la
salida del inversor. La generacin de
las secuencias de pulsos es fcil de
implementar con los modernos circuitos digitales (C y DSP) diseados
al efecto, integrados que incluyen

Julio 2003

Control de Potencia

Figura 4. Alineamiento
(a) flanco de subidaClase I, (b) flanco de
bajada-Clase I,
(c) simtrico- Clase I.
(d) Secuencia alternativaClase I.

circuitos especiales para la generacin de seales de control PWM y

SVPWM. El algoritmo para la implementacin de la modulacin SVPWM
en un procesador digital de seal se
representa en la figura 6.
Los procesadores digitales de
seal (Digital Signal Processors o
DSPs) ofrecen una alta velocidad de
ejecucin y soportan algoritmos especializados en el control digital (incluidos como hardware). El uso de
instrucciones de multiplicacin y
suma en un solo ciclo incluidas en un
DSP, optimizan los tiempos de ejecucin. Para el control de convertidores
de potencia conmutados generalmente se utilizan DSPs de coma fija,
por su menor coste, ya que para la
mayor parte de aplicaciones basta
una resolucin de 16 bits.
Los principales fabricantes de
dispositivos electrnicos han realizado un gran esfuerzo en investigacin
y desarrollo sacando al mercado nuevas familias de DSP de aplicacin especfica en control de inversores y de

Julio 2003

motores. Entre los principales fabricantes podemos destacar:

Texas Instruments con la familia
TMS320F24x, [3].
Analog Devices (ADI) con la familia ADMCxxx, [2].
Todos los procesadores de estas
familias incluyen la arquitectura Harvard con un ncleo de 16 bits de
coma fija. Estas familias de DSPs estn desarrolladas especficamente
para aplicaciones de control de inversores, incorporando un conjunto de
unidades perifricas que realizan funciones especficas de los sistemas de
control, lo que permite la optimizacin del tiempo de ejecucin.
Uno de los ms utilizados actualmente es el procesador de seal digital (DSP) de Texas Instruments (TI)
TMS320F240/LF2407, que lleva incorporado en el propio hardware un mdulo para implementar el control
SVPWM. Para la implementacin del
control SVPWM hardware en el

TMS320C24x/ F24x se precisa el desarrollo de software que, en cada perodo de conmutacin genere el vector
espacial de referencia, determine en
qu sector est (designado como m en
los siguientes algoritmos y ecuaciones),
que determine los dos vectores adyacentes, Vm y Vm+1 y los parmetros Tm,
Tm+1 y Tnulo. El algoritmo que permite
implementar la determinacin del sector m es el siguiente:

Control de Potencia

Figura 5. Patrones de

Combinando la ecuacin general que representa a los vectores de

tensin de conmutacin (ecuacin
Ec.4)

conmutacin simtrica
para el
(a) sector 1,
(b) sector 2,
(c) sector 3,

Ec.4

(d) sector 4,
(e) sector 5,
(f) sector 6.

y la descomposicin del vector de

referencia sobre los dos vectores adyacentes (Ec.5),
Ec.5
que se obtiene generalizando para
cualquier sector la ecuacin Ec.1, es
posible escribir una expresin general (Ec.8 y 9) para los tiempos de activacin de los vectores correspondientes al sector en que se site el
vector espacial deseado, ecuacin
general que servir para cualquier
vector espacial y para cualquier sector de trabajo. A partir de la Ec.4:
Ec.6

Agrupando por un lado la parte

real (correspondiente a ) y por otro
la parte imaginaria (correspondiente
a ), se obtiene:
Ec.7

Haciendo uso de las correspondientes relaciones trigonomtricas, el

tiempo durante el que se aplica cada
uno de los vectores correspondientes
al sector m es:
Ec.8

Julio 2003

Control de Potencia

Si dividimos entre los dos vectores nulos el tiempo correspondiente

al vector nulo, se tendr que:

Ec.9
En las figuras 5a, 5b, 5c, 5d, 5e
y 5f, se muestran los dos patrones de
conmutacin simtrica que implementa el mdulo hardware del
TMS320C24x/F24x para cada sector,
segn el sentido de giro del vector de
referencia (SVDIR=1 o SVDIR=0). El
patrn de conmutacin se puede resumir en la secuencia de estados VmVm+1-Vnulo-Vm+1-Vm, donde Vm puede
representar a cualquiera de los vectores de conmutacin bsicos
(V1...V6) y el vector nulo Vnulo puede
ser el V0 o el V7, ya que cualquiera
de ellos difiere del vector Vm+1 en la
conmutacin de un solo canal PWM.
Este tipo de esquema de conmutacin presenta las siguientes caractersticas:
Siempre hay un canal que permanece constante en cada periodo de
conmutacin (TS), lo que reduce las
prdidas por conmutacin.
En los inversores VSI es siempre necesario utilizar la programacin del
tiempo muerto o dead band, ya que
existen canales PWM complementarios
(PWM2=/PWM1, PWM4=/PWM3 y
PWM6=/PWM5), para evitar problemas de cortocircuitos del bus de continua al conducir los dos interruptores de una misma rama. El dead
band se inserta solo cuando hay, en
una misma rama, un interruptor que
pasa a ON y otro que pasa a OFF. La
rama que no conmuta no se ve afectada por el dead band y puede estar
conduciendo mientras el vector de
referencia se encuentre en el mismo
sector, por lo que el dead band afecta de forma distinta a las tres seales PWM. La ventaja que se obtiene
es que se reducen las componentes
armnicas de la tensin de salida.
Los dos patrones (o secuencias) de
conmutacin para cada sector son

Julio 2003

resultado de las dos direcciones de

conmutacin posibles: una direccin
de conmutacin, en el sector I, es
hacer conmutar los vectores V1-V2V7-V2-V1 y la otra es hacer conmutar los vectores V2-V1-V0-V1-V2,
donde el vector nulo se elige para
que una rama no presente conmutaciones. Se pueden encontrar otras
direcciones posibles combinando los
vectores de conmutacin aunque,
hasta el momento, no se ha encontrado ninguna ventaja adicional.
La figura 6 muestra, de forma
abreviada, el diagrama de bloques
correspondiente al algoritmo de control SVPWM.
Como conclusin de los puntos
anteriores, tenemos que el tiempo de
ocupacin de la CPU en el control de
la unidad SVPWM es mnima, reducindose a la programacin de los
tiempos de conmutacin y al control
del sector en el que se encuentra
posicionado el fasor de la tensin de
salida. La programacin de los tiempos de conmutacin se realiza mediante la carga de los valores correspondientes en los dos registros de
comparacin de la unidad SVPWM
(CMPR1 y CMPR2). En el modo de
funcionamiento SVPWM se emplea
un temporizador como gestor de la
base de tiempos que define la frecuencia de conmutacin del convertidor de potencia y opcionalmente se
pueden usar los registros DBTCONA/
B para controlar el valor del dead
band deseado: para una duracin del
ciclo de reloj de la CPU de 25ns el
dead band mnimo seleccionable es
de 25ns y el mximo con esa seal de
reloj seria de 12s.
Conclusiones
Tal como se ha mostrado en estos dos artculos, la tcnica de modulacin de ancho de pulso del vector
espacio o SVPWM (Space Vector Pulse Width Modulation) permite conseguir una seal de salida con un
menor contenido de distorsin arm-

Figura 6. Algoritmo para la

nica, comparndola frente a otras tcnicas PWM clsicas. Con esta tcnica
de modulacin es relativamente fcil
variar la tensin y la frecuencia de la
seal de salida pero, en cambio, requiere un elevado nmero de transformaciones, lo que repercute en un
tiempo de clculo elevado.
La aparicin de procesadores digitales especficos para aplicaciones
en electrnica de potencia reduce el
tiempo de ejecucin de los algoritmos, ya que disponen de unidades
especificas de control SVPWM que
funcionan en paralelo con la CPU,
reducindose adems el coste econmico del sistema.
En la actualidad, el control
SVPWM se aplica en diversos campos
de la electrnica industrial:

implementacin de la
modulacin SVPWM

Control de motores AC.

Sistemas de alimentacin ininterrumpidas (SAIs).

Control de Potencia

Energa solar fotovoltaica: inversores de conexin a red e inversores en

modo isla.
Energa elica: inversor de conexin a red.
Aplicaciones en electrnica de consumo: lavadoras, aire acondicionado,...
Filtros activos.
Equipos de mejora y compensacin
de la calidad de suministro elctrico.
Rectificacin trifsica controlada
con factor de potencia unitario.
La variedad y extensin de estas
aplicaciones justifica la importancia
del conocimiento de esta tcnica de
modulacin y de los procesadores
digitales que permiten su implementacin.

Referencias y
bibliografa
[1] Convertidores electrnicos: Energa solar fotovoltaica, aplicaciones y
diseo, Francisco J. Gimeno Sales,
Salvador Segu Chilet, Salvador Orts
Grau (2002), Editorial Universidad
Politcnica de Valencia, ISBN: 849705-177-7.
[2] AD:www-SVM. Space Vector Modulation. Pgina Web de Analog Devices relativa a Technologies/applications/Motor Control (www.analog.com).
[3] SPRU357 y SPRA524 de Texas Instruments. Disponibles en pagina web
(www.ti.com).
[4] Analysis and comparison of space vector modulation schemes for a
four-leg voltage source inverter; Pra-

sad, V.H.; Borojevic, D.; Zhang, R.;

Applied Power Electronics Conference and Exposition, 1997. APEC 97
Conference Proceedings 1997.,
Twelfth Annual , Volume: 2 , 23-27
Feb 1997 Page(s): 864 -871 vol.2.
[5] Four-legged converter 3-D SVM
scheme over-modulation study
Changrong Liu; Dengming Peng; Lai,
J.; Lee, F.C.; Boroyevich, D.; Zhang,
R.; Applied Power Electronics Conference and Exposition, 2000. APEC
2000. Fifteenth Annual IEEE, Volume: 1 , 2000 Page(s): 562 -568 vol.1.
[6] Influence of the modulation
method on the conduction and switching losses of a PWM converter system; J.W. Kolar, H. Ertl and F.C.
Zach; IEEE Trans. Ind. Appl., vol. 27,
n6, Noc/Dec 1991.

Julio 2003