Você está na página 1de 11

CIRCUITOS DIGITAIS DP 2014

1 - O nmero 47 na base decimal corresponde a:


C) (101111) 2

2 - Convertendo (F0F0) 16 para a base 10, obtemos:


A) 61680

3 - Convertendo (1101011101) 2 para a base octal, obtemos:


D) (1535) 8

4-

O nmero 715 na base decimal corresponde a:

A) (1011001011) 2

5 - O nmero (3F) 16 corresponde a:


B) (63) 10

6 - O nmero (3E8) 16 corresponde a:


E) (1000) 10

7 - Convertendo 12345 decimais para hexadecimal obtemos:


D) (3039) 16

8 - Convertendo 12346 decimais para binrio obtemos:


E) (11000000111010) 2

9 - (BAC) 16 convertido para o sistema binrio :

A) (101110101100) 2

10 - O nmero (0110110011111001) 2 corresponde a:


D) (6CF9) 16

11 - O nmero (712) 8 convertido para o sistema binrio :


D) (111001010) 2

12 - Convertendo (5ABA) 16 para a base 5, obtemos:


C) (1220401) 5

13 - O nmero (1422) 10, ao ser convertido para as bases binria, octal e hexadecimal,
resulta, respectivamente em:
B) (10110001110) 2, (2616) 8 e (58E) 16

14 - O resultado da operao (111011101) 2 + (10101011) 2 :


A) (1010001000) 2

15 - Ao efetuarmos a operao (111011101) 2 + (10101011) 2 obtemos:


C) (648) 10

16 - A operao realizada no sistema binrio de 1011101 - 101100,101, resulta:


A) (48,375) 10

17 - O resultado da operao ((10011) 2 + (10100) 2 x (101) 2, no sistema hexadecimal, :


B) (C3)16

18 - Uma regra da lgebra booleana afirma que:


E) Uma varivel negada duas vezes volta a ser a prpria varivel

19 - Uma porta COINCIDNCIA equivale a:


C) Uma porta XOR negada

20 - Numa porta lgica XOR de duas entradas, a entrada A sempre "1" e a entrada B
binria. A sada S :
B) S = ~B

21 - O circuito abaixo utiliza dois circuitos integrados (CIs) disponveis


comercialmente, o TTL 7408 e o TTL 7432. Com base nas ligaes entre as portas dos
CIs, as sadas Y1 e Y2 sero, respectivamente:

D) Y1 = (A ^ B) v C
Y2 = (Q ^ P) v P

22 - A expresso booleana A(A + AB) , quando minimizada, :


D) A

23 - O bloco indicado por X na figura abaixo representa quatro circuitos que tm como
entrada A e B, e cujas sadas so apresentadas na tabela abaixo. As expresses lgicas
das sadas Y1 e Y2 em funo de A e B, so:

A
0
0
1
1

B
0
1
0
1

I
0
1
1
1

II
1
0
1
1

III IV Y1 Y2
1
0
0
1
0
0
1
1

B) Y1 = A e Y2 = ~A ^ B

24 - Uma forma simplificada da expresso (A ^ B ^ C) v (~A ^ C) v (C ^ B) v ~B :


D) (B ^(~A v C )) v ~B

23 - Para o circuito abaixo, podemos afirmar que a sada:

B) Ser sempre "0"

24 - Qual das expresses lgicas no apresenta a sada indicada na tabela abaixo?

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

0
1
1
1
1
1
0
1

E) S = C' + (A B)

25 - Qual das tabelas verdade abaixo representa a sada Y do circuito abaixo?

C) -

A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

Y
1
0
1
0
1
0
0
1

26 - Considere o mapa de Karnaugh apresentado abaixo. No uma sada possvel para


o circuito:

C)

27 - Considere a expresso para a sada S, indicada abaixo, em funo das entradas A, B


e C.

A forma mais simplificada possvel para esta sada :

C)

28 - A expresso simplificada que daria a mesma sada que o circuito abaixo :

E) A+B+C

29 - A expresso que resulta nos valores apresentados na tabela abaixo :


A

0
0

1
1

0
1

1
0

0
1

D) A'C + AB'

30 - O circuito lgico que apresenta a sada a seguir :


A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Y (Sada)
1
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1

E)

31 - A expresso lgica resultante do Mapa de Karnaugh abaixo :

C) A'B' + CD' + AC

32 - A sada de um codificador do cdigo excesso 3, cuja tabela apresentada a seguir,


:
Decimal

0
1
2
3
4
5
6
7
8
9

Excesso 3
Canal Canal Canal Canal
8
4
2
1
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0

C) Canal 8 = E5 + E6 + E7+ E8 + E9
Canal 4 = E1 + E2 + E3+ E4 + E9
Canal 2 = E0 + E3 + E4 + E7 + E8
Canal 1= E0 + E2 + E4+ E6 + E8

33 - Os mapas de Karnaugh abaixo ilustram as sadas S0, S1 e S2 de um decodificador.


possvel afirmar que:

Sada S0

Sada S1

Sada S2
D) se trata do cdigo Gray

34 - So apresentadas abaixo as quatro primeiras sadas de um circuito decodificador.


Podemos afirmar que:

C) se trata do cdigo BCH

35 - Considere a tabela verdade de um circuito codificador apresentada abaixo:

As sadas S1, S2 e S3 sero dadas por:


B) S1 = E0 + E2 + E3
S2 = E1 + E2 + E3
S3 = E0 + E1 + E3

36 - Um circuito "meio somador" recebe este nome porque:


C) realiza apenas a soma de dois nmeros de um bit cada

37 - Considerando que um circuito meio somador possui duas portas lgicas, um


circuito para realizar a soma de dois nmeros de 4 bits ter:
E) 9 portas lgicas

38 - A figura abaixo apresenta um circuito subtrator. possvel afirmar que:

C) um circuito que subtrai dois nmeros de um bit, recebendo um valor de um nmero


anterior ("vem-um")

39 - Um problema ao se projetar circuitos somadores o chamado erro devido ao


overflow. No que este problema consiste?
C) Este erro ocorre quando o resultado de uma soma resulta em um valor maior do que
o comportado pela sada do circuito

Você também pode gostar