Escolar Documentos
Profissional Documentos
Cultura Documentos
INFORME
LABORATORIO N1
ALUMNOS:
CARLOS ARTURO BEDIA LUIS
KAREN PATRICIA PERALTA CANCHIS
CODIGO:
080231
101687
DOCENTE:
ING. CELSO PALOMINO
SEMESTRE:
2015-I
PROCEDIMIENTO
1.- RESUMEN TEORICO:
a.- NIVELES LOGICOS TTL.
TTL es la sigla en ingls de transistor-transistor logic, es decir, lgica
transistor a transistor. Es una tecnologa de construccin de circuitos
electrnicos digitales.
CARACTERISTICAS
Su tensin de alimentacin caracterstica se halla comprendida entre los
4,75V y los 8,25V (como se ve, un rango muy estrecho). Normalmente TTL
trabaja con 5V.
Los niveles lgicos vienen definidos por el rango de tensin comprendida
entre 0,0V y 0,8V para el estado L (bajo) y los 5,4V y Vcc para el estado H
(alto).
La velocidad de transmisin entre los estados lgicos es su mejor base, si
bien esta caracterstica le hace aumentar su consumo siendo su mayor
enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como
FAST, LS, S, etc y ltimamente los CMOS: HC, HCT y HCTLS. En algunos
casos puede alcanzar poco ms de los 400 MHz.
Las seales de salida TTL se degradan rpidamente si no se transmiten a
travs de circuitos adicionales de transmisin (no pueden viajar ms de 2 m
por cable sin graves prdidas).
Ventajas
La familia lgica tiene una serie de ventajas que la hacen superior a otras
en la fabricacin de circuitos integrados digitales:
mismo, uno de los dos transistores que forman el inversor CMOS bsico
se encuentra en la regin de corte en estado estacionario.
Inconvenientes
Algunos de los inconvenientes son los siguientes:
Si la tensin de entrada mnima a nivel alto de una puerta tiene como valor
VIHmn, la tensin mnima de salida a nivel alto debe ser igual o superior a
VIHmn. Pero para evitar la influencia de ruidos que afecten a la siguiente
puerta, no se permitir una tensin de salida inferior a V IHmn ms el margen
de ruido a nivel alto (VNIH):
SALID
A
0
0
1
0
1
1
1
0
1
1
1
0
74LS02 NOR DE DOS ENTRADAS
A
0
0
1
1
0
1
0
1
74LS04 NOT
A
0
1
SALID
A
1
0
SALID
A
1
0
0
0
0
0
1
1
0
1
0
1
SALID
A
0
0
0
1
0
0
1
1
0
1
0
1
SALID
A
0
1
1
1
74LS86 OR-EXCLUSIVO
A
0
0
1
1
0
1
0
1
SALID
A
0
1
1
0
Tabla de verdad
W
0
0
X
0
0
Y
0
0
Z
0
1
SALIDA
1
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
1
1
1
1
0
0
0
0
1
1
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
1
0
0
0
0
1
0
1
0
1
S= w
x+ xz + w
z
Tabla de verdad:
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S1
0
0
0
1
0
1
1
1
C1
0
1
1
0
1
0
0
1
S 1=C( A B)+ AB
(B C)
C 1= A (B C)+ A
7.- Determinar la funcin booleana de salida en el circuito
mostrado, indique la tabla de combinaciones. Verificar en el
laboratorio su funcionamiento, donde X es la entrada ms
significativa, siguiendo A, B, C, en ese orden. Determinar los
valores de S y C.
A
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
S2
0
1
1
0
1
0
0
1
0
1
1
0
1
0
0
1
C2
0
0
0
1
0
1
1
1
0
1
1
1
0
0
0
1
C)
S 2= A( B C)+ A(B
C 2=BC +(BC )( X A)
OBSERVACIONES:
-Ninguna
CONCLUSIONES: