Você está na página 1de 54

Eletrnica

Digital

1
PET - Engenharia Eltrica UFC

Maro - 2014

Responsveis

A apostila de Eletrnica Digital de responsabilidade do Programa de Educao Tutorial do


curso de Engenharia Eltrica da Universidade Federal do Cear, tendo como principais responsveis
os bolsistas:

caro Silvestre Freitas Gomes

Jos Antonio de Barros Filho

Lucas Cordeiro Herculano

Lucas Rebouas Maia

Ricardo Antnio de Oliveira Sousa Jnior

2
PET - Engenharia Eltrica UFC

Maro - 2014

SUMRIO

Introduo Eletrnica Digital..................................................................................................................... 5

O que representao digital? ......................................................................................................... 5


o

Analgica .................................................................................................................................... 5

Digital ......................................................................................................................................... 5

Vantagens e Desvantagens na utilizao digital .............................................................................. 5


o

Vantagens.................................................................................................................................... 5

Desvantagens .............................................................................................................................. 5

Sistemas de numerao ................................................................................................................... 6


o

Binrio ........................................................................................................................................ 6

Octal ............................................................................................................................................ 6

Hexadecimal ............................................................................................................................... 7

BCD (codificao binria decimal) ............................................................................................. 7

Converso ........................................................................................................................................ 7
o

Decimal-Binrio .......................................................................................................................... 7

Binrio-Decimal .......................................................................................................................... 8

Decimal-Octal ............................................................................................................................. 8

Octal- Decimal ............................................................................................................................ 8

Decimal-Hexadecimal ................................................................................................................. 8

Hexadecimal-Decimal................................................................................................................. 8

Decimal-BCD ............................................................................................................................. 9

Hexadecimal-Binrio, Binrio-Hexadecimal .............................................................................. 9

Circuitos Integrados e portas lgicas .......................................................................................................... 10

Operao OR ................................................................................................................................. 11

Operao AND .............................................................................................................................. 11

Operao NOT .............................................................................................................................. 12

Operao NOR. ............................................................................................................................ 13

Operao NAND. ......................................................................................................................... 14

Operao XOR. ............................................................................................................................ 15

Operao XNOR. ......................................................................................................................... 15

lgebra Booleana ....................................................................................................................................... 16

Operaes na lgebra booleana. .................................................................................................... 17

3
PET - Engenharia Eltrica UFC

Maro - 2014

lgebra booleana na eletrnica digital .......................................................................................... 17


o

Carry ......................................................................................................................................... 17

Borrow. ..................................................................................................................................... 17

Teoremas na lgebra booleana. ..................................................................................................... 17

Introduo ao Proteus ................................................................................................................................. 20


Operaes com portas lgicas .................................................................................................................... 27

Descrevendo circuitos digitais por meio de variveis; .................................................................. 27

Avaliando as sadas dos Circuitos Lgicos ................................................................................... 28

Teoremas Booleanos e DeMorgan em circuitos lgicos ............................................................... 28

Circuitos Lgicos Combinacionais ............................................................................................................. 31

Projetando Circuitos Lgicos combinacionais .............................................................................. 31

Simplificao Algbrica ................................................................................................................ 33

Mapa de Karnaugh (Mapa-K) ....................................................................................................... 35


o

Display de Sete Segmentos. ...................................................................................................... 38

Circuitos Lgicos Sequenciais ................................................................................................................... 44

Latchs com portas NAND e portas NOR ...................................................................................... 44

Sistemas assncronos x Sistemas sncronos ................................................................................... 46

Flip-Flop S-R com clock ............................................................................................................... 47

Flip-Flop J-K com clock ............................................................................................................... 48

Flip-Flop D com clock .................................................................................................................. 49

Entradas assncronas ..................................................................................................................... 50

Mquinas de Estado.................................................................................................................................... 51

Diagramas de estado ...................................................................................................................... 51

Projeto de Mquina de Estado ....................................................................................................... 52

4
PET - Engenharia Eltrica UFC

Maro - 2014

Introduo Eletrnica Digital

O que representao digital?

Em muitas reas do trabalho necessrio se trabalhar com quantidades. A medida dessas quantidades pode
ser guardada, graduada, manipulada aritmeticamente de alguma maneira. Basicamente se tem duas
maneiras de manipular ou representar essas quantidades a maneira analgica e a maneira digital.

o Analgica
Os valores analgicos esto relacionados aos valores contnuos. Esses valores podem variar para qualquer
valor, numa faixa de valores. Ela nunca possui valor absoluto uma posio aproximada em uma escala
contnua.
Ex: Temperatura ambiente, corrente em um indutor, relgio analgico etc.

o Digital
Os valores digitais esto relacionados valores discretos. Esses valores podem variar, de maneira fixa,
numa faixa de valores. So sempre valores absolutos, quem variam com saltos.
Ex: Relgio digital, a posio de uma chave de 10 posies, gros de areia na praia etc.
Em contra partida dos dois conceitos apresentados acima, podemos ento ter o caso rampa/escada, onde a
rampa representaria o analgico e a escada representaria o digital.

Vantagens e Desvantagens na utilizao digital


o Vantagens

Sistemas digitais so mais simples de serem projetados.


Maior facilidade em manter preciso e exatido.
Operaes podem ser programadas.
Menos afetados por rudos.
CIs (Circuitos Integrados) podem ser fabricados com mais dispositivos.

o Desvantagens

O mundo quase todo analgico;


Processar sinais digitais demanda tempo.

Logo, se for necessrio trabalhar com, qualquer que seja o digital existe uma srie de passos a seguir.

5
PET - Engenharia Eltrica UFC

Maro 2014

1.
2.
3.
4.

Converter a varivel que se deseja em sinal eltrico (analgico);


Converter a varivel analgica em varivel digital;
Realizar o processamento da informao;
Converter o sinal Digital de volta para um sinal analgico.

Sistemas de numerao

Existem infinitos sistemas de numerao diferentes com os quais se pode trabalhar. No dia a dia se est
habituado a trabalhar com o sistema decimal (base 10), mas nos estudos de eletrnica digital ser comum
se encontrar outros sistemas como: Binrio, Octal, Hexadecimal e BCD.
O polinmio geral para sistema de numerao em decimal :
(n)b = ni.bi + ni-1.bi-1 +... +n1.b + n0.b0

o Binrio
O sistema binrio utiliza dois dgitos (base 2) para representar qualquer quantidade. Assim utilizando o
algoritmo acima o nmero binrio 1101 pode ser representado da seguinte forma:
1101 = 1 . 23 + 1 . 22 + 0 . 21 + 1 . 20
1101 = 8 + 4 + 0 + 1 = 13
Note que os ndices foram especificados em notao decimal, o que possibilita a converso binria-decimal
como descrito acima.
Atravs do exemplo anterior, podemos notar que a quantidade de dgitos necessria para representar um
nmero qualquer, no sistema binrio, muito maior quando comparada ao sistema decimal.
A grande vantagem do sistema binrio reside no fato de que, possuindo apenas dois dgitos, estes so
facilmente representados por uma chave aberta e uma chave fechada ou, um rel ativado e um rel
desativado, ou, um transistor saturado e um transistor cortado; o que torna simples a implementao de
sistemas digitais mecnicos, eletromecnicos ou eletrnicos.
Obs1: Em sistemas eletrnicos, o dgito binrio (0 ou 1) chamado de BIT, enquanto que um conjunto de
8 bits denominado BYTE.
Obs2: Um conjunto de 4 bits denominado Nibble.

o Octal
O sistema octal utiliza oito dgitos (base 8) para representar qualquer quantidade. Assim utilizando o
algoritmo j citado o nmero octal 17 pode ser representado da seguinte forma:
17(O) = 1. 81 + 7. 80 = 8 + 7 = 15 (D)
Note que os ndices foram especificados em notao decimal, o que possibilita a converso octal-decimal
como descrito acima.
Atravs do exemplo anterior, podemos notar que a quantidade de dgitos necessria para representar um
nmero qualquer, no sistema octal, maior quando comparada ao sistema decimal, e menor comparada ao

6
PET - Engenharia Eltrica UFC

Maro 2014

sistema binrio. Sua vantagem na sua fcil converso com o sistema binrio e com o sistema hexadecimal,
que ser citado adiante.

o Hexadecimal
Enquanto que o sistema binrio tem dgitos a menos que o sistema decimal, o sistema hexadecimal (16
dgitos) tem dgitos a mais. Sendo esse sistema composto por 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E e F
com A = 10 e F = 15. Utilizando o algoritmo, o nmero 12B pode ser escrito, em decimal, como:
1.16 + 2.16 + B.160 = 256+32+11 = 299.
Novamente, os ndices foram especificados em notao decimal, o que possibilita a converso binriadecimal como descrito acima.
Com base no exemplo, nota-se a quantidade de dgitos necessria para representar um nmero qualquer, no
sistema hexadecimal, menor quando comparada ao sistema decimal.
As vantagens so bvias. mais fcil representar nmeros decimais ou binrios de grande ordem no sistema
hexadecimal. Por isso extremamente utilizado em aplicaes computacionais e item indispensvel para
quem estuda linguagens de programao.

o BCD (codificao binria decimal)


O cdigo BCD um cdigo informal onde cada conjunto de quatro dgitos na base 2 representa um nmero
da base 10 e utilizado em eletrnica digital da forma que um nibble representa um nmero em decimal.
Ex: 1001 1001 este nmero em binrio valeria 1*2 7 + 1*24 + 1*23 + 1*20 = 153, enquanto que em BCD
valeria 99.

Converso

Em alguns casos se torna trabalhoso, e at desconfortvel trabalhar com valores em bases das quais no
de costume o trabalho, porm algumas vezes o inverso pode facilitar o trabalho. Deste modo em seguida
ser apresentada as seguintes converses: Decimal-Binrio, Binrio-Decimal, Decimal-Octal, Octal Decimal, Decimal-Hexadecimal, Hexadecimal-Decimal, Decimal-BCD, Hexadecimal-Binrio e BinrioHexadecimal

o Decimal-Binrio
Para se converter um nmero decimal em binrio, divide-se sucessivamente o nmero decimal por 2 (base
do sistema binrio), at que o ltimo quociente seja 1. Os restos obtidos das divises e o ltimo quociente
compem um nmero binrio equivalente, lido de trs para frente, como mostra o exemplo a seguir.
Ex.:
a)

23 (D)
23/2 = 11 (1) 11/2 = 5 (1) 5/2 = 2 (1)
1
1
1

2/2 = 1 (0) 1/ 2 = 0 (1)


0
1

23 = 10111
b) 123(D)

7
PET - Engenharia Eltrica UFC

Maro 2014

123/2 = 61(1) 61/2 = 30(1) 30/2 = 15(0) 15/2=7(1) 7/2=3(1) 3/2 = 1(1) 1/ 2 =
0 (1)
1
1
0
1
1
1
1
123 = 1111011

o Binrio-Decimal
Como j mostra, a mesma se d pela soma das multiplicaes de cada termo por sua potncia de base 2
equivalente. Ex:

a)

1011(B)
= 1*2 + 0*2 + 1*21 + 1*20 = 8+0+2+1 = 11

o Decimal-Octal
Na converso de decimal para octal, feita a diviso sucessiva do nmero decimal por 8 (base do sistema
octal), at que o ltimo quociente seja menor que 8. Os restos obtidos das divises e o ltimo quociente
compem um nmero octal equivalente. A Ser lido tambm de trs para frente. Ex:
a)

100 / 8 = 12 e resto 4 , pois 100 - 12 * 8 = 100 - 96 = 4


12 / 8 = 1 e resto 4
1/8 = 0 resto 1
logo, 100 (D) = 144(O)

o Octal- Decimal
Como j mostrado, tal converso feita pela soma das multiplicaes de cada termo por sua potncia de
base 8 equivalente. Ex:
a)

245 (O)
= 2*8 + 4*81 + 5*80 = 128+32+5 = 165 (D)

o Decimal-Hexadecimal
Na converso de decimal para hexadecimal, feita a diviso sucessiva do nmero decimal por 16 (base do
sistema hexadecimal), at que o ltimo quociente seja menor que 16. Os restos obtidos das divises e o
ltimo quociente compem um nmero binrio equivalente. A Ser lido tambm de trs para frente. Ex:
b) 542 / 16 = 33 e resto 14 , pois 542 - 33 * 16 = 542 - 528 = 14
33 / 16 = 2 e resto 1
logo, 542 (D) = 2 * 16 + 1 * 16 + 14 = 21E (H)

o Hexadecimal-Decimal
Como j mostrado, tal converso feita pela soma das multiplicaes de cada termo por sua potncia de
base 16 equivalente. Ex:
b) 3B0A (H)
= 3*16 + 11*16 + 0*161 + 10*160 = 12288+2816+0+10 = 15114 (D)

8
PET - Engenharia Eltrica UFC

Maro 2014

o Decimal-BCD
Para converter um nmero de Decimal para BCD, basta que se torne cada algarismo em um nibble
corresponde ao mesmo. Ex:
a)
c)

45(D) 4 = 0100 (b) e 5 = 0101(b), logo 45(D) = 0100 0101 (BCD)


81(D) 8 = 1000(b) e 1 = 0001(b), logo 81(D) = 1000 0001 (BCD)

Obs 3.: Pode-se fazer uma analogia entre Decimal - BCD e Hexadecimal - Binrio, ambas as converses
so feitas transformando algarismo em nibbles.

o Hexadecimal-Binrio, Binrio-Hexadecimal
Na converso hexa-binrio usa-se de um simples algoritmo. Cada nmero em hexa equivale ao conjunto de
um nibble em binrio. Ex:

a)

2B = 0010 1011
2B= 2*16 + 11 = 43 (1)
0010 1011 = 1*25+2+2+1 = 32+8+2+1 = 43 (2)
Como (1) = (2) converso correta.

b) 52A = 0101 0010 1010


52A = 5*16 + 2*161 + 10.160 = 1322 (1)
= 0*211 + 1*210 + 0*29 + 1*28 + 0*27 + 0*26 + 1*25 + 0*24 + 1*23 + 0*22 + 1*21 + 0*20
+ 1024 + 0 + 256 + 0 + 0 + 32 + 0 + 8 + 0 + 2 + 0 = 1322 (2)
Como (1) = (2) converso correta.
Nota-se que a converso binria-hexa feita no sentido inverso, ou seja para cada nibble se ter um casa
de algarismo em hexa. Ex:
a) 1001 1111 = 9F
b) 1110 1101 = DC

1001 = 9 e 1111 = F
1110 = D e 1101= C

A Tabela 1 contm um resumo com as devidas transformaes de Binrio-Octal-Hexadecimal-BCDDecimal.


Binrio
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110

Octal
0
1
2
3
4
5
6
7
10
11
12
13
14
15
16

Hexadecimal
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E

BCD
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
0001 0000
0001 0001
0001 0010
0001 0011
0001 0100

Decimal
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14

9
PET - Engenharia Eltrica UFC

Maro 2014

1111

17

0001 0101

15

Tabela 1 - Converso entre Sistemas de Numerao

Circuitos Integrados e portas lgicas

Em lgica, existem somente dois resultados possveis: falso ou verdadeiro. Por ter somente 2 resultados
possveis o sistema binrio ideal para ser trabalhado com problemas que envolvam lgica. Em 1854, um
matemtico britncio chamado George Boole criou um mtodo de expressar pensamentos de forma lgica
e matemtica que ficou conhecido como lgebra Booleana. Tal matemtica baseada em variveis
binrias, que podem assumir valor 0 ou 1, e operaes prprias. Pode-se modelar um circuito eltrico
lgico por meio de lgebra booleana e de componentes eletrnicos que mantem como relao de
entrada/sada dos seus terminais uma operao booleana. Tais dispositivos so chamadas de portas lgicas.
Outra ferramenta de suma importncia no estudo de Eletrnica Digital so as Tabelas-Verdade. So tabelas
onde podemos escrever as sadas de um circuito em funo de todas as possveis entradas, como mostra a
Fig. 1.

Entradas
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

Sada
C
0
1
0
1
0
1
0
1

S
0
0
1
1
1
0
0
1

Figura 1 - Exemplo de tabela verdade.

Cada coluna se refere a uma entrada ou a uma sada. No tabela da Fig. 1 temos trs entradas: A, B e C; e
uma sada: S. Cada linha relaciona uma sada com uma combinao diferente das trs entradas. Por

10
PET - Engenharia Eltrica UFC

Maro 2014

exemplo: na primeira linha, temos S=0. Logo, quando temos as entradas A=0, B=0 e C=0 a sada S zero
tambm. Podemos ter tabelas verdades com indefinidas entradas e indefinidas sadas. Mas, ao aumentar o
nmero de variveis (entradas ou sadas), o projetista torna o circuito mais complexo.
Existem trs operaes lgicas bsicas: Or, And e Not. No entanto, outras operaes tambm so bastante
utilizadas: Nor, Nand, Xor e Xnor.

Operao OR

A operao OR (Ou) tem seguinte forma: O evento A ou o evento B (ou o evento C... ou indefinidos
eventos) so verdadeiros?
Caso alguns deles seja verdadeiros (ou os dois) a resposta ser verdadeira. A sada ser 0 apenas se todas
as entradas forem iguais a 0, ou seja, se pelo menos 1 entrada for igual a 1 a sada ser 1.
A
0
0
1
1

B
0
1
0
1

S
0
1
1
1

Figura 2 - Tabela verdade da porta OR.

A expresso do tipo: A + B = S, onde + siginifica a operao Or. L-se A ou B S. A representao


simblica e a representao em circuito esto mostradas nas Fig. 3 e 4, respectivamente:

Figura 3 - Smbolo porta OR.

Figura 4 - Circuito representativo porta OR.

Operao AND

A operao And (E) tem seguinte forma: O evento A e o evento B (e o evento C... ou indefinidos eventos)
so verdadeiros? Caso os dois sejam verdadeiros a resposta ser verdadeira. Ou seja, a sada s ser 1 se
todas as entradas forem 1, se pelo menos uma entrada for 0 a sada ser 0. Assim podemos montar a tabela
verdade da Fig. 5.

11
PET - Engenharia Eltrica UFC

Maro 2014

A
0
0
1
1

B
0
1
0
1

S
0
0
0
1

Figura 5 - Tabela verdade da porta AND.

A expresso do tipo: A . B = S, onde . siginifica a operao And. L-se A e B S. A representao


simblica e a representao em circuito esto mostradas nas Fig.6 e 7, respectivamente:

Figura 6 - Smbolo porta AND.

Figura 7 - Circuito representativo porta AND.

Operao NOT

A operao Not (No) tem seguinte forma: O evento A verdadeiro ou falso? Caso seja verdadeiro a
resposta ser falsa, caso falso, verdadeira. Seja a entrada A igual a 1 a sada S 0 e seja a entrada A igual
a 0 a sada S 1. A operao Not usada com uma nica entrada. Assim podemos montar a tabela verdade
da Fig. 8.
A
0
1

S
1
0

Figura 8 - Tabela verdade da porta NOT.

= S, onde - siginifica a operao Not. L-se A barra igual a S. A


A expresso do tipo: A
representao simblica e a representao em circuito esto mostradas nas Fig. 9 e 10, respectivamente:

Figura 9 - Smbolo porta NOT.

12
PET - Engenharia Eltrica UFC

Maro 2014

Figura 10 - Circuito representativo porta NOT.

Obs: Tambm pode-se representar por A = S.


Exemplo: Seja o sinal de sada, S, igual a A+B+C, a forma de onda da sada de acordo com as formas de
onda de A, B e C :

Figura 11 - Sinal de sada.

Operao NOR.

A operao NOR (no OR) tem seguinte forma: O evento A ou evento B so verdadeiros? Caso alguns
deles seja verdadeiros (ou os dois) a resposta ser falsa. Ou seja, se pelo menos uma entrada for igual 1 a
sada ser igual a 0. Assim podemos montar a seguinte tabela verdade.
A
0
0
1
1

B
0
1
0
1

S
1
0
0
0

Figura 12 - Tabela verdade da porta NOR.

A expresso do tipo:
A + B = S, onde - siginifica a operao Not. L-se A mais B barrados igual a
S. A representao simblica est mostradas na Fig.13

Figura 13 - Smbolo porta NOR

13
PET - Engenharia Eltrica UFC

Maro 2014

Figura 14 - Circuito representativo porta NOR.

Operao NAND.

A operao NAND (no E) tem seguinte forma: O evento A e evento B so verdadeiros? Caso os dois
sejam verdadeiros a resposta ser falsa. Ou seja, a sada s ser 0 se todas as entradas forem 1, se pelo
menos uma entrada for 0 a sada ser 1. Assim podemos montar a seguinte tabela verdade.
A
0
0
1
1

B
0
1
0
1

S
1
1
1
0

Figura 15 - Tabela verdade da porta NAND.

A expresso do tipo:
A. B = S, onde - siginifica a operao Not. L-se A multiplicado por B barrados
igual a S. A representao simblica est mostradas na Fig.13

Figura 16 - Smbolo porta NAND

Figura 17 - Circuito representativo porta NAND.

14
PET - Engenharia Eltrica UFC

Maro 2014

Operao XOR.

A operao XOR (Ou exclusivo) tem seguinte forma: O evento A ou evento B so diferentes? Caso
ambos sejam diferentes verdadeiro. Ou seja, caso a entrada A e a entrada B forem diferentes a sada S
ser igual a 1. Assim podemos montar a seguinte tabela verdade.
A
0
0
1
1

B
0
1
0
1

S
0
1
1
0

Figura 18 - Tabela verdade da porta XOR.

.B + B
.A = S, onde - siginifica a operao Not. L-se A barrado multiplicado
A expresso do tipo: A
por B ou B barrado multiplicado por A igual a S. A representao simblica est mostradas na Fig. 19 e
20.

Figura 19 - Smbolo porta XOR.

Figura 20 - Circuito representativo porta XOR.

Operao XNOR.

A operao XNOR ( No Ou exclusivo) tem seguinte forma: O evento A ou evento B so iguais? Caso
ambos sejam diferentes falso. Seja a entrada A e a entrada B diferentes a sada S ser igual a 0. Assim
podemos montar a seguinte tabela verdade.
A
0
0
1
1

B
0
1
0
1

S
1
0
0
1

Figura 21 - Tabela verdade da porta XOR.

. B + B
. A = S, onde - siginifica a operao Not. L-se A barrado multiplicado
A expresso do tipo:
A
por B ou B barrado multiplicado por A barrados igual a S. A representao simblica est mostrada nas
Fig. 22 e 23.

15
PET - Engenharia Eltrica UFC

Maro 2014

Figura 22 - Smbolo porta XOR.

Figura 23 - Circuito representativo porta XOR.

lgebra Booleana

A lgebra Booleana est relacionada a George Boole, matemtico britnico do sculo XIX que
desenvolveu seu estudo a partir de duas circunstncias: ou uma afirmativa verdadeira (1) ou falsa (0).

16
PET - Engenharia Eltrica UFC

Maro 2014

Operaes na lgebra booleana.

Basicamente, neste estudo existem trs tipos de operaes. So elas Or (ou), And (e), Not (no/inversor).
As variveis booleanas no implicam necessariamente valores em suas operaes, mas sim, estados lgicos.
A ou B B ou A A + B B + A
A e B B e A A . B B . A

NO A A A
Assim,
0+0=0

0.0 =0

No 1 = 1 = 1 = 0

1+1=1

1.1= 1

No 0 = 0 = 0 = 1

0+1=1+0=1

0.1=1.0 =0

Entende-se por 1 nvel lgico Alto, e por 0 nvel lgico Baixo.

lgebra booleana na eletrnica digital

As operaes em eletrnica digital com portas lgicas sero vista na seco 5, porm alguns conceitos
devem ser notados primeiramente, como as operaes bsicas com binrios.

o Carry
O conceito de carry parecido com o conceito de Vai um utilizado na operao de soma na matemtica
bsica. Neste caso se ter uma nova tabela de somas.
0+0 = 0
0+1 = 1
1+0 = 1
1+1 = 0 (carry +1)

Exemplo: 1001 = 9
+ 0011 = 3
1100 = 12

o Borrow.
Semelhante ao conceito de carry, apresentado anteriormente, existe o conceito de borrow que na
matemtica bsica era tido como o Empresta um utilizado na operao de subtrao.
0-0=0
1-0=1
1-1=0
0 - 1 = 1 (borrow +1)

Exemplo: 1100 = 12
- 1001 = 9
0011 = 3

Teoremas na lgebra booleana.

A lgebra booleana est repleta de condies que levam consequncias lgicas, logo ser aqui dissertado
sobre alguns teoremas conhecidos da lgebra booleana.
A Fig. 24 mostra os Teoremas 1-8 que so teoremas de uma nica varivel.

17
PET - Engenharia Eltrica UFC

Maro 2014

(1) X.0 = 0

(5) X+0 = X

(2) X.1 = 1

(6) X+1 = 1

(3) X.X = X

(7) X+X = X

(4) X.X = 0

(8) X+X = 1

Figura 24 - Teoremas de uma nica varivel.

As propriedades associativas, comutativas e distributivas se aplicam aos teoremas de Boole como mostram
os Teoremas 9-13:
(9) X+Y=Y+X

(12) X.(Y.Z) = (X.Y).Z

(10) X.Y = Y.X

(13) X.(Y+Z) = X.Y+X.Z

(11) X+(Y+Z) = (X+Y) + Z


A partir das leis associativas, comutativas e distributivas definidas podemos definir novas propriedades a
partir delas, como seguem os Teoremas 14 e 15.
(14) X+Y.X = X

PROVA:
X+Y.X= X.(1+Y)=X.1=X

(15) X+ X.Y = X+Y

PROVA:
X . (1 + Y) + X . Y = X + X . Y + X. Y =
Y . (X + X) + X = Y . 1 + X = Y + X

Alm das propriedades, existem duas das leis mais importantes de Boole que so os teoremas de DeMorgan.
Estes teoremas foram um salto para eletrnica digital, provando que as portas no e e no ou podem
representar qualquer elemento do circuito.

18
PET - Engenharia Eltrica UFC

Maro 2014

(17) + = .
(18) . = +

19
PET - Engenharia Eltrica UFC

Maro 2014

Introduo ao Proteus

O software Proteus 8 uma eficiente ferramenta computacional bastante utilizada em eletrnica digital,
pois possui vastas bibliotecas com portas lgicas e ferramentas extras para simulao. Tem interface
dinmica, muitas funes e facil de utilizar. Para acess-lo, utlize o seguinte caminho:
Menu Iniciar Todos os Programas Proteus 8 Professional
A tela inicial do Proteus a seguinte:

Figura 25 - Tela inicial do Proteus

Para criar um novo projeto, clique no menu File, na parte superior esquerda da tela, e, em seguida, New
Project.
File New Project

Figura 26 - Menu File

20
PET - Engenharia Eltrica UFC

Maro 2014

Em seguida ser aberta uma janela semelhante da Fig. 27.

Figura 27 - New Project Wizard: Start

No campo Name, ser colocado o nome do projeto, e em Path, o local de instalao. Em seguida clique em
Next. Aparecero na tela outras janelas para inserir arquivos no projeto. Como no o caso clique em Next
nas prximas janelas. Por fim, aparece uma tela com as caractersitcas do projeto e clique em Finish.

Figura 28 - New Project Wizard: Summary

21
PET - Engenharia Eltrica UFC

Maro 2014

Aparecer uma janela semelhante a da Fig. 29.

Figura 29 - Tela inicial do Proteus

Existem duas ferramentas extremamente teis no Proteus 8 Professional. A primeira o sis que usado
para desenhar circuitos eltricos em geral inclusive esquemticos de circuitos digitais. A segunda, Ares,
utilizada pra rotear placas de circuito impresso (PCB). Clique em Isis para aparecer uma rea de trabalho
onde poderemos editar nossos circuitos.

Figura 30 - Atalhos para acessar as ferramentas ISIS ou ARES do Proteus

Ser aberta uma figura semelhante a da Fig. 31. Haver uma toolbox onde pode-se utilizar todos os
componentes e dispositivos utilizados em eletrnica digital.

22
PET - Engenharia Eltrica UFC

Maro 2014

Figura 31 - Area de trabalho do Proteus

Antes de comear a simular os circuitos digitais, preciso conhecer um pouco sobre os recursos que o
programa oferece (ao lado esquerdo da rea de trabalho).
Na Fig. 32, escolhemos na opo Component Mode, seta de nmero 1 na Fig. 32, todos os componentes
que sero utilizados no projeto aps clicar em P ao lado de devices. Dessa forma possvel escolher quais
portas lgicas que sero utilizadas, como por exemplo: OR, XOR, AND, NOT, NOR, NAND, etc. Vale
ressaltar que nessa opo possvel adicionar outros componentes como resistores, LEDs, indutores,
capacitores, microprocessadores, alm de outros dispositivos analgicos e digitais.
Aps apertar na opo Component Mode, aperta-se na opo Pick Devices, cone P indicado pela seta de
nmero 2 na Fig. 32, e abrir a tela dos dispositivos. Aps esse passo, basta digitar no espao Keyword,
seta de nmero 3 na Fig. 32, o nome do dispositivo ou da porta lgica que se deseja utilizar, como por
exemplo: AND_2. O dispositivo selecionado aparecer na lista dos dispositivos e poder ser utilizado a
qualquer momento, bastando clicar duas vezes sobre o nome dele que aparecer.

23
PET - Engenharia Eltrica UFC

Maro 2014

Figura 32 - Tela Pick Devices

Em eletrnica digital preciso definir tambm as entradas e sadas do circuito lgico, neste caso o Proteus
possui ferramentas para colocar entradas que variam de acordo com a frequncia configurada ou entradas
que permanecem fixas em 0 ou 1. Para definir entradas fixas atravs do espao Keyword, seta de nmero
3 na Fig. 32, necessrio digitar logictoogle ou logicstate e colocar no circuito. J a sada preciso digitar
logicprobe (big). Na Fig. 33 tem-se o esquemtico do componente.

Figura 33 - Logictoggle e logicprobe (big)

Para colocar uma entrada varivel de acordo com a frequncia, basta apertar em Generation Mode, indicada
pela seta na Fig. 34, e selecionar a opo DCLOCK.

24
PET - Engenharia Eltrica UFC

Maro 2014

Figura 34 - Colocando o DCLOCK

Dessa forma, ao ligar o dispositivo como entrada no circuito, pode-se alterar a frequncia apertando duas
vezes sobre ele e modificando o valor no espao Frequency, Fig. 35.

Figura 35 - Alterando a frequncia do DCLOCK

25
PET - Engenharia Eltrica UFC

Maro 2014

Para dar incio simulao necessrio realizar as ligaes entre os componentes, com a ferramenta 2D
Graphic Line Mode >> Component, Fig. 36.

Figura 36 - Interligando os componentes

Agora, com todos os componentes interligados, no caso de eletrnica digital as portas lgicas, possvel
realizar a simulao apertando no smbolo play, Fig. 37.

26
PET - Engenharia Eltrica UFC

Maro 2014

Figura 37 - Simulando no Proteus.

Operaes com portas lgicas

Em lgica, existem apenas dois estados para uma entrada ou sada: verdadeiro ou falso. Por meio desse
conceito, possvel criar circuitos que resultam em operaes lgicas, inteligentes e coerentes. Escrever
essas operaes pode se tornar cansativo, por isso, existe a preferncia por descrever as variveis por letras
(A, B, x, y,...) e aplicar tcnicas de simplificao ao circuito.
importante o estudo da anlise da sequncia de operaes com portas lgicas para se ter uma real ideia
da operao do circuito como todo. Esse estudo no simples e requer uma srie de exerccios para se fixar
bem o estudo.

Descrevendo circuitos digitais por meio de variveis;

Qualquer circuito, independente da complexidade, como j foi explicado anteriormente, pode ser descritos
a partir das trs operaes booleanas bsicas: OR, AND, NOT. Nesta parte desse material feito a descrio
de circuitos lgicos a partir dessas operaes.

Figura 38 - Anlise da sequncia de portas lgicas

27
PET - Engenharia Eltrica UFC

Maro 2014

Figura 39 - Outro exemplo de equacionamento de circuito por meio de variveis

Avaliando as sadas dos Circuitos Lgicos

A partir da expresso booleana para a sada de um circuito, podemos realizar a anlise da sada para todo o
conjunto de nveis lgicos de entrada. Esse estudo descrito em uma tabela-verdade, a qual a partir das
variveis de entrada, tem-se a sada do circuito. Para facilitar esse esboo, tem que ser seguidas as seguintes
regras:
1.
2.
3.
4.

Realizar as operaes NOT;


Realizar as operaes dentro dos parnteses;
Realizar as operaes AND antes das operaes OR;
Se uma expresso possuir uma barra sobre, realize a operao descrita pela expresso, em
seguida, inverta o sinal.

Como exemplo, a tabela-verdade da Fig. 38 construda:


A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

S
1
0
1
0
0
0
0
0

+ )(
Fig. 40 - Tabela Verdade do circuito (
+ )

Simulando o circuito no Proteus, aparece o grfico da Fig. 41, o qual ratifica os valores encontrados na Fig.
40.

Figura 41 - Tabela-verdade com a simulao no Proteus.

Teoremas Booleanos e DeMorgan em circuitos lgicos

Para que sejam otimizados, alguns circuitos podem ser reduzidos a fim de simplifica-lo e, assim, diminuir
interferncias e rudos. Para isso, existem os teoremas booleanos j explicados anteriormente.
Exemplo:
i. Simplifique a expresso do circuito da Fig. 42:

28
PET - Engenharia Eltrica UFC

Maro 2014

Fig. 42 - Circuito de Exemplo i

+ AB
C
C + ABC:
z = AB
+ AB
C
C + ABC
= AB
+ C) + ABC
(C
= AB
(1) + ABC
= AB
+ BC)
= A(B
+ )
z = (

Fig. 43 - Circuito simplificado do Exemplo i

29
PET - Engenharia Eltrica UFC

Maro 2014

ii. Simplifique a expresso do circuito da Fig. 44:

Fig. 44 - Circuito de Exemplo ii

+ B)(A + B + D)D
:
z = (A
+ B)(A + B + D)D

= (A
AD
BD
DD
+A
+ A
+ BAD
+ BBD
+ BDD

=A
AD
BD
DD
+A
+ A
+ BAD
+ BBD
+ BDD

=A
BD
+ BAD
+ BD

=A
+ A + 1)
(A
= BD

z =

Fig. 45 - Circuito simplificado do Exemplo ii

30
PET - Engenharia Eltrica UFC

Maro 2014

Circuitos Lgicos Combinacionais

O estudo da lgebra booleana e das portas lgicas do espao criao e implementao de


circuitos eltricos cada vez mais complexos e com crescente capacidade de tomar decises lgicas. A
Anlise de circuitos dividiu os projetos em dois grandes blocos. Circuitos Combinacionais e Circuitos
Sequenciais. Basicamente circuitos combinacionais dependem somente das variveis de entrada e circuitos
sequenciais dependem tambm da sada anterior. Circuitos sequenciais so o objeto de estudo do prximo
captulo.
O circuitos combinacionais so, em geral, mais bsicos. Dependem somente da combinao feita
com as variveis de entrada de tal forma que pode-se entender perfeitamente seu funcionamento com o so
de uma tabela verdade simples de entrada versus sadas. Ao se mudar uma entrada, a sada altera seu estado
imediatamente e a sada anterior perdida, ou seja, o projeto no tem um local onde se pode salvar
informao, no tem memria. A Fig. 46 mostra o tpico exemplo de um circuito combinacional.

Figura 46 - Exemplo de circuito lgico no Proteus.

Projetando Circuitos Lgicos combinacionais

Com o design de um circuito em mos, pode-se facilmente definir as sadas em funo de todas as entradas
e a partir desses dados coletados montar a tabela verdade do circuito. No entanto, um projeto real de
engenharia cria a situao contrria: determinado problema existe e o engenheiro solicitado para criar um
projeto que resolva o problema. Ele ter de ver o problema, interpret-lo, imaginar uma possvel soluo,
criar um projeto e , por fim, implement-lo. Na interpretao do problema era ir modelar a situao em
variveis de entrada e, em funo da ondem em que essas variavis so dispostas , e possveis sadas: um
problema lgico! Primeiramente,os mtodos de simplifcao e projeto de um circuito lgico requerem que
as expresses estejam em forma padronizada, as quais podem ser Soma-de-Produtos ou Produto-de-Somas.
Vamos definir primeiramente Soma-de-Produtos:
Exemplos:

31
PET - Engenharia Eltrica UFC

Maro 2014

A. C + C
. C
+ C

A+ A

A + C. D + E + E. G. K + H. L

Podemos observar que cada uma dessas expresses consiste em uma ou mais variveis unidas por operaes
AND e conectadas entre si por meio de portas lgicas OR, as quais realizam a soma entre os termos
agrupados. Vale lembrar que esses termos podem ser complementados (barrados) ou no complementados.
Agora podemos definir Produto-de-Somas:

+ C). (A + C)
(A + B
). (C + E)F
(A + B
(A). (B + C)

Essa forma bem menos utilizada para simplificao de expresses algbricas, visto que outra tcnica que
ser vista mais a frente, chamada Mapa-K, fornece diretamente a expresso completa em Soma-deProdutos. Esse Produto-de-Somas consiste em dois ou mais termos OR conectados por operaes lgicas
AND. Vale ressaltar que o Produto-de-Somas consiste nas mesmas operaes lgicas (OR e AND) que na
Soma-de-Produtos, porm, a ordem que as operaes so realizadas invertida. No Produto-de-Somas
realizado primeiramente operaes AND e depois OR, contudo, na Soma-de-Produtos realizada
primeiramente operaes OR e logo depois operaes AND.
De posse de uma tabela verdade, podemos agora, por meio dos Produtos-de-Soma ou da Soma-de-Produtos,
obter a expresso lgica do circuito. Por exemplo:
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

S
0
0
1
1
0
1
0
1

Figura 47 - Tabela verdade

Para a Fig. 47, podemos expressar a expresso lgica das duas maneiras citadas anteriormente. Se
observamos as sadas 1, poderemos associar as entradas como soma-de-produtos, porm se quisermos
utilizar as sadas barradas utilizaremos produto-de-somas. Assim, observando as sadas 1, teremos:
BC + A
BC + AB
C + ABC
= A

Soma de Produtos (Mais utilizada)

ou podemos escrever observando as sadas nulas, tendo o cuidado que o barrado agora igual a 1.
)(A
+ B + C)(A
+ B
+ C)
S = (A + B + C)(A + B + C

Produto-de-Soma

Agora, que j sabemos obter a expresso de uma tabela verdade, podemos estudar mais profundamente os
mtodos de simplificao como a Algbrica e o Mapa-K.

32
PET - Engenharia Eltrica UFC

Maro 2014

Simplificao Algbrica

Devemos utilizar os teoremas da lgebra booleana para simplificar as expresses lgicas. Existem casos
que a dificuldade de simplificao grande, porm basta praticar bastante e adquirir mais experincia para
resolver esses tipos de problemas tranquilamente.
aconselhvel seguir dois passos:
1.
2.

Realiza-se operaes de algebra booleana simples para transformar as expresses de produto-desoma em soma-de-produtos, pode-se aplicar tambm DeMorgan para simplificar ainda mais.
Quando estiver na forma de soma-de-produtos, ou se ela j estiver, verifica-se se os termos
possuem fatores em comum. Dessa forma, com algumas manipulaes algbricas, por em
evidncia alguma varivel ou somar a zero, possvel simplificar a expresso.

Agora que foi vista a teoria de simplificao das expresses, analisaremos primeiramente as expresses
advindas da tabela verdade.
Simplificando a expresso da tabela verdade da seguinte forma:
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

S
1
0
1
0
1
0
1
0

Figura 48 - Tabela verdade do circuito exemplo

Pela Tabela-Verdade da Fig. 48, teremos a seguinte soma de produtos:


B
+A
BC
+ AB
+ ABC

C
C
S=A

(A
)
S = BC. + A + BC . (A + A)
+ BC

C
S=B
(B + B
)
S=C

S=C
Observe o exemplo da Fig. 49 a qual contm o circuito original e o circuito simplificado na Fig. 50 aps a
utilizao do mtodo de simplificao algbrica.

33
PET - Engenharia Eltrica UFC

Maro 2014

A'

NOT

A'B'C'

AND_3

A'BC'

B'

A'B'C' + A'BC' + AB'C' + ABC'

?
AND_3
OR_4

0
NOT

AB'C'

C
AND_3

0
C'

ABC'

NOT
AND_3

Figura 49 - Circuito lgico referente a tabela

C'

1
NOT

Figura 50 - Circuito lgico simplificado

34
PET - Engenharia Eltrica UFC

Maro 2014

Mapa de Karnaugh (Mapa-K)

Agora que j sabemos como realizar a simplificao algbrica de maneira correta, podemos conhecer
outro mtodo mais autnomo que simplifica graficamente a expresso do circuito em soma-de-produtos a
partir da tabela verdade. Essa tcnica abordada agora conhecida como Mapa de Karnaugh.
O Mapa-K , basicamenete, um mtodo grafico utilizado para simplificar uma expresso lgica ou para
converter uma tabela-verdade no seu circuito lgico correspondente mais simplificado na forma de soma
de produtos com algoritmos preestabelicidos de fcil aplicao. Nesta apostila ser visto Mapa-K com at
4 variveis, pois o estudo de mais de quatro variveis no mapa bem mais complexo, fugindo ao escopo
desse curso. O mapa mostra a relao entre entradas e sadas desejada. Alguns fatos sobre o mapa devem
ser notados:

O Mapa-K ter 2n espaos a serem preenchidos, onde n o nmero de entradas. A tabela-verdade


fornece valor da sada X para as combinaes de entradas, por outro lado no Mapa-K cada linha
da tabela corresponde a um espao (quadrado) a ser preenchido.
Os espaos (quadrados) so nomeados de forma que os quadrados adjacentes horizontalmente ou
verticamente, diferem em apenas uma varivel (Por exemplo: 00, 01, 11, 10 em cdigo gray.
Traduzindo para as entradas teremos: , , , ). Vale ressaltar tambm que 00 adjancente
a 10 pois diferem em apenas uma varivel, no mapa ser confuso visualizar esse fato incialmente,
mas aps algumas vizualizaes ficar mais intuitivo.
A sada da expresso ser dada pela simplificao dos agrupamentos de nmeros 1s. Aps realizar
cada agrupamento, necessrio realizar uma operao OR entre eles para ter a sada final.

Temos os seguintes exemplos de Mapa-K:


Mapa-K Duas Variveis.
Tabela Verdade:
A
0
0
1
1

B
0
1
0
1

X
1
0
0
0

Expresso Lgica:
=

Mapa de Karnaugh:

A
A

1
0

0
0

Mapa-K Trs Variveis.

35
PET - Engenharia Eltrica UFC

Maro 2014

Tabela Verdade:
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

Expresso Lgica:

C
0
1
0
1
0
1
0
1

Mapa de Karnaugh:

= + + +

X
1
0
0
1
1
0
0
1

1
0
0
1

AB
A

0
1
1
0

Mapa-K Quatro Variveis.


Tabela Verdade:
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

Expresso Lgica:

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

X
1
1
0
0
0
1
0
1
1
1
0
0
1
1
1
1

Mapa de Karnaugh:

+
+
=

+
+ +

+ + +
+

AB
A


1
0
1
1

C
0
1
1
0

CD
0
1
1
0

C
1
0
1
1

Agora que j sabe-se como montar o Mapa-K, poderemos simplificar agora as expresses de sada com os
agrupamentos de um par, um quarteto ou um octeto de 1s.

Agrupando um par:
Expresso Lgica:

Mapa de Karnaugh:

= +
= ( + )
=
(Observamos que uma dupla,
retira uma varivel da expresso)

AB
A

1
0
0
0

1
0
0
0

36
PET - Engenharia Eltrica UFC

Maro 2014

Agrupando um quarteto:
Expresso Lgica:

Mapa de Karnaugh:

= + +
+
= ( + ) + ( + )
= + =
(Um quarteto elimina duas
variveis)

1
1
1
1

AB
A

0
0
0
0

Agrupando um octeto:
Expresso Lgica:

Mapa de Karnaugh:

=
(Um octeto elimina trs variveis)

AB
A


1
1
1
1

C
0
0
0
0

CD
0
0
0
0

C
1
1
1
1

Podemos concluir que quando uma varivel aparece nas formas complementadas e no complementada em
um agrupamento, essa varivel eliminada, j as variveis que no se alteram para todos os agrupamentos
permanecem na expresso final. Um simples passo-a-passo pode facilitar a simplificao de um Mapa-K:
1.
2.
3.
4.
5.
6.
7.

Construa o Mapa-K com os respectivos 1s.


Agrupe primeiramente os 1s que no possuem outros 1s adjacentes, ou seja, so os 1s isolados.
Procure os 1s que so adjacentes a somente outros 1s e agrupe todos os pares que o contenham
Agrupe agora os octetos mesmo que contenha algum 1 j agrupado anteriormente.
Agrupe os quartetos, que contenha um ou mais 1s que ainda no tenha sido agrupado.
Agrupa agora os pares para incluir os outros 1s que no foram agrupados.
Some agora na forma OR, de soma de produtos.

OBS1: A todo o momento foi utilizada a palavra adjacentes, pois como dito anteriormente 00 e 10 so
adjacentes, mas no vizinhos no Mapa-K
OBS2: Certifique-se de utilizar o menor nmero de agrupamentos.

Agora, iremos colocar alguns exemplos resolvidos para melhor entendimento:


Exemplo 1:
Tabela Verdade:
A
0
0
0

B
0
0
1

C
0
1
0

Mapa -K:

Expresso Simplificada:
X = +

X
1
1
1

37
PET - Engenharia Eltrica UFC

Maro 2014

0
1
1
1
1

1
0
0
1
1

1
0
1
0
1

1
1
1
0
0

Existem tambm as condies de dont care que ocorre quando existem certas condies de entrada para
as quais no existem nveis de sada especificada, normalmente essas condies nunca ocorrero. Para
estas condies a sada no nem 0 nem 1, marcada por um x que indica dont care. Como no h
uma sada especificada, livre a escolha para fazer a sada ser zero ou um de forma mais conveniente para
obtermos a expresso mais simples, logo, basta manipular esse x para obter o melhor agrupamento no
Mapa-K. Por exemplo:
Tabela Verdade:
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

Mapa -K:
C
0
1
0
1
0
1
0
1

Expresso Simplificada:
X = +

X
x
X
0
1
1
1
0
0

o Display de Sete Segmentos.


Uma aplicao bastante didtica de Eletrnica Digital o Display de Sete Segmentos. Um display de sete
segmentos composto de sete elementos que podem ser ligados ou desligados individualmente. Para formar
cada nmero (ou letras do alfabeto no caso de nmeros Hexadecimal), devem ser ligados os elementos
necessrios para que, quando acessos, formem o nmero (ou a letra) em questo. Abaixo so indicados
quais elementos devem ser acessados para formar cada nmero.
Nmero
0 (zero)
1 (um)
2 (dois)
3 (trs)
4 (quatro)
5 (cinco)
6 (seis)
7 (sete)
8 (oito)
9 (nove)

a, b, c, d, e
b, c
a, b, d, e, g
a, b, c, d, g
b, c, f, g
a, c, d, f, g
a, c, d, e, f, g
a, b, c
a, b, c, d, e, f, g
a, b, c, f, g
Figura 51 - circuito interno de um display de 7 segmentos

Existem duas configuraes para os displays de sete segmentos: nodo Comum e Catodo Comum.

38
PET - Engenharia Eltrica UFC

Maro 2014

Anodo Comum: Os leds do display esto ligados ao VCC (5V) logo, para acender cada led,
necessrio aplicar uma entrada em nvel baixo (zero) no pino correspondente ao led que dever
ser acendido.
Catodo Comum: Os leds do display esto ligados ao GND (0V) logo, para acender cada led,
necessrio aplicar uma entrada em nvel alto (um) no pino correspondente ao led que dever ser
acendido.

Em alguns casos, necessrio utilizar Resistores de Pull-Up ou Pull-Down para evitar a flutuao dos pinos
e garantir a entrada no nvel lgico desejado. Os resistores de Pull-Up vo do pino do condutor a um VCC
(+5V) garantindo que se esta entrada for desconectada, ela estar sempre em nvel lgico alto. J os
resistores de Pull-Down vo do pino do condutor a um GND (0V) garantindo que se esta entrada for
desconectada, ela estar sempre em nvel lgico baixo. Os Pull-Down podem ser utilizados por exemplo
em CIs da famlia CMOS, os quais possuem entradas controlados por tenso. Os pinos no podem flutuar,
sendo necessrio colocar um resistor de pull-down nos mesmos. Atualmente, o display mais comercializado
o do tipo nodo comum.

Ctodo Comum

nodo Comum

Figura 48 - circuito interno de um display de 7 segmentos

Agora que j foi visto todas as caractersticas dos Mapas-K possvel facilmente projetar e montar um
display de sete segmentos. Primeiramente, considerando somente as entradas X0 e X1 de um conversor
BCD para 7 segmentos, e mostrar os valores 0, 1, 2 e 3 (pois somente esses valores so possveis com 2
bits) de BCD para 7 segmentos. Deve-se montar a tabela-verdade levando em considerao qual posio
no display ns queremos que acenda e colocaremos um 1 onde for acender na tabela (pois o display catodo
comum). Assim para a montagem do Mapa-K as entradas sero X1 e X0 e as sadas cada letra do display
individualmente.
Teremos a tabela formada:
BCD
0
1
2
3

X1
0
0
1
1

X0
0
1
0
1

a
1
0
1
1

b
1
1
1
1

c
1
1
0
1

d
1
0
1
1

e
1
0
1
0

f
1
0
0
0

g
0
0
1
1

39
PET - Engenharia Eltrica UFC

Maro 2014

E os seguintes Mapas-K formados:

A = 1 + 0

1
1

0
1
1

0
0
1

E = 0

1
1

0
1
1

+ 0
C = 1

B=1

1
1

0
1
1

0
1
1

1
1

. 0

F = 1
0
0
0

1
1

0
1
0

0
1
0

D = 1 + 0

0
1
1

1
1

0
1
1

0
0
1

G = 1
0
0
0

1
1

0
0
1

0
0
1

Figura 49 - Display de Sete Segmentos BCD (0-3)

A seguir, ser feito o mapa de um circuito que converta todos os possveis valores de BCD (ou seja, de 0 a
9) para um display de 7 segmentos. Segue o mapa de Karnaugh das entradas de A a G, porm as condies
X de dont care foram utilizadas (pois com 4 bits podemos ir alm de 9) para se obter o menor nmero
de soma de produtos possveis.

1. X0 X1. X0
0
1
1
1
X3. X2
X
X

1
X
X3. 2
. 0

A = X3 + X1 + X2.X0 + 2

X1.
0

. 0
1
. X0 X1. X0
1
1
1
1
1
0
1
X3. X2
X
X
X
1
1
X
X3.
2
B = X3 +
2 + X1.X0 +
1.
0

X1. 0

3.
2
. X2
3

1.
0
1
0
X
1

. 2

3. X2

. 2

1.
0
1

1. X0
1

1
1
X
X

1
0
X
X

X1. X0

X1.
0

1.
0
1
0
1
1

1. X0
0
1
1
1

X1. X0

X1.
0

1
1
1
1

1
1
1
1

. X0
1
1
0
1
1

X1. X0

X1. 0

X3. X2
X3.
2

. 0

1
1
1
1
1

1
1
1
1

1
0
1
1

. 2

1.
0
1

1. X0
1

X1. X0

X1.
0

3.
2
. X2
3

X3. X2

X3. 2

. 2

3. X2

40
PET - Engenharia Eltrica UFC

Maro 2014


3. X2

1
1
X3. X2
X
X
1
1
X3.
2
+ X0
C = X3 + X2 + 1

1
X
X

1
X
X

X3. X2
X3.
2

. 0
1
. X0 X1. X0 X1. 0

1
1
0
1
1
0
1
0
1

X3. X2
X
X
X
X

1
1
X
X
X3. 2

D = X3 + 2. X1 + X1. 0 + X2. 1.X0 + 2.


0
. 2

3
. X2
3

1.
0
1. X0
1
0
0
0
X3. X2
X
X

1
0
X3. 2
. 0
+ X1. 0

E = 2

3.
2

3. X2

X1. X0

X1.
0

0
0
X
X

1
1
X
X

. 0
1
. X0 X1. X0
1
1
0
0
1
1
0
X3. X2
X
X
X
1
1
X
X3.
2
F = X3 + X2.
1 + X2.
0 +
1.
0

X1. 0

1.
0
1. X0 X1. X0
0
0
1
1
1
0
X3. X2
X
X
X

1
1
X
X3. 2
+ 2
. X1 + X1. 0

G = X3 + X2. 1

X1.
0

. 2

3
. X2
3

3.
2

3. X2

0
1
X
X

1
1
X
X

3. X2

. 2

3
. X2
3

X3. X2

X3. 2

3.
2

3. X2

X3. X2

X3. 2

. 2

3
. X2
3

X3. X2
X3.
2

3.
2

3. X2

X3. X2

X3. 2

1
1
1

1
1
1

1
1
1

1
1
1

. 0

1
1
0
1
1

. X0
1
0
1
1
1

X1. X0

X1. 0

1
0
1
1

1
1
1
1

1.
0
1
0
0
1

1. X0
0
0
0
0

X1. X0

X1.
0

0
0
0
0

1
1
1
1

. 0

1
1
1
1
1

. X0
1
0
1
1
1

X1. X0

X1. 0

0
0
1
1

0
1
1
1

1.
0
0
1
1
1

1. X0
0
1
1
1

X1. X0

X1.
0

1
0
1
1

1
1
1
1

41
PET - Engenharia Eltrica UFC

Maro 2014

Circuito Display de Sete Segmentos BCD 0-9 (PROTEUS):


X3

X2

X1

X0

Figura 50 - Esquemtico do Proteus

42
PET - Engenharia Eltrica UFC

Maro 2014

Figura 51 - Grfico da Simulao (Proteus)

Projetar um simples display de sete segmentos BCD 0-9 exige bastante trabalho e esforo, porm existem
outros CIs que foram feitos para facilitar esta aplicao, como por exemplo, os circuitos integrados 7447
e 7448 que so decodificadores para display de sete segmentos. Esses CIs recebem um cdigo BCD e
decodificam para o display de 7 segmentos, ou seja, eles j realizam todo o trabalho por meio de um circuito
lgico prprio interno de transformar as entradas BCD para o display de sete segmentos. Dessa forma ele
decodifica 4 entradas em 7 sadas.
Os dois CIs se diferenciam pelo fato do CI 7447 ser nodo comum, enquanto que o CI 7448 do tipo
ctodo comum.

43
PET - Engenharia Eltrica UFC

Maro 2014

Circuitos Lgicos Sequenciais

Agora estudaremos uma nova categoria de circuitos lgicos. So os circuitos lgicos sequenciais. Eles
diferem dos circuitos lgicos combinacionais pelo fato de terem memria, ou seja, a sada do sistema
depende no s do estado atual da entrada, mas de estados anteriores. O principal elemento de memria
utilizado o Flip-Flop. Ele constitudo por portas lgicas que, sozinhas, no tm capacidade de
armazenamento, mas conectadas entre si transformam o circuito num sistema com memria.
Esse conjunto de portas lgicas que formam o Flip-Flop pode ser representado pela Fig. 52:

Figura 52 - Representao de um Flip-Flop genrico

As entradas de um Flip-Flop servem para controlar os estados de sada. Porm, as entradas precisam ser
alteradas apenas momentaneamente para que as sadas mudem e permaneam no novo estado. O que mostra
a propriedade de memria desse dispositivo.

Latchs com portas NAND e portas NOR

O primeiro exemplo de Flip-Flop que mostraremos chamado latch, e formado apenas por portas NAND,
, como mostrado na Fig. 53:
com duas entradas e as sadas Q e Q

44
PET - Engenharia Eltrica UFC

Maro 2014

Figura 53 - Representao de um latch com portas NAND

Analisemos agora as quatro possibilidades de combinao de entradas SET e CLEAR (RESET). Para SET =
RESET = 1, vemos que tanto podemos ter Q=0 como Q=1. Esse chamado estado de repouso do latch.
Com um pulso negativo na entrada SET, temos a combinao 01 para a entrada. Com isso, fazemos com
que Q=1, setando o latch, independente de como estava a sada anteriormente. Ao retornarmos para a
combinao 11 na entrada, com o fim do pulso, a sada no se altera.

Figura 54 - Setando o latch

Com um pulso negativo na entrada RESET, temos a combinao 10 na entrada, o que faz com que Q=0,
resetando o latch, no dependendo da entrada anterior. A sada permanece a mesma quando o pulso acaba
e a entrada retorna para 11.

Figura 55 - Resetando o latch

= 1, o que contradiz a
A combinao 00 na entrada considerada indesejada, pois faz com que Q = Q
caracterstica do Flip-Flop de ter sadas complementares. Essa combinao, portanto, no utilizada.
Encontramos um resumo da discusso acima na tabela verdade da Fig. 56:
Set
1
0
1
0

Reset / Clear
1
1
0
0

Sada
No muda
Q=1
Q=0
Invlida*

45
PET - Engenharia Eltrica UFC

Maro 2014

=1
* Produz Q = Q
Figura 56 - Tabela-verdade do latch com portas NAND

Outro tipo de latch pode ser formado com duas portas NOR, com a mesma estrutura do latch com portas
NAND. Na Fig. 57 mostrado o circuito e a tabela-verdade que o representa, a qual pode ser verificada
pelo leitor como exerccio:

Set
0
1
0
1

Reset / Clear
Sada
0
No muda
0
Q=1
1
Q=0
1
Invlida*
=0
* Produz Q = Q

Figura 57 - Latch com portas NOR e tabela-verdade

Podemos observar que as entradas do latch com portas NAND so ativas em nvel baixo e as do latch com
portas NOR so ativas em nvel alto. Nas Fig. 58 e 59, as representaes dos dois latchs com destaque para
as entradas:

Figura 58 - Representao de latch com portas NAND

Figura 59 - Representao de latch com portas NOR

Sistemas assncronos x Sistemas sncronos

Podemos dizer que os latchs so caracterizados por serem Flip-Flops assncronos, mas o que significa esse
conceito? Significa que a sada desses circuitos lgicos pode ser alterada a qualquer momento em que uma
ou mais entradas mudem de estado.
A grande maioria dos Flip-Flops caracterizada pela sincronicidade, ou seja, a sada s muda em momentos
exatos, definidos por um sinal externo chamado sinal de clock. Sistemas sncronos so muito mais fceis
de projetar e analisar.
Circuitos Lgicos Sequenciais Sncronos tm como base os Flip-Flops com clock. Estes dispositivos tem
uma entrada denominada CLK, CK ou CP, e geralmente ela disparada por borda (o que representado
por um tringulo na entrada). Na Fig. 60 temos um Flip-Flop com clock ativado por borda de subida e outro
ativado por borda de descida:

46
PET - Engenharia Eltrica UFC

Maro 2014

Figura 60 - Representao de Flip-Flops sncronos

Podemos perceber que ambos tm uma ou mais entradas de controle, as quais variam em nmero e funo
dependendo do tipo de Flip-Flop que utilizarmos. No entanto, as entradas de controle s tero efeito na
sada numa transio ativa do clock (borda de subida ou descida dependendo do tipo), ou seja, as entradas
deixam as sadas do FF (Flip-Flop) prontas para mudarem de estado, mas elas s mudaro na transio
ativa.

Flip-Flop S-R com clock

O primeiro tipo de Flip-Flop sncrono que estudaremos uma extenso da definio de latch, com a
diferena de ser sncrono. Na Fig. 61 esto a tabela-verdade e a representao grfica de um FF S-R com
clock, entradas ativas em nvel alto e disparado por borda de subida:
S
0
1
0
1

Entradas
R
CLK
0

Sada
Q
QO (No muda)
1
0
Ambguo

Q0 o nvel de sada anterior a de CLK.


de CLK no produz mudana em Q.
Figuras 61 - Flip-Flop S-R e sua tabela-verdade

A seta para cima na tabela indica a necessidade da borda de subida do cliock para que a sada mude. Q0
representa o estado em que o Flip-Flop estava antes da transio ativa do clock.
Para entender melhor como funciona um FF sncrono, observe o exemplo abaixo de formas de onda de
entrada e sada de um FF S-R com clock:

47
PET - Engenharia Eltrica UFC

Maro 2014

Figura 62 - Formas de onda de entrada e sada de um FF S-R com clock

Flip-Flop J-K com clock

Com o objetivo de dar uma funo para a combinao de entrada 11 no FF S-R, foi criado o FF J-K. Como
podemos observar na tabela-verdade abaixo, a combinao que antes era indesejada agora tem a funo de
inverter o estado do FF. Ou seja, se Q0 o estado do FF antes da transio ativa do clock e as duas entradas
so ativadas, a nova sada ser o inverso, Q0. A Fig. 63 mostra a tabela-verdade e a representao desse
novo tipo de FF.

J
0
1
0
1

K
0
0
1
1

CLK

Q
QO (No muda)
1
0
o (Comuta)
Q

Figura 63 - Flip-Flop J-K e sua tabela-verdade

Apresentamos aqui tambm um exemplo de forma a ilustrar o funcionamento do FF J-K com clock:

48
PET - Engenharia Eltrica UFC

Maro 2014

Figura 64 - Formas de onda de entrada e sada de um FF J-K com clock

Flip-Flop D com clock

O terceiro tipo de FF que apresentaremos aqui tem apenas uma entrada, e o dispositivo funciona como um
armazenador de dados. A representao e a tabela-verdade so bem simples:

D
0
1

CLK

Q
0
1

Figura 65 - Flip-Flop D e sua tabela verdade

O FF tipo D armazena a informao que est na entrada no instante em que ocorre a transio ativa do
clock, modificando a sada Q de forma que Q = D. Tendo uma forma de onda de entrada assncrona,
podemos usar o Flip-Flop D para sincronizar a entrada com o sinal de clock, como no exemplo abaixo:

49
PET - Engenharia Eltrica UFC

Maro 2014

Figura 66 - Formas de onda de entrada e sada de um FF D com clock

Entradas assncronas

Mesmo que o funcionamento sncrono dos FFs estudados at agora facilitem o projeto e a anlise dos
dispositivos, surge a necessidade de entradas que sejam independentes do sinal de clock. Essas entradas so
chamadas de entradas de sobreposio, pois anulam o efeito das entradas de controle quando necessrio.
Temos a representao dessas entradas num FF J-K, assim como a tabela-verdade, na figura abaixo:

1
0
1
0

Resposta do FF

Operao com clock*


1
Q = 1 (Independente do CLK)
1
Q = 0 (Independente do CLK)
0
No usada
0
*Q responder a JK e CLK

Figura 67 - entradas assncronas e tabela-verdade

Vemos que, para as combinaes 01 e 10, a operao do FF independe do clock e das entradas sncronas
ou de controle. Para a combinao 11 o FF opera de acordo com o clock e as entradas de controle, seguindo
as tabelas-verdade mostradas anteriormente. A combinao 00 no utilizada.
Como exemplo de aplicao dessas entradas, podemos ter um circuito lgico sequencial formado por vrios
FFs J-K cujas entradas CLEAR estejam todas conectadas. Como ser visto mais a frente, podemos projetar
contadores com circuitos desse tipo, como um contador de 0 a 3. Ao acabar a contagem, podemos mandar
um pulso negativo na entrada CLEAR de todos os FFs e recomear a contagem do zero.

50
PET - Engenharia Eltrica UFC

Maro 2014

Mquinas de Estado

O Flip-Flop pode ser utilizado de maneira a criar dispositivos mais robustos com capacidades de guardar
informaes, dividir frequncias, entre outras aplicaes. Esses dispositivos so chamados de Mquinas de
Estados Finitos ou somente de Mquinas de Estado.
Existem basicamente dois tipos de mquinas de Estado: As Mquinas de Moore e as Mquinas de Mealy.
A diferena entre as duas est nas entradas do circuito. Uma mquina de Moore depende somente do estado
atual enquanto que uma mquina de Mealy depende do estado atual e da entrada recebida. A Fig. 68 mostra
o funcionamento de uma mquina de Moore e a Fig. 69, de uma mquina de Mealy. Ambas podem ser
representadas por meio de Diagrama de Estados.

Figura 68 - Funcionamento da Mquina de Moore

Figura 69 - Funcionamento da Mquina de Mealy

Diagramas de estado

uma forma prtica e intuitiva de representar as mquinas de estado. As mquinas de Moore podem ser
representadas com crculos que indicam o estado atual e a sua sada correspondente. Entre os crculos tmse setas que mostram o estado anterior e os prximos. Cada flecha uma transio de estado. Ver Fig. 70.

51
PET - Engenharia Eltrica UFC

Maro 2014

Os diagramas de estados das mquinas de Mealy so similares. O que diverge que a sada est na seta, ou
seja, enquanto a sada de uma mquina de Moore muda somente ao chegar no estado seguinte, na mquina
de Mealy alterada antes da transio (a partir do clock). Ver Fig. 71.

Figura 70 - Mquina de Moore.

Figura 71 - Mquina de Moore.

Projeto de Mquina de Estado

Etapas:
1.
2.
3.
4.
5.
6.
7.

Desenhar o diagrama de estados de acordo com as especificaes do projeto.


Atribuir cdigos binrios a cada estado do diagrama.
Preencher a tabela de estados.
Escolher o Flip-Flop a ser utilizado na implementao do circuito.
Obter as equaes de entrada.
Obter as equaes das sada.
Fazer o esquemtico do circuito.

Exemplo:
Deseja-se projetar uma mquina de estado cuja sada seja 0 at que as ltimas trs entradas sejam 110. Aps
isso a mquina dever entrar em loop com sada igual a 1.
1.

Desenhar o diagrama de estados de acordo com as especificaes do projeto.

52
PET - Engenharia Eltrica UFC

Maro 2014

Figura 72 - Diagrama de estados do circuito.

2.

Atribuir cdigos binrios a cada estado do diagrama.


Estado
S0
S1
S2
S3

Codificao
00
01
10
11

Figura 73 - codificao dos estados.

3.

Preencher a tabela de estados.


Estado Atual
S1
S0
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1

Entradas
X
0
1
0
1
0
1
0
1

Prximo Estado
S1
S0
0
0
0
1
0
0
1
0
1
1
1
0
1
1
1
1

Figura 74 - Tabela de Estados.

Estado Atual
S1
S0
0
0
0
1
1
0
1
1

Sada
Y
0
0
0
1

Figura 75 - Tabela de Sadas.

4.

Escolher o Flip-Flop a ser utilizado na implementao do circuito.

Utilizaremos o Flip-Flop tipo D.


5.

Obter as equaes de entrada.


1 = 1 + 0 .
2 = 1 . 0 + 1 . + 1 . 0 .

6.

Obter as equaes de sada.


= 1 . 0

7.

Fazer o esquemtico do circuito.

53
PET - Engenharia Eltrica UFC

Maro 2014

Figura 76 - Esquemtico do Projeto

Acho que dava pra fazer um exemplo com Mquina de Mealy e usando Flip-FlopJK, pra poder saber quando usar um e quando usar
outro. J que nesse exemplo ensina a fazer com Moore e Flip-Flop D. Ah, e tipo, explicar, tipo um resumo, quando que se usa
Moore e quando que se usa Mealy. E quando se usa Flip-Flop tipo JK ou tipo D.

54
PET - Engenharia Eltrica UFC

Maro 2014