Escolar Documentos
Profissional Documentos
Cultura Documentos
Experimento 01
11/0025849 14/0046411
Relatrio
Experimento 01
Portas Lgicas e
Circuitos Integrados
Nome
Bruno Carvalho Carbonell Torronteguy
Marcelo Augusto Arajo dos Reis
Turma
Datas
Realizao
Entrega
Matrcula
11/0025849
14/0046411
DD
Assinatura
08/04/2015
22/04/2015
Experimento 01
11/0025849 14/0046411
Sumrio
1.
Introduo ................................................................................................................................................................. 3
2.
Objetivos ................................................................................................................................................................... 3
3.
4.
5.
Discusso ................................................................................................................................................................... 8
6.
Concluses................................................................................................................................................................. 8
8.
9.
Experimento 01
11/0025849 14/0046411
1. Introduo
Uma coleo de componentes discretos, como um chip ou pastilha, fabricados de um material
semicondutor, isso nada mais que um circuito integrado. Para implementar funes booleanas dispem-se
de diferentes tipos de CIs, como OR, AND, NOT, NAND, NOR, XOR. Pode-se interpretar estes CIs como
blocos funcionais, sendo assim, possibilita o trabalho com nveis de abstrao correspondentes ao de portas
lgicas. A montagem do circuito de uma porta lgica demanda vrios componentes e uma complexidade que
dificultaria o projeto de um circuito de maior complexidade. Portanto a implementao de CIs facilita o
trabalho do projetista, tendo ele que se preocupar apenas se o CI satisfaz os critrios do projeto, tais como
frequncia de operao e nveis de tenso dos sinais de entrada e sada.
2. Objetivos
Apresentar circuitos integrados das famlias TTL e CMOS e determinar algumas caractersticas bsicas
como, por exemplo, tempos de subida, curva de transferncia de tenso e atrasos de propagao.
3. Materiais Utilizados
Realizou-se o procedimento de acordo com o item 1.3.2.3 do roteiro, com as seguintes etapas:
Montou-se o circuito da Prancha 01 na protoboard, utilizando-se a lista de conexes das
Tabelas 07 a 10.
3
Experimento 01
11/0025849 14/0046411
CH1
0
0
0
Nvel Lgico
CH2
CH3
0
0
0
1
1
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
Tabela 1 Tabela verdade das chaves.
Experimento 01
Em seguida realizou-se a segunda parte do item 1.3.2.3 do roteiro, com as seguintes etapas:
Montou-se o circuito XNOR apenas com portas XOR(74LS86) pedido no roteiro, utilizando a
lista de conexes das tabelas 11 a 17.
Aps fazer todas as ligaes, o circuito funcionou corretamente de acordo com a tabela verdade
abaixo.
Posio das chaves
CH1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
11/0025849 14/0046411
CH2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
CH3
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
CH4
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Nvel Lgico
da Saida
Y1
0
0
0
1
0
1
1
0
0
1
1
0
1
0
0
1
Experimento 01
TTL
Entrada
Sada
0.5
1
1.5
2
2.5
CMOS
Entrada
Sada
4.54V
3.98V
0.14V
0.13V
0.13V
0.5
1
1.5
2
2.5
3
0.13V
3.5
0.13V
4
0.13V
4.5
0.13V
5
0.13V
Tabela 2 Valores observados
para CI 74LS00
5V
5V
5V
5V
3.09V
3
2.98V
3.5
2.3V
4
0V
4.5
0V
5
0V
Tabela 3 Valores observados
para CI 74HC00
TTL
A
B
Y
13.4
13.4
0.14
Tabela 4 Valores estticos para
o CI 74LS00
CMOS
A
B
Y
2.8
2.75
2.3
Tabela 5 Valores estticos
para o CI 74HC00
74LS00
VCC = 5V
Parmetros
VIL
VOL
VIH
VOH
11/0025849 14/0046411
TA = 25C
0,8V (Max)
0,4V (Max)
2V (Min)
2,7V (Min)
VCC = 4,5V
Valor
74HC00
TA = -40C a 125C
1,35V (Max)
0,1V (Max)
3,15V (Min)
4,4V (Min)
Experimento 01
11/0025849 14/0046411
Experimento 01
11/0025849 14/0046411
5. Discusso
Aps a montagem do projeto 1, descrito no item 1.3.2.3 do roteiro, observamos que o circuito funcionou
da seguinte forma: As chaves CH 1 e CH 2, simulando as entradas de alto e baixo nvel (no estado ligadas e
desligadas), passam informao para as entradas de nmero 1 e 2 do CI 74LS00, onde ento a resposta da sada
(porta 3) ligada as entradas 4 e 5, que em seguida liga a sada da porta 6 a porta 9 do circuito integrado. Tendo
a entrada na porta 9 colocamos a sada da CH 3 na porta 10 e temos a resposta na porta 8, que ento serve de
entrada nas portas 12 e 13, e finalmente obtemos a resposta final na porta 11, que logo em seguida ligada ao
resistor e ento ao LED.
Para o segundo procedimento, a montagem foi bem sucedida e rpida. Foi verificado anteriormente
quaisquer erro possvel nos equipamentos e na hora de montar o circuito tudo foi conforme o esperado e
conseguimos o resultado esperado.
Para o terceiro procedimento, verificamos que as portas inversoras da famlia TTL apresentam uma
queda mais drstica de tenso quando observamos o seguimento entre 0,5V e 1,5V, caracterizando um Tempo
de descida e Tempo de subida pequenos. E dado o CI da famlia CMOS, verificamos que ele se comportou de
acordo com o esperado, tendo uma pequena defasagem nas faixas de tenso determinadas segundo a tabela 6 de
parmetros eltricos estticos, talvez devido a tenso de Vcc usada ter sido 5V em vez de 4.5V. Os valores
observados na tabela 3 mostram que houve um deslocamento desses valores e da curva dos valores da porta
inversora.
6. Concluses
Aps enfrentar algumas dificuldades ao longo da montagem do projeto verificamos que possvel a
realizao de um circuito que imite um circuito integrado AND com trs entradas apenas dispondo de portas
NAND e a realizao de um circuito que imite um circuito integrado XNOR com quatro entradas apenas dispondo
de portas XOR. Verificou-se experimentalmente que as curvas de tenso das inversoras 74HC00 e 74LS00
realmente respeitam, dentro de um pequeno erro, as curvas de tenso estudadas teoricamente. Sendo assim
verificamos que o projeto foi bem sucedido e atingimos os objetivos do experimento. Dado as dificuldades
enfrentadas, recomendamos que todo projetista antes de comear a montar o seu projeto verifique se os datasheets
dos circuitos integrados esto condizentes com o que est sendo usado para montagem.
Experimento 01
7. Tabelas de Conexo
PARA
A1.CH1.P02
A1.CH2.P02
B1.74LS00.P04
B1.74LS00.P03
A1.CH2.P02
B1.74LS00.P09
GND
B1.74LS00.P12 E B1.74LS00.P13
B1.74LS00.P06
A2.CH3.P02
B1.74LS00.P08
B1.74LS00.P08
Vcc
Tabela 7 Conexes do CI 74LS00
Chave 01 - Posio A1
De pino Para
P01
GND
P02
B1.74LS00.P01
P03
Vcc
Tabela 8 Conexo CH 01
Chave 02 - Posio A1
De pino Para
P01
GND
P02
B1.74LS00.P02
P03
Vcc
Tabela 9 Conexo CH 02
Chave 03 - Posio A2
De pino Para
P01
GND
P02
B1.74LS00.P10
P03
Vcc
Tabela 10 Conexo CH 03
11/0025849 14/0046411
Experimento 01
11/0025849 14/0046411
Tabela 11 Conexo CH1 Tabela 12 Conexo CH2 Tabela 13 Conexo CH3 Tabela 14 Conexo CH5
1
0
Experimento 01
11/0025849 14/0046411
8. Diagramas Esquemtico
Prancha
1
Pgina
8
Nome
Simulao 01
Autor
Marcelo
Revisor
Bruno
2
3
4
9
9
10
Simulao 02
Projeto 01
Projeto 02
Marcelo
Marcelo
Bruno
Bruno
Bruno
Marcelo
1
1
Experimento 01
1
2
11/0025849 14/0046411
Experimento 01