Você está na página 1de 5

FUNDAO PRESIDENTE ANTNIO CARLOS FUPAC

FACULDADE PRESIDENTE ANTNIO CARLOS DE CONSELHEIRO LAFAIETE


CURSO DE ENGENHARIA DE COMPUTAO

MAILY SANTOS

ARQUITETURA DE COMPUTADORES
Linguagens de Descrio de Hardware

CONSELHEIRO LAFAIETE
2015

Introduo
Uma linguagem de descrio de hardware uma linguagem usada para descrever o que
o sistema faz e como faz. As LDHs podem ser compiladas utilizando uma simulao de portas
lgicas, dos fluxos de cargas nos semicondutores, etc. Assemelham-se a programao
concorrente, a linguagem tem capacidade de modelar vrios processos paralelos (como flipflops,
somadores, etc) que automaticamente execute independentes um do outro.
O processo de compilao chamado de sintetizao, ou seja, refere-se a sntese, um
processo de transformao da listagem de cdigo LDH em uma porta fisicamente realizvel.

Tipos de Linguagem de Descrio de Hardware


1.

AHDL

Linguagem desenvolvida pela Corporao Altera, os elementos e declaraes desta


linguagem so fceis de usar e bem versteis. Desenvolvida para configurar dispositivos de lgica
programvel Altera (PLDs). No se destina a ser utilizado como uma linguagem para escrever
qualquer circuito.

2.

MyHDL

Desenvolvido por Jan Decaluwe como uma ferramenta Open Source e gratuita, o MyHDL
tem como intuito transformar o Phyton em uma linguagem de descrio e verificao de hardware
muito poderosa.
A ideia aplicar todos os novos conceitos de desenvolvimento de software para a
descrio de hardware, como por exemplo, orientao objetos, desenvolvimento orientado a
teste, bibliotecas completas com as mais diversas funcionalidades, etc. Depois de pronto, s
converter o cdigo escrito em Phyton para VHDL ou Verilog.

3.

System-C

Herda todas as caractersticas do C++, suporta dados especiais que so frequentemente


utilizados na programao de hardware.

4.

SystemVerilog

Teve incio com a doao do idioma Superlog para a Accellera em 2002. A maior parte
da funcionalidade de verificao baseada na linguagem de OpenVera doado por Synopsys. Foi
padronizada pelo IEEE em 2012.

5.

ABEL

uma linguagem de descrio de hardware e um conjunto associado de ferramentas de


design para programao em PLDs. Criado em 1983 pela Data I/O Corporation, em Washington.
Permite descrever projetos digitais com equaes, tabelaas verdade, diagramas de estado, ou
qualquer combinao dos trs. Atravs de uma srie de aquisies, ABEL agora propriedade da
Xilinx Inc.

6.

VHDL-MAS

Derivado da linguagem VHDL, padronizada pelo IEEE 1076-1993. uma linguagem de


modelagem padro da indstria para os circuitos de sinais mistos. bem adaptado para a
verificao de analgico muito complexa, de sinal misto e de frequncia de circuitos integrados.

7.

Verilog-MAS

Pode ser acoplado com linguagens prodedurais, como por exemplo, ANSI C usando
apenas Verilog Procedural Interface facilitando a implementao do testsuite. A inteno ao crilo foi criar uma nica linguagem para digital e analgico, entretanto o processo de fuso ainda
no foi concludo.

8.

VHDL

VHDL ou VHSIC Hardware Description Language, foi desenvolvida originalmente pelo


Departamento de Defesa dos Estados Unidos, na dcada de 1980, para documentar o
comportamento de circuitos integrados de aplicao especfica que compunham os equipamentos
vendidos para as Foras Armadas americanas. Ou seja, a sua principal inteno ao ser criada
que substitusse os manuais de funcionamento dos ASICs.
A VHDL, foi padronizada pelo IEEE em 1987, este fato e ter se tornado de domnio
pblico ampliou ainda mais sua utilizao. Pequenas alteraes foram feitas em meados dos anos
2000
Vantagens

Reduo de tempo e de custo do projeto

Maior qualidade final no projeto

Evoluo da tecnologia

Possibilidade de gerenciamento do projeto

Independente de tecnologia e fabricante

Linguagem fortemente tipada, o que elimina erros de baixo nvel

Verificao do comportamento do sistema digital por meio de simulaes

Desvantagens

Ferramentas de sntese ineficientes

O hardware menos otimizado que o esquemtico

Falta de profissionais qualificados para trabalhar com a linguagem

Geralmente,

as

simulaes

so

mais

lentas

que

em outras

implementaes

9.

Verilog

Criada pela Gateway Design Automation em 1985 e anos depois foi desenvolvida pela
Cadence Design Systems e especificada em 1995. Originalmente a linguagem foi desenvolvida
para descrever e permitir simulaes, hoje usada para modelar sistemas eletrnicos, suportando
o projeto, a verificao e a implementao de projetos analgicos, digitais e hbridos em vrios
nveis de abstrao.
A linguagem permite descrever projetos em alto nvel de abstrao tais como nveis de
arquitetura ou comportamento e tambm projetos com nveis mais baixos de implementao,
como switches ou portas lgicas.
Se usado como um simulador, Verilog recebe no incio em uma fila de eventos
sequencialmente, um ou mais eventos a serem executados em um determinado instante de tempo,
sendo que vrios eventos podem ser executados em um mesmo instante. No existe garantia de
ordem de execuo para os eventos da fila.
Vantagens

Linguagem similar a linguagem de programao C

Mais concisa

Somente determinista

Rpida prototipagem

Possui construes nativas que permitem escrever o cdigo de maneira

mais rpida
Desvantagens

Fracamente tipada

No tem gerenciamento de biblioteca, como VHDL

Verilog x VHDL. Qual usar?


Mesmo depois de expor alguns pontos de cada linguagem, a melhor maneira de escolher
entre as linguagens, continua sendo principalmente ter em mente seus objetivos de projeto e onde
vai usar a linguagem. Logo, temos uma melhor linguagem para cada situao.

Referncias
http://www.ufpi.edu.br/subsiteFiles/rbritto/arquivos/files/01%20-%20introducao.pdf
http://www2.ufersa.edu.br/portal/view/uploads/setores/145/arquivos/arq/trabalhos/vhdl_
epoca.pdf
http://cido.us/wp/wp-content/uploads/2013/08/Aula-3-Linguagens-deDescri%C3%A7%C3%A3o-de-Hardware-ELT013ECO2013.pptx
http://www.cs.waikato.ac.nz/Teaching/ENEL111A/12-HDL.ppt
http://www.decom.ufop.br/alex/arquivos/sist_emb/Verilog.pdf
http://coral.ufsm.br/gepoc/renes/Templates/arquivos/diversos/APOSTILA_AHDL.PDF
http://www.myhdl.org/
http://artigomyhdl.googlecode.com/svn/trunk/image/artigo_completo.txt
http://www.latticesemi.com/~/media/Documents/UserManuals/1D/ABELHDLReferenceManual.PDF?document_id=589
http://www.amos.eguruil.com/vhdl_info/Comparison_of_VHDL_Verilog_and_SystemVerilog.pdf
http://www.angelfire.com/in/rajesh52/verilogvhdl.html