25/05/2015 EstudodePerformancedasArquiteturasRISCeCISC:Umbrevehistricodaevoluodasprincipaisarquiteturasdehadwares|DanielCaixeta

Search...

Log In

Sign Up

Estudo de Performance das Arquiteturas RISC e CISC: Um

breve histrico da evoluo das principais arquiteturas de
hadwares
Uploaded by

Daniel Caixeta

184

Info

Download

PDF

ESTUDO DE PERFORMANCE DAS ARQUITETURAS RISC E CISC. UM BREVE HISTRICO DA

EVOLUO DAS PRINCIPAIS ARQUITETURA DE HARDWARE
Daniel de Farias CAIXETA <dfcaixeta@gmail.com>
Alan Kardec Machado I!A"I#$% <alan&ardecdf@gmail.com>
Eri'aldo Al'es dos (A#T%( <eri'aldoasantos@gmail.com>
Al)nos de grad)a*+o do ,- semestre,//0 em Tecnologia em An1lise e Desen'ol'imento (istemas.
FA2E(3 4 Fac)ldade 2es)s Maria 2os5. Tag)atinga 4 DF

RESUMO
A dis6)ta tecnol7gica no desen'ol'imento dos 6rocessadores "I(C e CI(C8 6ro6orciono) ao mercado '1rias 6ossi9ilidades de
6ro:etos de ar;)itet)ras criando sistemas com ca6acidade de 6rocessamento de informa*es cada 'e= melhor. $o:e 5 6oss'el
6oss)ir m1;)inas ;)e a6resentam as d)as caracterstica8 assim como )ma terceira 6ossi9ilidade8 ;)e no caso 5 )m sistema h9rido8
com6osto 6elas d)as ar;)itet)ras8 o ;)e 6ossi9ilito) o grande a'an*o mas ao mesmo tem6o a cria*+o de alg)ns mono67lios ;)e
detenham essas tecnologias.
Palavras cav!s? Ar;)itet)ra de 6rocessadores8 "I(C8 CI(C8 hi9rido8 com6)tadores.

". INTRODUO

% est)do da ar;)itet)ra de 6rocessadores 5 sem

som9ra de d'ida )m dos ass)ntos mais interessantes no
ramos da cincia da com6)ta*+o8 sendo ainda )m tema
de grande im6ortBncia com fins did1ticos 6ara os al)nos
e 6es;)isadores na 1rea de com6)ta*+o. A descri*+o dos
com6onentes6artes dos dis6ositi'os ;)e com6em )m
sistema com6)tacional 5 f)ndamental 6ara a
com6reens+o da e'ol)*+o dos hardares assim como os
softare.
#a realidade8 sem6re existi) a disc)ss+o em torno de
;)al seria a melhor eo) a6ro6riada 6lataforma8 mas o
;)e se sa9e 5 ;)e n)nca ho)'e )m 'encedor.
interessante o9ser'ar ;)e n+o sendo 6oss'el adotar
;)al;)er )ma das d)as ar;)itet)ras8 o ;)e temos 5 o
sistema h9rido ;)e cont5m o ;)e h1 de melhor entre as
d)as tecnologias.
A com6lexidade na cria*+o dessas ar;)itet)ras de
6rocessadores te'e )m grande a'an*o ;)ando essas d)as
formas de se 6ro:etar foram criadas.
#. UM POUCO DA HISTRIA
#o incio dos anos /8 os 6ro:etistas de hardare n+o
6ensa'am em 6ro:etar m1;)inas com)ns. A cria*+o de
)m modelo de ar;)itet)ra chamado CI(C8 ;)e domina'a
o mercado tecnol7gico8 fe= com ;) 6es;)isadores
6assassem a desen'ol'er ar;)itet)ras ;)e com6etisse
com essas tecnologia ;)e nessa 56oca a6resenta'am
instr)*es mais com6lexas e necessita'am de
inter6retadores 6ara exec)tar tais comandos.

(eGmo)r CraG8 6ossi9ilitando o desen'ol'imento do

modelo H/IM. #a 'erdade8 esse minicom6)tador
n)nca foi comerciali=ado. Entretanto8 as informa*es
o9tidas d)rante a fase de 6es;)isa e desen'ol'imento do
sistema 'a=aram e o)tros gr)6os concorrentes
come*aram a est)dar esse modelo de ar;)itet)ra.
#o ano de 0H/8 com a cria*+o do modelo !(I
JVery Large Scale Integrator8 dis6ositi'o esse ;)e n+o
mais )tili=a'a o modo de inter6reta*+o da informa*+o8
desen'ol'ido 6or )m gr)6o de 6es;)isa da 3ni'ersidade
de er&eleG J3(A e liderado 6or Da'id Latterson e
Carlo (5;)in8 crio)se o termo "I(C JReduced
Instruction Set Computer.
#o ano seg)inte8 0H8 a SUN Microsystems
desen'ol'e) os chips 6rocessadores denominados
(LA"C e o MIL(8 ;)e foram )m grande s)cesso de
comerciali=a*+o. Esses 6rocessadores a6resenta'am
ar;)itet)ras diferentes dos com6)tadores da 56oca8 6ois8
os 6ro:etistas n+o tinham a necessidade de 'inc)lar a )m
con:)nto de instr)*+o 6adr+o8 6ois esse sistema 6oss)a a
li9erdade de escolha de instr)*es ;)e a6resentassem
melhor 6erformance 6ara o sistema. Em9ora a nfase
dessa no'a ar;)itet)ra era )m chipcom instr)*es mais
sim6les8 6erce9e)se a necessidade de instr)*es ;)e
6)dessem ser iniciadas 6rontamente8 o) se:a8 antes de
terminar )ma instr)*+o8 o)tro 6rocesso se inicia'a e com
isso8 a ;)antidade de comandos ;)e 6oderiam ser
iniciadas em )m seg)ndo8 torno)se mais im6ortante ;)e
o tem6o ;)e )ma instr)*+o le'a'a 6ara ser exec)tada.
% ;)e chamo) aten*+o na 56oca em ;)e esses
6rocessadores esta'am sendo desen'ol'idos8 foram as
;)antidades de instr)*es ;)e 6oderiam exec)tar. #a
'erdade essas instr)*es e 6rocedimentos eram em torno

http://www.academia.edu/5813884/Estudo_de_Performance_das_Arquiteturas_RISC_e_CISC_Um_breve_hist%C3%B3rico_da_evolu%C3%A7%C3%A3

1/4

25/05/2015 EstudodePerformancedasArquiteturasRISCeCISC:Umbrevehistricodaevoluodasprincipaisarquiteturasdehadwares|DanielCaixeta

3m gr)6o de 6es;)isadores da IM8 liderados 6or

2ohn Coc&e8 6es;)isa'a
)ma6erformance8
forma de incor6orar
em )m
minicom6)tador
de alta
as ideias
de

'erdade essas instr)*es e 6rocedimentos eram em torno

de N/8 )m nmero 9em menor se com6arado aos
con:)ntos de instr)*es contidas nos 6rocessadores

instalados nos com6)tadores no mercado8 ;)e 6oss)am

de ,// a O// instr)*es8 como os com6)tadores da
famlia AX da DEC e os grandes mainframes da IM.
(endo a ar;)itet)ra "I(C JReduced Instruction Set
Computer o in'erso da ar;)itet)ra CI(C J Complex
Instruction Set Computer8 ;)e como a 6r76ria
designa*+o da ar;)itet)ra8 informa Pinstr)*es
com6lexasQ8 ao contr1rio da ar;)itet)ra "I(C8 ;)e 5
com6osta de Pinstr)*es sim6lesQ.
$. DEFINIO DE CISC E RISC
$.". CISC

#o incio dos anos /8 os com6iladores eram 9astante

sim6les e 6o)co ro9)sto8 de'ido ao fato ;)e a 6r76ria
mem7ria "AM JRandom Access Memory era lenta e
9astante cara ca)sando s5rias limita*es tecnol7gicas na
dimens+o do algoritmo ela9orado. Esse P6ro9lemaQ8
le'o) alg)ns 6es;)isadores6ensadores da 1rea de
tecnologia a 6re'erem )ma crise no ramo do
desen'ol'imento de softares8 o ;)e de fato ocorre) com
o 9arateamento do hardare e o a)mento ex6ressi'o no
6re*o dos softares.
De acordo com (il'aROS )m grande nmero de
6es;)isadores e ar;)itetos defendiam ;)e a nica
alternati'a seria m)dar a com6lexidade do softare8 ;)e
era mais caro8 6ara f)ncionar em )m hardare ;)e na
56oca era mais 9arato.
A ideia dessa associa*+o foi im6)lsionado 6ela
cria*+o da ar;)itet)ra CI(C. E nessa 56oca8 m)itos
6es;)isadores s)geriram a m)dan*a do c7digo assembly
Jling)agem de m1;)ina 6ara ling)agens de alto n'el
como o C o) Lascal.
As 6rinci6ais ra=es 6ara 6romo'erem essa
ar;)itet)ra foram JLATTE"(%# (U3I#8 00H?

Do 6onto de 'ista mais 6r1tico8 a ar;)itet)ra CI(C

a6resenta a 'antagem de 6oss)ir m)itas instr)*es
arma=enadas no 6r76rio 6rocessador8 facilitando o
tra9alho dos 6rogramadores em n'el de ling)agens
assembly8 6or isso a6resentam 'antagens na red)*+o do
tamanho do c7digo exec)t1'el8 6or :1 6oss)rem m)itos
c7digos com)ns em '1rios 6rogramas8 na forma de )ma
nica instr)*+o.
A 6rinci6al caracterstica da ar;)itet)ra CI(C 5
6rocessar grandes e com6lexas instr)*es8 como
o6era*es de m)lti6lica*+o e di'is+o8 assim como a
exec)*+o e decodifica*+o de grandes ;)antidades de
o6era*es.
$.#. RISC

A ar;)itet)ra "I(C JReduced Instruction Set

Computer o) J Computador com um N"mero Redu#ido
de Instru!es 5 )ma ar;)itet)ra ;)e )sa )m 6e;)eno
gr)6o de instr)*es e le'am 6raticamente o mesmo
tem6o 6ara serem 6rocessadas. Essas instr)*es s+o
exec)tadas diretamente 6elo hardare da m1;)ina8 6or
n+o ha'er micro 6rograma*+o8 o) se:a8 5 )m
6rocessamento direto.
A ar;)itet)ra "I(C 6rocessa o6era*es sim6les8
tendo ;)e exec)tar mais instr)*es e ao mesmo tem6o
o6era*es mais com6lexas. Entretanto8 5 necess1rio
di'idir essas instr)*es mais com6lexas em '1rios
6rocessos mais sim6les Jdi'idir 6ara con;)istarY. Essa
ar;)itet)ra 6ode reali=ar at5 cinco instr)*es ao mesmo
tem6o em com6ara*+o com a ar;)itet)ra CI(C8 ;)e
exec)ta a6enas )ma.
Lor ser )ma ar;)itet)ra considerada sim6les8 h1
alg)mas caractersticas com)ns8 tais8 como?
!imitado nmero de instr)*esV
Codifica*+o de instr)*es em 6ala'ras de )ma
tamanho sim6lesV
Exec)*+o sem microc7digosV
Altas taxas de exec)*+oV
3so intenso de 6i6elinesV

"ed)=ir as dific)ldades de escrita de

com6iladoresV
"ed)=ir o c)sto glo9al do sistemaV
"ed)=ir os c)stos de desen'ol'imento de
softareV
"ed)=ir a diferen*a semBntica entre as
ling)agens de 6rograma*+o e m1;)inaV
Fa=er com ;)e os 6rogramas escritos em
ling)agens de alto n'el corressem de forma
mais eficienteV
Melhorar a com6acta*+o do c7digoV e
Facilitar a detec*+o e corre*+o de erros.

% termo CI(C significa J Complex Instruction Set

Computer8 o) JComputador com um Conjunto
Complexo de Instru!es e 5 )m modelo de 6rocessador
;)e a6resenta ca6acidade de exec)*+o de centenas de
instr)*es com6lexas de diferentes ti6os8 sendo assim
9astante 'ers1til e 6rod)ti'o. %s 6rinci6ais exem6los
desse modelo foram os 6rocessadores OHW e HW da Intel.

Lo)cos modos de endere*amentoV

%6era*es en'ol'endo a mem7ria 6rinci6al
restritas a transfernciasV e
%6era*es l7gicas e aritm5ticas entre
registradores8 ti6icamente com instr)*es de trs
endere*os.

A ar;)itet)ra "I(C foi adotada nos 6rocessadores de

'ideogames modernos8 6ois 6ro6orciona )m hardare
dedicado e n+o oc)6ar 6rocessamento com o)tros
rec)rsos existente na ar;)itet)ra CI(C.
%. RISC versusCISC

http://www.academia.edu/5813884/Estudo_de_Performance_das_Arquiteturas_RISC_e_CISC_Um_breve_hist%C3%B3rico_da_evolu%C3%A7%C3%A3

2/4

25/05/2015 EstudodePerformancedasArquiteturasRISCeCISC:Umbrevehistricodaevoluodasprincipaisarquiteturasdehadwares|DanielCaixeta

Desde da cria*+o dos 6rocessadores8 sem6re existi)

6olmicas referentes Z essas ar;)itet)ras. U)al seria a
melhor 6lataforma[
#a d5cada de H/8 6redomina'a a constr)*+o de
6rocessadores com con:)nto de instr)*es com6lexas.
#o entanto8 alg)ns fa9ricantes 6roc)ra'am seg)ir a
filosofia da ar;)itet)ra "I(C8 6rod)=indo chips com
con:)nto de instr)*es sim6les8 ;)e infl)enciaram nos
6re*os dos dis6ositi'os8 colocando o 6rocessador "I(C
no mercado com 6re*o mais acess'el e com ca6acidade
de exec)*+o em fre;)ncias mais altas 6or n+o ter m)itos

Com a disc)sses entre os ade6tos da ar;)itet)ra

"I(C e CI(C8 onde os ade6tos de )m modelo "I(C
defendem a tese ;)e 6ara 6ro:etar 6rocessadores com
6e;)enos nmeros de instr)*es8 como instr)*es mais
sim6les8 seriam ca6a=es de exec)tarem informa*es em
ciclo de dados8 9)scando informa*es em dois
registradores. % arg)mento )sado 6elos ade6tos da
ar;)itet)ra "I(C 9asea'ase na seg)inte tese8 ;)e )ma
m1;)ina 6ara reali=ar )ma determinada ati'idade
6recisaria exec)tar de ;)atro a cinco instr)*es8
en;)anto a CI(C 6recisaria exec)tar a6enas )ma8 mas8

circ)itos internos.
A6esar de 6arecer estranho8 onde )m 6rocessador ;)e
exec)ta instr)*es sim6les 6ode ser considerado mais
r16ido ;)e os 6rocessadores ;)e exec)tam instr)*es
mais com6lexas. % moti'o 6ara essa com6ara*+o est1
9aseada na com6reens+o ;)e )m 6rocessador constit)do
com ar;)itet)ra CI(C se:a ca6a= de exec)tar instr)*es
com6lexas8 c):a m)itas dessas instr)*es n+o s+o
exec)tadas fre;)entemente8 diferente dos 6rocessadores
constr)dos com ar;)itet)ra "I(C8 ;)e exec)tam
instr)*es sim6les8 mas s+o instr)*es ;)e s+o
exec)tadas com m)ita fre;)ncia. !e'ando em conta o
tem6o de 6rocessamento na ar;)itet)ra "I(C aliado com
softare ade;)ado8 esses 6rocessadores com6ensam 6elo
tem6o ;)e iram gasta 6ara 6rocessar as instr)*es.
Do 6onto de 'ista do 6rofissional da 1rea de TI8
6rocessadores com ar;)itet)ra CI(C s+o melhores 6or ter
m)itas instr)*es :1 arma=enadas. #o caso dos
6rocessadores constr)dos com ar;)itet)ra "I(C o
desen'ol'edor teria a s)a dis6osi*+o a6enas instr)*es
sim6les8 ent+o o 6rofissional 6recisaria com9inar '1rias
instr)*es sim6les 6ara exec)tar instr)*es mais
com6lexas8 o ;)e le'aria o 6rogramador a o6tar 6or
6rocessadores com ar;)itet)ra h9rida.

em
contra6artida8
"I(C
exec)tando
mais
instr)*es8
ela 6ode mesmo
exec)tar amais
r16ido
6or n+o )tili=ar
inter6retadores8 o) se:a a ar;)itet)ra "I(C P'enceriaQ.
Com essa tese8 a m1;)ina com ar;)itet)ra "I(C8 iria
ser )ma 9oa o6*+o 6ara o mercado8 dominando o mesmo8
o ;)e n+o acontece). Lor;)e n+o[

- Com6ati9ilidade 4 3ma ;)est+o im6ortante 5

a com6ati9ilidade com as m1;)inas mais
antigas8 6ois milhes de em6resas 6oss)em
6ar;)es tecnol7gicos com m1;)inas com a
filosofia CI(C da Intel.
,- 4 A Intel tm tentado )sar 6rinc6ios 91sicos
no 6ro:eto "I(C nas m1;)inas com filosofia
CI(C. A 6artir das m1;)inas HW8 a Intel inicio)
se)s 6ro:etos de 6rocessadores com ncleo
"I(C8 6ara exec)tar as a*es mais sim6les e
mais fre;)entes8 en;)anto as instr)*es mais
com6lexas seriam inter6retadas da forma
cl1ssica da filosofia CI(C.

). REFER*NCIAS BIBLIO+R,FICAS
RS
LATTE"(%#8 D. A.8 (U3I#8 C. $.8 RISC I$ A Reduced
Instruction Set VLSI Computer. ,N Gears of the international sGm6osia

on Com6)ter architect)re Jselected 6a6ersQ8 00H.

&. ARQUITETURA H'BRIDA

R,S

(eg)ndo MorimotoR,S8 5 indisc)t'el8 ;)e em

instr)*es com6lexas os 6rocessadores CI(C a6resentam
melhor 6erformance. Lor isso8 ao in'5s da 'antagem de
)ma das d)as tecnologias8 at)almente tam95m temos
6rocessadores h9ridos8 ;)e s+o essencialmente
6rocessadores CI(C8 mas incor6oram m)itos rec)rsos

M%"IM%T%8 C. %&rocessadores RISC x &rocessadores CIS'

JW/N,//.<htt6?.g)iadohardare.netartigosrisccisc>
ROS
(I!A8 !. F.8 A#T3#E(8 . 2. M.8 (Compara)o entre as
Ar*uiteturas de &rocessadores RISC e CISC(. Fac)ldade de

Engenharia da 3ni'ersidade do Lorto8 Lort)gal.

encontrados nos 6rocessadores "I(C Jo) 'ice'ersa.

#os chipsat)ais8 temos as d)as estr)t)ras8 o) se:a8
)ma es65cie de hi9ridismo Jmist)ra entre os
6rocessadores. Internamente8 cada dis6ositi'o 6rocessa
a6enas instr)*es sim6les8 onde essas instr)*es internas8
'ariam de cada es65cie8 f)ncionando de forma em ;)e
)m com6leta o o)tro.8 6ois internamente ao 6rocessador8
existe )m circ)ito ;)e decodifica e con'erte os 6rocessos
mais com6lexos )tili=ado 6or )m 6rocessador 6ara ;)e
se:a entendido 6elo o)tro 6rocessador. Lor essas ra=es
essas instr)*es s+o 6raticamente ig)ais8 isso fa= com
;)e todos os 6rocessadores )tili=ados em com6)tadores
se:am com6at'eis entre si.
(. CONCLUSO

Job Board

About

Press

Blog

Stories

Terms

Privacy

Copyright

We're Hiring!

Help Center

http://www.academia.edu/5813884/Estudo_de_Performance_das_Arquiteturas_RISC_e_CISC_Um_breve_hist%C3%B3rico_da_evolu%C3%A7%C3%A3

3/4

25/05/2015 EstudodePerformancedasArquiteturasRISCeCISC:Umbrevehistricodaevoluodasprincipaisarquiteturasdehadwares|DanielCaixeta
Academia 2015

http://www.academia.edu/5813884/Estudo_de_Performance_das_Arquiteturas_RISC_e_CISC_Um_breve_hist%C3%B3rico_da_evolu%C3%A7%C3%A3

4/4