MICROPROCESADORES DE INTEL

(ARQUITECTURA X86)
I.

MICROPROCESADORES 8086 Y 8088

1.
CARACTERSTICAS GENERALES:
1978 8086, inicio de familia de microprocesadores x86. En 1979 el 8088
8086 es un procesador de 16 bits, en su estructura interna y en conexiones externas
8088 es un procesador de 8 bits en sus conexiones externas, internamente es casi idntico al 8086. La
nica diferencia entre ambos es el tamao del bus de datos externo
Cada procesador tiene dos sub-procesadores: unidad de ejecucin (EU: Execution Unit) y unidad
interfaz del bus (BIU: Bus Interface Unit). La unidad de ejecucin realiza operaciones mientras que
la unidad de interfaz del bus es la encargada de acceder a datos e instrucciones en memoria
Las unidades de ejecucin son idnticas en ambos procesadores, solo las unidades de interfaz del bus
son diferentes. Para ahorro al producir el 8088. Slo una mitad del 8086 (el BIU) se redisea para el
8088.

2.
DIFERENCIAS 8086 8088
Bus de datos externo de 16 Bits vs. 8 bits.
6 registros de 8 bits cada uno vs. 4 registros de 8 bits en la cola de instrucciones (BIU).
3.

REGISTROS

Registros de uso general del 8086/8088: Tienen 16 bits cada uno:

1. AX: Acumulador para instrucciones ms cortas. Su parte ms baja, AL, tambin tiene esta propiedad.

2. BX: Es el registro base de propsito similar (se usa para direccionamiento indirecto)
3. CX: Se utiliza como contador en bucles (instruccin LOOP), en operaciones con cadenas (usando el
prefijo REP) y en desplazamientos y rotaciones (CL en los dos ltimos casos.)
4. DX: Se utiliza junto con AX en multiplicaciones y divisiones, en CWD y en IN y OUT para
direccionamiento indirecto de puertos (DX indica nmero de puerto de ent/sal).
Registros Apuntadores:
SP: puntero de pila (PUSH y POP).
BP: para realizar direccionamiento indirecto dentro de la pila.
Registros ndice:
SI: puntero fuente para operaciones con cadenas y para realizar direccionamiento indirecto.
DI: puntero destino para operaciones con cadenas y para realizar direccionamiento indirecto.
Registros De Banderas:
Indicadores (flags): Hay nueve indicadores de un bit en este registro de 16 bits
Registro de indicadores Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Flag
-- -- -- -- OF DF IF TF SF ZF 0 AF 0 PF 1 CF
o CF (Carry Flag, bit 0): indica que hubo "arrastre" (en suma) hacia, o "prstamo" (en resta).
o PF (Parity Flag, bit 2): Guarda la paridad impar del resultado.
o AF (Auxiliary carry Flag, bit 4): indica que hubo "arrastre" o "prstamo" del nibble menos
significativo al nibble ms significativo.
o ZF (Zero Flag, bit 6): Si este indicador vale 1, el resultado de la operacin es cero.
o SF (Sign Flag, bit 7): bit ms significativo del resultado (0 si es positivo, 1 si es negativo).
o TF (Trap Flag, bit 8): Si vale 1, el procesador est en modo paso a paso.
o IF (Interrupt Flag, bit 9): Si vale 1, CPU reconoce pedidos de interrupcin externas enmascarables
(por el pin INTR). Si vale 0, no se reconocen tales interrupciones.
o DF (Direction Flag, bit 10): Si vale 1, instrucciones con cadenas sufrirn "auto-decremento",
desde las direcciones ms altas de memoria hacia las ms bajas. Si vale 0, habr "autoincremento", las cadenas se procesarn de "izquierda a derecha".
o OF (Overflow flag, bit 11): Si vale 1, hubo desborde en operacin aritmtica con signo, el bit ms
significativo se perdi debido a que tamao del resultado es mayor que el tamao del destino.
Registros De Segmento:
CS: Registro de segmento de cdigo.
DS: Registro de segmento de datos.
ES: Registro de segmento extra.
SS: Registro de segmento de pila.
4.

BUSES DE LOS MICROPROCESADORES 8088 Y 8086

Bus De Datos:
El 8088 tiene un bus de datos de 8 bits, la mitad que el del 8086(16 bits). La razn para ello era
prever la continuidad entre el 8086 y los antiguos procesadores de 8 bits, como el 8080 y el 8085.
Bus De Direcciones:
El 8086 tiene un bus de direcciones de 20 bits, memoria de 1 Mb segn el clculo 2 elevado a 20.
El 8088 comparte los terminales de los 8 bits ms bajos del bus de direcciones con los 8 bits del bus
de datos, de manera que se ahorran 8 terminales para otras funciones del microprocesador.
El 8086 comparte los 16 bits del bus de datos con los 16 ms bajos del bus de direcciones.
Bus De Control:
Lgica de control del bus:
El 8086/8088 se conecta de dos formas distintas: modo mximo y modo mnimo, segn use circuitos
auxiliares o no. El modo se define al poner el terminal MN/MX a tierra o a la tensin de alimentacin.
El 8086/8088 en modo mximo trabaja con el Procesador de Datos Numrico 8087 y/o el Procesador
de Entrada/Salida 8089 y el Controlador de Bus 8288 que genera las seales del bus de control.
El modo mnimo permite al 8086/8088 trabajar de una forma ms autnoma (para circuitos ms
sencillos).

5.

6.

MEMORIA:
Memoria Real y Virtual Mxima De Los Microprocesadores 8088 Y 8086:
Procesador

Memoria Real

Memoria Virtual

8088

1 MB

8086

1 MB

MODOS DE DIRECCIONAMIENTO DEL 8086/8088:

Estos procesadores tienen 27 modos de direccionamiento para localizar un operando de una instruccin.
Tres de ellos son comunes a microprocesadores anteriores: inmediato (el operando se encuentra en la
misma instruccin), por registro (el operando es un registro del microprocesador) y direccionamiento
inherente (el operando est implcito en la instruccin, por ej, en la multiplicacin uno de los operandos
siempre es el acumulador). El resto de los modos sirve para localizar un operando en memoria. Para
facilitar la explicacin de estos modos, se pueden resumir de la siguiente manera: deben sumarse cuatro
cantidades: 1) direccin de segmento, 2) direccin base, 3) una cantidad ndice y 4) un desplazamiento.
La direccin de segmento se almacena en el registro de segmento (DS, ES, SS o CS): la base se almacena
en el registro base (BX o BP). El ndice se almacena en el registro ndice (SI o DI). Adems del
segmento, base e ndice, se usa un desplazamiento de 16 bits, 8 bits o 0 bits (sin desplazamiento).
7.

TERMINALES (PINOUT) DEL 8088:

Este microprocesador est encapsulado en el formato DIP (Dual Inline Package) de 40 patas (veinte de
cada lado). La distancia entre las patas es de 0,1 pulgadas (2,54 milmetros), mientras que la distancia
entre patas enfrentadas es de 0,6 pulgadas (15,32 milmetros).

II.

MICROPROCESADORES 80186/80188

Versiones mejoradas del 8086/8088. El 80186 con un canal de datos de 16 bits, el 80188 un canal para
datos de 8 bits, estos dos microprocesadores, contienen vectores de interrupcin adicionales reservados,
estos tambin son llamados a menudo controladores dedicados, debido a su aplicacin. Estos son:
Generadores de Reloj : El generador interno del reloj, reemplaza al generador externo del reloj 8284
Controlador Programable de Interrupciones: El PIC 8259 funciona como rbitro de las
interrupciones internas y externas, y controla a dos PIC 8259 externos. Cuando se agrega el
microprocesador 80186/80188 funciona como el amo, y el 8259, opera como esclavo.
Temporizadores: Contiene tres temporizadores de 16 bits programables; los temporizadores 0 y 1,
generan formas de onda para uso externo.
Unidad Programable de DMA: Contiene dos canales de DMA, cada uno puede transferir datos entre
localidades de la memoria, entre la memoria y los E/S entre los perifricos; este controlador DMA,
es semejante al controlador 8237, la diferencia es que el 8237 tiene cuatro canales.
Unidad de Seales de Habilitacin Programable: Consta de una memoria programable, y un
decodificador de entrada y salida programable. Tiene seis lneas de habilitacin para memoria, y siete
lneas de habilitacin, para entrada/salida.

III.

MICROPROCESADORES 80286

1. CARACTERSTICAS GENERALES:
En 1984, como base de ordenadores IBM AT (Advanced Technology).
Agrega perifricos en el interior para soportar nuevas capacidades, como multitarea (ejecucin
simultnea de varios programas), lo que requiere que los programas no "choquen" entre s, alterando
uno los datos o las instrucciones de otros programas.
Dos modos de operacin: modo real (igual que un 8086) y modo protegido.
134.000 transistores (360% ms que el 8086).
Encapsulado en formato PLCC (Plastic Leaded Chip Carrier) con pines en forma de J para montaje
superficial, o en formato PGA (Pin Grid Array), en ambos casos con 68 pines.
Incorpora proteccin de datos, teniendo segmentos de cdigo (instrucciones), datos (incluye la pila
aparte de las variables de los programas) y del sistema (indica derechos de acceso de los otros
segmentos).
Memoria de 16 MB con 24 bits para direccionar (224 = 16.777.216). Revisa cada acceso a
instrucciones o datos para comprobar si puede haber una violacin de los derechos de acceso.
Diseado para sistema operativo con varios niveles de privilegio, que tienen un ncleo que tiene el
mximo privilegio y los programas de aplicaciones el mnimo. Existen cuatro niveles de privilegio.

2. LOS REGISTROS:
El 80286 tiene cuatro nuevos registros. Tres de ellos apuntan a las tablas de descriptores actualmente en
uso. Estas tablas contienen informacin sobre los objetos protegidos en el sistema. Cualquier cambio de
privilegio o de segmento debe realizarse a travs de dichas tablas. Adicionalmente hay varios indicadores
nuevos.

GDTR e IDTR: Estos registros mantienen la direccin base de 24 bits y el lmite de 16 bits de las
tablas GDT (Tabla de descriptores globales) e IDT(Interrupt Descriptor Table)., respectivamente.
Estos segmentos, como son globales para todas las tareas en el sistema, se definen mediante
direcciones fsicas de 24 bits y lmite de 16 bits.
LDTR y TR: Estos registros mantienen los selectores de 16 bits para el descriptor de LDT(Tabla de
descriptores locales) y de TSS (descriptor que apunta a un segmento que contiene el estado de la
ejecucin de 80286).

Existen varias instrucciones nuevas, adems de las introducidas con el 80186. Todas estas instrucciones
se refieren a la gestin de memoria y proteccin del sistema haciendo cosas tales como cargar y
almacenar el contenido de los indicadores especiales y los punteros a las tablas de descriptores.
Registros: AX, BX, CX, DX, SP, BP, DI, SI , IP, FLAGS, CS, DS, ES, SS
FLAGS
: Se aumentan los flags IOP y NT
3. BUSES:
Bus de datos interno de 16 bits y bus de direcciones de 20 bits a 24.
4. MEMORIA:
La novedad es la gestin de memoria virtual. La memoria virtual es una extensin de memoria en disco
(o dispositivo de almacenamiento secundario) aadida a la memoria fsica instalada, en este caso de 1 Gb,
desglosado en 16 Mb de memoria fsica ms 1008 Mb de memoria virtual. La memoria virtual solamente
la utilizan los programas que estn preparados para ello. Aparece tambin un nuevo modo de operacin
del microprocesador. Aparte del modo real (el normal de operacin) que direcciona hasta 1 Mb de
memoria fsica y asegura la compatibilidad para aplicaciones diseadas par los 8086/8088, se tiene el
modo protegido que no es compatible con estos programas desarrollados para los micros antes
mencionados. El modo protegido es el que permite acceder a los 1.008 Mb de memoria virtual. El 80286
trabaja en su arranque en modo real. El cambio a modo protegido, lo que se conoce tcnicamente como
upshift, no es reversible (downshift), siendo necesario hacer un reset del microprocesador para volver al
modo real; sin duda un gran fallo de diseo.
Memoria Real y Virtual Mxima De Los Microprocesadores 286:
Procesador Memoria Real Memoria Virtual
80286

16 Mb

1 Gb

5. VELOCIDAD DEL PROCESADOR:

Llega a ser hasta un 25 por ciento ms rpidos que los 8086 y 8088 originales: 8 MHz. El 80286 se
present con velocidades de reloj de 2, 8, 10, 12, 16 y 20 MHz.

IV.

LOS MICROPROCESADORES 80386 DX y SX

1. CARACTERSTICAS GENERALES:

En 1985 (conocido como 386 DX), es un microprocesador CISC de 32 bits.

Dos modos de funcionamiento: real (compatible con 8086) y protegido (relativamente compatible
con el 286).
Para soportar sistemas operativos optimizados para multitarea (varios procesos en paralelo, tipo
cliente-servidor)
Direcciona hasta 4 GB de memoria fsica y 64 TB de memoria virtual. La gestin de memoria
integrada y arquitectura de proteccin incluye registros de traduccin de direcciones y mecanismo de
proteccin para soportar sistemas operativos y hardware avanzado de multitarea.
Aunque se pueden emplear los registros de 32 bits en modo real, no es comn.
Aumento de velocidad por uso de pipelining con mltiples instrucciones, ancho de bus mayor (32
bits) y traduccin de direcciones incorporada. Frecuencia de 3 a 4 millones de instrucciones/
segundo.
Otras caractersticas: autotest, acceso directo a la memoria interna (cache) para traduccin de pgina
y cuatro nuevos registros de Breakpoint, cdigo objeto compatible con el 8086, 8088 y 80286.

2. LOS REGISTROS
El 386 dispone de una arquitectura de registros de 32 bits: 8 registros de 32 bits para propsitos generales:
EAX, EBX, ECX, EDX, EBP, EDI, ESI y ESP. Estos registros se pueden usar como los registros para la
informacin de 8, 16 o 32 bits o para direccionar una localidad en el sistema de la memoria. Los registros
de 16 bits son el mismo conjunto encontrado en el 80286: AX, BX, CX, DX, BP, DI, SI y SP. Los
registros de 8 bits: AH, AL, BH, BL, CH, CL, DH y DL.
Registros de segmentos: CS, DS, ES, SS, FS y GS de 16 bits. El IP (apuntador de instrucciones) accesa a
un programa ubicado dentro del 1Mbyte de memoria en combinacin con CS, o como EIP (apuntador
extendido de instrucciones) para direccionar un programa en cualquier localidad dentro de la memoria de
4Gbytes. En la operacin en modo protegido, los registros de segmento funcionan para mantener
selectores como lo hicieron en los microprocesadores 80286. Tambin contiene los registros para la tabla
de descriptores globales, locales y de interrupciones GDTR, IDTR, LDTR y TR y una unidad de manejo
de memoria.
El registro extendido de banderas ( EFLAGS ) mantiene las mismas funciones para compatibilidad en los
bits menos significativos. Tiene:
AC (verificacin de alineacin): utilizada para indicar que el microprocesador ha accedido a una
palabra en una direccin de paridad non o una doble palabra almacenada.
VM (modo virtual): se activa este bit mientras que el 80486 se opere en el modo protegido.
RF (resume): utilizado en conjunto con los registros de depuracin.
NT (tarea anidada): indica que el 80486 est realizando una tarea que est anidada en otra tarea.
IOPL (nivel de privilegio de E/S): indica el nivel de privilegio mximo actual asignado a E/S.
OF (sobreflujo): indica que resultado de operacin aritmtica con signo evcede capacidad del destino.
DF (direccin): selecciona autoincremento o autodecremento para instrucciones de cadenas.
IF (habilitacin de interrupciones): habilita la terminal INTR si este bit est activo.
TF ( trampa ): activado para habilitar la depuracin
SF (signo): indica que el signo del resultado est activo o desactivado.
ZF (cero): indica que el resultado de una operacin aritmtica o lgica es cero o no cero.
AF (auxiliar): utilizado en DAA y DAS para ajustar el resultado de una suma o resta CD.
PF (paridad): indica la paridad impar del resultado de una operacin aritmtica o lgica.
CF (acarreo): muestra si ocurri acarreo despus de una suma o un prstamo despus de una resta.

3. BUSES
Bus de datos de 32 bits, bus de direcciones de 32 bits (4 GB). El bus de control tiene cuatro seales
nuevos: (W/R#, D/C#, M/IO#, LOCK#) definen tipo de ciclo de bus que se est realizando. W/R# (ciclos
de escritura y lectura), D/C# (ciclos de datos y de control), M/IO# (ciclos de memoria y de entrada/salida)
y LOCK# (ciclos de bus donde se bloquea (lock) o no el acceso a otros manejadores de bus (bus
masters)). El 80386SX (SX significa Simple word eXternal) tiene las mismas caractersticas que el
80386DX, salvo que el bus de direcciones externo se reduce a 16 bits.
4. MEMORIA:

Hasta 4 GB de memoria fsica (DX significa Double word eXternal) y 64 TB de memoria virtual
Arranca en modo real, al igual que el 80286, e incorpora un nuevo modo de operacin: el modo real
virtual del 8086, que permite tener varias sesiones 8086 trabajando simultneamente simulando una
especie de pseudomultitarea.
En microprocesadores anteriores la gestin de memoria se realizaba en segmentos de 64 KB, el 80386
permite la definicin de segmentos de memoria de tamao variable.
Otra de las innovaciones en la inclusin de una memoria cache interna en el chip destinado a
almacenar instrucciones provenientes de memoria sin necesidad de que la unidad de ejecucin
intervenga.
Memoria Real y Virtual Mxima De Los Microprocesadores:
PROCESADOR MEMORIA REAL MEMORIA VIRTUAL
80386

4 Gb

64 Tb

80386SX

4 Gb

64 Tb

80386LS

4 Gb

64 Tb

5. VELOCIDAD DEL PROCESADOR:

Estos procesadores suelen trabajar a frecuencias de 16/20 MHz, 33 y hasta 40 MHz. Aparecen variaciones
que afectan al consumo de energa pensadas para porttiles, los 80386SL (Slow Low power) y 80386SLC
(Slow Low power Cache), que es propiedad de IBM aunque lo fabrique Intel. Las frecuencias de
funcionamiento eran de 12, 20, 25 y 33 MHz. El 80386SX (SX significa Simple word eXternal) tiene las
mismas caractersticas que el 80386DX, salvo que el bus de direcciones externo se reduce a 16 bits.
Introducido en 1988 daba la potencia de un 80386 a precio de un 80286.

V.

MICROPROCESADORES 80486DX 80486SX

1. CARACTERSTICAS GENERALES:

En 1989, con 1,25 millones de transistores.

Estructura interna igual al del 80386, con los tres modos de operacin: real, protegido y real virtual.
El 486 se diferencia del 386 en la integracin en un solo chip del coprocesador 387.
Versin 486SX no se diferencia en el tamao del bus, tambin de 32 bits, sino en la ausencia del 387
(que puede ser aadido externamente). Tambin existen versiones de 486 con buses de 16 bits, el
primer fabricante de estos chips, denominados 486SLC, ha sido Cyrix.
Versin 486DX2 duplica velocidad del reloj interno (de 33 a 66 MHz o 25 a 50 MHz) aunque en las
comunicaciones con los buses exteriores se respeten los 33 MHz, para agilizar ejecucin de
instrucciones ms largas, bajo DOS, el rendimiento es prcticamente el doble. En los DX4 a 75/100
MHz (25/33 x 3).

2. REGISTROS:
Registros es de 32 bits, con un flag ms, un estado de excepcin ms, 2 bits ms en la tabla de entrada de
pginas, 6 instrucciones ms y los registros de control tienen una longitud de 9 bits. La estructura de los
registros es idntica al del 80386

3. BUSES:
El tamao de los buses de datos y direcciones es de 32 bits.
4. MEMORIA:
La diferencia con el 80386 es la memoria cache (8 Kb), dividida en 4 caches de 2 Kb cada una. Esto
agiliza ejecucin de algunas aplicaciones. Si se asigna una memoria cache secundaria (L2) el rendimiento
puede aumentar hasta un 30 por ciento ms. Otra adicin es el verificador/generador de paridad.
Verificador/generador de paridad.
La paridad es usada para determinar si la informacin se ley correctamente en una localidad de la
memoria. La paridad se genera en el 80486 durante cada ciclo de escritura como paridad par y un bit de
paridad ser proporcionado para cada byte de memoria. En la lectura, el microprocesador revisa la
paridad y genera un error de revisin de paridad en la terminal PCHK.
Administrador de memoria del 80486.
El 80486 contiene el mismo sistema de administracin de memoria que el 80386, con una unidad de
paginacin para bloques de 4 Kbytes de memoria. Los descriptores son los mismos que para el 80386.
Unidad de cach.
Estos procesadores tienen un cach interno (L1) que almacena 8KB de instrucciones y datos excepto el
DX4 que tienen 16KB de cach interno, lo que reduce el uso del bus externo por parte del procesador. El
procesador 80486 puede usar un cach de segundo nivel (tambin llamado L2) fuera del chip, con
operacin transparentes a la ejecucin de los programas y est disponible en todos los modos de
funcionamiento: real, modo protegido y modo de manejo del sistema.
En el 80486, cada lnea o bloque de cach es de 16 bytes. Las lneas pueden ser vlidas (cuando contienen
datos de la memoria principal) o invlidas (en este caso la lnea no contiene informacin til). El cach se
llena por lneas completas (comenzando por direcciones mltiplos de 16)
Memoria Real y Virtual Mxima De Los Microprocesadores:
PROCESADOR MEMORIA REAL MEMORIA VIRTUAL
80486

4 Gb

64 Tb

80486SX

4 Gb

64 Tb

5. VELOCIDAD:
Una tendencia del 486 fue duplicar la velocidad del reloj interno (de 33 a 66 MHz) aunque en las
comunicaciones con los buses exteriores se respeten los 33 MHz. Se crea un mayor nmero de lneas
hardware lo que implica un incremento en la velocidad. Se imponen reglas de diseo ms estrictas, lo que
supone una reduccin del tamao del chip. Al reducirse el tamao se reduce el consumo y
consiguientemente la temperatura que alcanza el chip, con lo cual lo podemos hacer funcionar a un mayor
nmero de ciclos de reloj, lo que supondr la aparicin de los Overdrives.

VI.

MICROPROCESADOR PENTIUM

1. CARACTERSTICAS GENERALES

En 1993, compatible con la familia 80x86, introdujo varias caractersticas, uno de los puntos crticos
de la arquitectura 80x86 es el limitado nmero de registros, los procesadores CISC tienen un menor
nmero de registros a cambio de un variado nmero de instrucciones, mientras que los RISC tienen
una gran cantidad de registros a cambio de un menor nmero de instrucciones. Los Pentium
responden a una Arquitectura Superescalar.
Mantiene registros de 32 bits: EAX, EBX, EFX y EDX; de 16 bits AX, BX, CX, DX, de 8 bits: AH,
AL, BH, BL, CH, CL, DH y DL. Otros registros de 32 bits: ESI, EDI, EBP, y ESP, el puntero de
instrucciones EIP, de 32 bits.
coprocesador matemtico incluido utiliza algoritmos mejorados y aade instrucciones de suma,
multiplicacin y divisin de nmeros en punto flotante integradas en el silicio, incorpora pipeline de 8
niveles para lograr ejecutar operaciones en punto flotante en un solo ciclo de reloj, posee dos unidades
aritmtico-lgicas.
integra la prediccin de ramificaciones, buses de datos internos de 256 bits, bus de datos externo de
64 bits (que soporta transferencias de 258 Kbytes por segundo).
capaz de ejecutar, dos instrucciones de forma simultnea ya que el procesador dispone de dos
unidades de enteros y una ms de coma flotante. Adems el Pentium tiene algunas instrucciones
implementadas directamente en hardware y otras, debido a su complejidad lo estn en microcdigo.
modelos del Pentium preparados para trabajar en equipos multiprocesador con hasta cuatro CPUs,
estos tienen integrado en el chip la APIC (Advanced Programmable Interrupt Controller). Mediante
la APIC se forma un bus especial entre todos los procesadores instalados en el sistema. A travs de
este bus un procesador puede enviar mensajes y recibirlos de otra CPU.
cache de 16 KB, dividida en bloques de 8 KB, uno de ellos para cdigo y el otro para datos.
bus local PCI con hasta 10 conectores PCI en un primer nivel.

Arquitectura cliente/servidor, se puede construir un ordenador multiprocesador con 16 Pentium

instalados, pudiendo actuar uno de ellos como agente supervisor del sistema para entornos que
requieran un estricto control de errores (Functional Redundancy Checking ).

Fecha de Velocidad
Introduccin del Reloj
60 - 66 75 - 90 100 - 120
133 150 3/22/93
Pentium
166MHz
Processor
Modelo
Pentium 60
Pentium 66
Pentium 75
Pentium 90
Pentium 100
Pentium 120
Pentium 133
Pentium 150
Pentium 166
Pentium 200

Frecuencia
60 MHz
66 MHz
75 MHz
90 MHz
100 MHz
120 MHz
133 MHz
150 MHz
166 MHz
200 MHz

Ancho
del Bus

Numero de
Memoria
Memoria
transistores direccionable Virtual

3.1 million
4 gigabytes

32 bits

64 TB

(.8 micron)
Tecnologa
0,8
0,8
0,6
0,6
0,6
0,35
0,35
0,35
0,35
0,35

Voltaje
5V
5V
3,52 V
3,52 V
3,52 V
3,52 V
3,52 V
3,52 V
3,52 V
3,52 V

Bus
60 MHz
66 MHz
50 MHz
60 MHz
66 MHz
60 MHz
66 MHz
60 MHz
66 MHz
66 MHz

Multiplicador
1,5
1,5
1,5
2
2
2,5
2,5
3

Breve Descripcin
La Arquitectura
Superescalar
trajo la 5 generacin
de la representacin
del procesador Intel486
DX a 33-MHz
Socket
4
4
5/7
5/7
5/7
5/7
5/7
7
7
7

VII.

PENTIUM CON TECNOLOGA MMX

1. CARACTERSTICAS GENERALES:

en 1997, multiprocesador tipo SIMD (una sola instruccin, mltiples datos). Con 57 nuevas
instrucciones, incluye nuevos tipos de datos. Este procesador es usado para mejorar el rendimiento del
Procesador en operaciones de DSP (Procesamiento digital de seales).
prediccin de ramificacin mejorada, ya que a travs de una prediccin dinmica, se usa un Buffer
para guardar las instrucciones que podran ser ramificadas (BTB: Branch Target Buffer), de esta
manera se predice el conjunto de instrucciones que con mayor probabilidad ser ejecutado.
Cuenta con un controlador de Interrupciones dentro del chip. Est fabricado en base a una
arquitectura Super Escalar (ejecuta dos instrucciones en paralelo, en un solo ciclo de reloj).
Mejora de prestaciones por instrucciones multimedia y doble memoria cach
Se usan algunas caractersticas para examinar y monitorear el rendimiento, ellas son:
BIST(Built - In Self Test), que es un test interno del Microprocesador, que analiza si hay alguna
deficiencia en el microcdigo, examina el cach de instrucciones, el de datos, y memorias ROM.
Test Standard de acceso de la IEEE 1149.1: que analiza a travs de Interfaz estndar.
Extensiones a la Depuracin de Hardware, que permiten depurar direcciones de Entrada/Salida,
tan bien como si se tratara de acceso a memoria.
Contadores internos usados para monitoreo de rendimiento y contadores de eventos.
Con respecto al Pentium Clsico ofrece las siguientes mejoras:
57 nuevas instrucciones internas para procesar con ms eficacia datos grficos, audio y de vdeo.
SIMD (Single Instruction Multiple Data), para realizar la misma operacin con diferentes datos
simultneamente, especialmente til con imgenes grficas, vdeo, audio y animaciones.
Capacidad de ejecutar dos instrucciones multimedia (MMX) en cada ciclo de reloj.
Doble cantidad de cach: 16KB para datos y 16 KB para instrucciones.
Doble bfferes de escritura y mejora de ejecucin de instrucciones en paralelo.
Voltaje menor (2,8V al interior). Esto da lugar a menor calentamiento, pero doble voltaje
2,8V/3,3V implica placas especiales. Los MMX para porttiles funcionan a 1,8V y 2,0V
internamente.

2. REGISTROS:
Soporta las Interrupciones Virtuales a travs del VIF (Flag de Interrupcin Virtual) y del VIP
(Interrupcin Virtual pendiente), ambos flags se ubican en el registro Eflags.
3. BUSES:
Bus de datos externo de 64 bits, con caractersticas para conservar la Integridad de los datos y un bus
de datos interno de 32 bits.
Ofrece un bus de direcciones de 32 bits
4. MEMORIA :
16 KB de cach para datos y 16 KB de cach para instrucciones. Se reduce el tiempo promedio de acceso
a memoria, y un acceso muy veloz a mayor cantidad de instrucciones y datos que han sido recin usados.
5. VELOCIDAD:
De 133 MHz, 166MHz, 200MHz y 233MHz para desktop, versiones de 150MHz, 166MHz (con
tecnologa de 0,25 micras), 200MHz, 233MHz y 266MHz (con tecnologa de 0,25 micras) para porttiles
y versiones OVERDRIVE para desktop de 125MHz, 150MHz, 166MHz, 180MHz y 200MHz.

VIII. PENTIUM PRO.

Tercera generacin de Pentium, en 1995, en 0,6 micras, para menor temperatura. Nueva forma de
ejecutar las instrucciones. El centro es un procesador RISC y las instrucciones CISC x 86 se forman a
partir de microinstrucciones RISC ms sencillas y rpidas. Es costoso, sin mejoras para aplicaciones de
comunicaciones y multimedia. Este procesador fue optimizado para aplicaciones de 32 bits.
1. CARACTERSTICAS TCNICAS:

21 millones de transistores, 5'5 millones en el ncleo y 15'5 millones en la memoria cache secundaria.
La CPU son dos chips puestos en cavidades independientes conectadas internamente. El
chip correspondiente a la memoria cache es ms pequeo que el del chip del ncleo, ya que la
disposicin de los transistores permite una mayor concentracin. El Pentium Pro inclua un cach
integrado de Nivel 2 de 256 K , adems de los cachs de Nivel 1 de 16K del procesador anterior

Ejecucin Dinmica
Basada en la combinacin de tres tcnicas: la prediccin de ramificaciones mltiples, el anlisis del
flujo de datos y la ejecucin especulativa.
o Prediccin de ramificaciones mltiples.
El Pentium Pro utiliza un algoritmo de prediccin de ramificaciones mltiples para anticipar saltos
en la ejecucin del flujo de instrucciones. Predice dnde puede encontrar en la memoria las
siguientes instrucciones que debe ejecutar con una precisin del 90%. Esto lo logra
porque adems de extraer instrucciones para su ejecucin, se adelanta y busca anticipadamente
posibles nuevas instrucciones de programa.
o Anlisis del flujo de datos
El anlisis del flujo de datos permite saber al microprocesador en qu orden ptimo puede o debe
ejecutar las instrucciones, ya que sabe la dependencia de unas respecto a otras.

o Ejecucin especulativa
Cuando ejecuta instrucciones (5 por ciclo de reloj), las instrucciones no se ejecutan en el mismo
orden con el que entran al microprocesador, se ejecutan en un "orden desordenado", lo que hace
que sea ms eficaz en el paso final, todos esos datos desordenados generados por la prediccin de
ramificaciones, se ordenan y se ensamblan esos paquetes de unidades de proceso para montar el
orden lgico en la secuencia de ejecucin del programa.
2. BUSES:
Bus de datos interno de 32 bits. Un bus de datos externo de 64 bits. Un bus de direcciones de 32 bits.
Preparado para ejecutar aplicaciones compiladas y desarrolladas para 32 bits. Las aplicaciones para 16
bits tienen una reduccin de rendimiento respecto a los Pentium. Tiene bus interno optimizado para
trabajar con las temporizaciones de conexin directa, lo cual imposibilita la conexin de la memoria
cache externa. Tiene un bus diseado para conectar varios Pentium Pro en paralelo que soporta el
protocolo MESI, es un microprocesador de 32 bits que incorpora una instruccin ms(mover datos
condicionalmente) que supone una mayor prediccin de ramificaciones en la ejecucin.
3. MEMORIA
Con un cach primario de 16 KB, 8 para datos y 8 para instrucciones y un cach secundario de 256 KB a
512 KB, que simplifican el diseo de Sistemas Multiproceso. La memoria cach de segundo nivel, est en
el propio chip, y se comunica con la CPU a la misma velocidad que trabaja internamente. El encapsulado
incluye procesador, cach del mismo nivel e interfaz del bus.
4. VELOCIDAD
A133MHz. Aument las etapas de canal de 5 a 14 , con tres canales en lugar de dos , para as lograr una
velocidad de ejecucin mucho ms alta. El rendimiento de este procesador est a la par con el
rendimiento del Pentium 2, el AMD K6 y el CYRIX6x86MX en aplicaciones ofimticas, pero en las
aplicaciones multimedia y en los juegos es superado.
Modelo
Pro 150
Pro 180
Pro 200
Pro 166
Pro 200
Pro 200

Frecuencia
150 MHz
180 MHz
200 MHz
166 MHz
200 MHz
200 MHz

Tecnologa
0,6
0,35
0,35
0,35
0,35
0,35

Cach L2
256 Kb
256 Kb
256 Kb
512 Kb
512 Kb
1 Mb

Voltaje
3,1 V
3,3 V
3,3 V
3,3 V
3,3 V
3,3 V

Bus
60 MHz
60 MHz
66 MHz
66 MHz
66 MHz
66 MHz

Multiplicador
2,5
3
3
2,5
3
3

IX. PENTIUM II
1.

CARACTERSTICAS GENERALES:

Utiliza tecnologa MMX de Intel, como: sonido intenso, colores brillantes, rendimiento 3D
realstico, animacin y video fluido
Utiliza tecnologa de alto desempeo Dual Independent Bus (Bus Dual Independiente) para entregar
un amplio ancho de banda adecuado para su elevado poder de procesamiento.
El encapsulado Single Edge Contact (S.E.C) incluye 512KB de cache dedicada de nivel dos (L2).
Diseada para desktops, estaciones de trabajo y servidores de alto desempeo. Completamente
compatible con las generaciones precedentes de procesadores de Arquitectura Intel.
57 instrucciones nuevas, para manipular y procesar datos de video, audio y grficas. Estas
instrucciones estn orientadas a sucesiones paralelas y repetitivas que con frecuencia se encuentran en
las operaciones de multimedia.
Se incorpora bus AGP para tarjeta grfica.
placas que soportan hasta dos procesadores Pentium II.
7,5 millones de transistores
Procesador P6

La arquitectura de Doble Bus Independiente (DIB)

dos buses independientes el bus de la cach L2 y el bus del sistema entre el procesador y la memoria
principal, el procesador accede a los datos a travs de sus buses simultneamente y en paralelo, en
lugar de forma secuencial como en un sistema de bus simple, la arquitectura DIB permite a la cach
L2 del procesador Pentium II operar al doble de velocidad de la cach L2 de los Pentium.
El bus del sistema de procesamiento por canalizacin permite transacciones mltiples simultneas (en
lugar de transacciones nicas secuenciales), acelerando el flujo de la informacin dentro del sistema y
elevando el rendimiento total.
Estas mejoras en la arquitectura DIB aumentan hasta tres veces el ancho de banda sobre un sistema de
bus nico.
La Tecnologia MMX
La tecnologa MMX mejora compresin/descompresin de video, tratamiento de imgenes,
criptografa y el procesamiento de E/S, operaciones, que son comunes, por la expansin de Internet.
tcnica de Instruccin Simple de mltiples Datos (SIMD). Las aplicaciones multimedia y de
comunicaciones con frecuencia usan ciclos repetitivos que ocupan 10 por ciento o menos del cdigo
total de la aplicacin, pero son responsables de hasta el 90 por ciento del tiempo de ejecucin.
La Ejecucin Dinmica
La ejecucin dinmica hace que el procesador sea ms eficiente manipulando datos en lugar de slo
procesar una lista de instrucciones. La ejecucin dinmica permite al procesador alterar y predecir el
orden de las instrucciones. Consta de:
o El Anlisis del Flujo de Datos
o La Ejecucin Especulativa: elimina las limitaciones de la secuencia lineal de la ejecucin de
instrucciones con las fases tradicionales de recogida y ejecucin de la instruccin. Se pueden
descodificar hasta 3 instrucciones por ciclo de reloj. Estas instrucciones descodificadas se
colocan en un "buffer", que puede contener hasta 40 instrucciones, que se pueden ejecutar
desde este "buffer" cuando estn disponibles sus operadores (a diferencia del orden de
instrucciones). Se pueden ejecutar hasta 4 por ciclos de reloj.
o Prediccin de ramificaciones mltiple
Supercanalizacin
El canal de los procesadores P6 consta de 12 fases frente a las 5 del procesador Pentium y las 6 del
procesador Pentium con tecnologa MMX, por lo que el procesador obtiene una frecuencia 50% superior
a la del Pentium con la misma tecnologa de fabricacin. El sofisticado mecanismo de prediccin de

bifurcacin de dos niveles y de formacin adaptable de la arquitectura del procesador Pentium II es

fundamental para mantener la eficacia de la microarquitectura supercanalizada.
Combinacin de escritura
Con la tecnologa de combinacin de escritura (Write Combining) de la arquitectura P6 se puede
conseguir un rendimiento E/S en grficos muy elevado. Combina varias escrituras en parte de la memoria
(ejemplo, en el "buffer" de marcos para el controlador de vdeo) declarada como tipo WC en una nica
operacin de escritura de rfaga. El chipset combina an ms estas escrituras, llevando a una elevada
velocidad de E/S de grficos.
Funciones de prueba y control del rendimiento
Built-in Self Test (BIST) proporciona cobertura contra fallos integrada para el microcdigo y PLA
grandes, adems de pruebas de cach de instrucciones, cach de datos, Translation Lookaside Buffers
(TLB) y ROM.
El Encapsulado S.E.C.C.
El Encapsulado S.E.C.C. (single edge contact cartridge) permite niveles de rendimiento ms altos.
El ncleo y la cach L2 estn totalmente encerrados en un cartucho de plstico y metal para permitir
la operacin a altas frecuencias.
puede usar la misma arquitectura de doble bus independiente utilizada en el Pentium Pro.
El conector "slot 1" reemplaza al zcalo PGA utilizado en los sistemas anteriores.
2.

BUSES :

Bus de datos interno de 32 bits adems de un bus externo de 64 bits. Un bus de direcciones de 32 bits.
3.

MEMORIAS:

32 KB de Cach L1, 16 para datos y 16 para direcciones. La cach L2 de 512 KB trabaja a la mitad de
frecuencia del Microprocesador.
4.

VELOCIDAD:
Modelo
PII 233

Frecuencia
233Mhz.

PII 266

266Mhz

PII 300

300Mhz

PII 333
PII 350
PII 400

333Mhz
350Mhz
400Mhz

Tecnologa
0,35
0,35
0,25
0,35
0,25
0,25
0,25
0,25

Voltaje Core
2,8 v
2,8 v
2,0 v
2,8 v
2,0 v
2,0 v
2,0 v
2,0 v

Voltaje I/O
3,3

Bus
66Mhz

Multiplicador
3,5

3,3

66Mhz

3,3

66Mhz

4,5

3,3
3,3
3,3

66Mhz
100Mhz
100Mhz

5
3,5
4

X. PENTIUM CELERON
1.

CARACTERSTICAS GENERALES:

En 1999, para aplicaciones industriales, transacciones comerciales y comunicaciones. Optimizado para

aplicaciones de 32 bits y posee el juego de instrucciones MMX, para tratamiento de imgenes y
Procesamiento de Video. Con dos empaquetados distintos:

S.E.P.P compatible con el Slot 1, similar al de los Pentium II (S.E.C.C.), sin la cubierta de plstico.

PPGA (Plastic pin grid array), para 370 pines similar al de los Pentium Classic y Pentium Pro, pero
con distinto zcalo. Se utiliza el Socket 370, incompatible con los socket 7 y 8 y con Slot 1.

Incorpora 7,5 millones de transistores en los modelos 266 MHz a 300 MHz y 9,1millones a partir del
300A, este incremento se debe a la integracin de la memoria cach de segundo nivel. Para equipos
econmicos y suplantar al Pentium MMX. Con cach de 128KB, capaz de trabajar con overclocking con
el bus de 100MHz.
2. BUSES:
Bus de datos interno de 32 bits, un bus de datos externo de 64 bits y un bus de direcciones de 32 bits.
3. MEMORIAS:
32 Kb de cach L1, 16 KB para datos y 16 KB para instrucciones. No poseen cache L2, en los de 266
MHz hasta 300 MHz, los dems cuentan con cach L2 de 128 KB, no disponen en el encapsulado de la
cach L2. Tiene un nuevo chipset, para un solo procesador, 3 slots PCI y solo 2 DIMMS de 512KB.
4. VELOCIDAD:

XI.
1.

PENTIUM II XEON
CARACTERSTICAS GENERALES:

El procesador Intel Pentium II Xeon, est orientado a computacin tcnica y empresarial. Para
aplicaciones de servidores, comercio electrnico, planificacin de recursos de empresa y servicio de
ayuda a la decisin. Algunas caractersticas del Pentium II Xeon, son:

2.

Velocidad y rendimiento para aplicaciones grficas, de ingeniera, CAD, y financieras y de proceso de

imgenes para estaciones de trabajo.
Rendimiento a nivel empresarial, adems de caractersticas de fiabilidad y facilidad de uso para
aplicaciones para servidores de misin crtica.
Escalable con soporte multiproceso hasta un mximo de 8 procesadores, compatibilidad con sistemas
de ms de 8 procesadores con tecnologas de agrupacin de sistemas (clustering) como la arquitectura
NUMA y VI, y compatibilidad con memoria expandida de 36 bits para usar ms de 4 GB de memoria.
7,5 millones de transistores. Primer microprocesador que incorpora una interfaz de bus de
administracin del sistema dentro del cartucho, dos nuevos componentes, interfaz para comunicarse
con otro hardware y software de administracin del sistema.
ASPECTOS TCNICOS

Sensor Trmico:
Caractersticas avanzadas para proteccin contra condiciones trmicas catastrficas, como la falla de un
ventilador de enfriamiento o la eliminacin del disipador de calor. Un diodo trmico instalado en el
ncleo supervisa continuamente la temperatura del ncleo y puede iniciar un apagado sin problemas del
sistema antes de que ocurra algn dao.

Comprobacin y Correccin de errores:

Incluye comprobacin y correccin de errores, que ayuda a proteger datos de misin crtica. Todos los
errores se registran y el sistema puede registrar los ndices de errores para identificar componentes
fallidos del sistema, corrigiendo automticamente errores de un nico bit y alertando al sistema de
cualquier error de doble bit.
Comprobacin de Redundancia Funcional (FRC):
Compara resultados de mltiples procesadores y comprueba si hay discrepancias. En un par de FRC, un
procesador acta como "director" y el otro como comprobador. El comprobador avisa al sistema si detecta
alguna diferencia entre los resultados de los procesadores.
Bus de Administracin del Sistema:
Interfaz de bus de administracin del sistema, con funciones de facilidad de uso:
ROM PI: de informacin sobre procesador, contiene especificaciones operacionales nicas, adems
de informacin de control acerca del procesador individual en el cual reside.
EEPROM en Blanco: no contiene datos cuando sale de fbrica. Los fabricantes de sistemas o
distribuidores de procesadores tienen la opcin de incluir los datos que deseen en esta ROM.
3. BUS DE DATOS:
Bus de datos interno de 32 bits, bus de datos externo de 64 bits. Su bus de direccin es de 32 bits
4. MEMORIAS:
512 KB, 1 MB y 2 MB de memoria cach L2, para soporte a servidores y estaciones de trabajo que
utilizan multiprocesadores. Contiene una ROM de informacin sobre el procesador ROM PI, con
especificaciones operacionales e informacin de control acerca del procesador individual, incluye:

Encabezados de direccionamiento slidos que hacen posible flexibilidad de programacin y

compatibilidad ascendente.
Nmero de especificacin QDF/S y bit de estado de produccisador.
Informacin sobre el ncleo, incluidos CPUID, frecuencia mxima, voltaje y tolerancia de voltaje.
Informacin sobre la memoria cach L2: tamao, nmero de componente, voltaje y tolerancia de
voltaje.
Informacin sobre la revisin del cartucho y subcapas.
Nmero de parte y firma electrnica nica del procesador.
Informacin de referencia trmica para el control de la temperatura.

Cuenta con un dispositivo EEPROM (Electrically Erasable and Programmable Read-Only Memory) vacio
al salir de fbrica. Los fabricantes de sistemas o distribuidores de procesadores pueden incluir datos que
deseen en esta ROM: especificaciones del sistema, valores predeterminados de instalacin, supervisin
del entorno, etc.
5. VELOCIDAD:
Modelo
Xeon 400
Xeon 400
Xeon 450

Frecuencia
400Mhz.
400Mhz.
450Mhz.

Tecnologa
0,25
0,25
0,25

Cach L2
512 KB
1 MB
2 MB

Voltaje Core
2,0 V
2,0 V
2,0 V

Voltaje I/O
2,5 V
2,5 V
2,5 V

Bus
100Mhz
100Mhz
100Mhz

Multiplicador
4
4
4

XII.
1.

PENTIUM III

CARACTERSTICAS GENERALES:

Presenta extensiones "Streaming SIMD" con 70 nuevas instrucciones para acelerar el proceso y mejorar
los resultados en las aplicaciones avanzadas de tratamiento de imgenes, sonido y vdeo 3D, acceso a
web, reconocimiento de voz, interfaces de usuario. Algunas de las caractersticas de este procesador son:

3D: puede utilizar un mayor nmero de polgonos y efectos luminosos avanzados, para aspecto ms
realista, mayor nmero de objetos en una escena determinada y reflejos y efectos de sombreado
presentados en tiempo real.
Animacin: incorporan un mayor grado de realismo y de interactividad.
Tratamiento de imgenes: mayor frecuencia de fotogramas, profundidad de color y algoritmos de
proceso de imgenes para trabajar con imgenes grandes y complejas sin esperas.
Vdeo: dado que los archivos de vdeo suelen ser muy grandes, las ventajas que el procesador tiene
para las imgenes fijas son an ms importantes para la edicin y visualizacin de vdeo.
Tecnologa de proceso CMOS de 0,25, el ncleo con 9,5 millones de transistores. Nmero de serie
con comunicacin automtica proporciona a las aplicaciones de seguridad, autenticacin y gestin del
sistema una nueva y potente herramienta para identificar sistemas individuales. Disponibles en el
encapsulado de contacto nico 2 (S.E.C.C.2).

2. BUSES:
Posee un bus de datos interno de 32 bits, bus de datos externo de 64 bits y bus de direcciones de 32 bits.
Caractersticas del bus:
El bus de sistema admite varias transacciones para incrementar la disponibilidad del ancho de banda.
Tambin proporciona un soporte sin problemas para dos procesadores, lo que hace posible el
multiproceso simtrico bidireccional de bajo coste y proporciona un incremento significativo del
rendimiento para sistemas operativos multitarea y aplicaciones de lectura mltiple.

Seales del bus de sistema de solicitud y respuesta/direccin con proteccin de paridad con un
mecanismo de reintento para garantizar la integridad y fiabilidad de los datos.

3. MEMORIAS:
32KB de cach L1 sin bloqueo y 512KB de cach L2 sin bloqueo para acceso rpido a datos de prioridad,
almacenamiento cach para un mximo de 4GB de espacio en memoria direccionable.

4. VELOCIDAD:
550 MHz, 500 MHz y 450 MHz que amplan la potencia de proceso al dejar margen de rendimiento para
los medios de Internet, de comunicaciones y los profesionales.

PENTIUM ITANIUM
(ARQUITECTURA IA64)
El Itanium, nombre en cdigo Merced, primer microprocesador de la arquitectura Intel Itanium (antes
IA64, creada por Hewlett-Packard y desarrollada conjuntamente) que Intel lanz al mercado en el 2001.
Este procesador utiliza un proceso de 180 nm y dispona de 32 KB de memoria cach L1 (16 para datos y
16 para instrucciones), 96 KB de cach L2 integrada en el ncleo y 2 4 MB de cach de tercer nivel
exterior al ncleo. Estaba disponible en versiones a 733 u 800 MHz. La arquitectura del Itanium se
diferencia drsticamente de las arquitecturas x86 y x86-64, se basa en un explcito paralelismo a nivel de
instruccin, con el compilador tomando decisiones sobre qu instrucciones deben ejecutarse en paralelo,
lo que permite que procesador ejecute hasta seis instrucciones por ciclo de reloj. A diferencia de otras
arquitecturas superescalares, Itanium no precisa de hardware elaborado para seguir la pista de las
dependencias de las instrucciones durante la ejecucin paralela.

Se basa en la tecnologa EPIC (Explicitly Parallel Instruction Computing - Codificacin de

Instrucciones Explcitamente en paralelo).
Utiliza tres cachs: Dos caches L1 y L2 estn integradas es decir, que residen en la CPU. Una tercera,
L3, reside en el encapsulado y contiene 4MB.
Mejoras en la coma flotante: Se han incluido 128 registros de 82 bits, en dos tipos de registro: de
propsito general y de coma flotante.
128 registros de 64+1 bit de propsito general, el bit adicional es el bit NaT (Not a Thing) extra que
indica si los datos almacenados en el registro son vlidos.

La Tecnologa EPIC
La Prediccin: el compilador intenta hacer predicciones lo ms precisas posible para las ramas de
cdigo que se usan actualmente, esto limita los clculos innecesarios.
La Especulacin: puede cargar instrucciones y datos a la CPU antes de que sean necesitados o no
si no lo son, haciendo que el procesador parezca de esta manera una cach. Esta carga inicial se
hace cuando el procesador est en reposo. La especulacin limita la latencia (espera) de memoria.

PENTIUM IV
(ARQUITECTURA X86-64 BITS)
Microprocesador de sptima generacin basado en la arquitectura x86, se ha diseado partiendo casi de
cero. En 2004, se agreg el conjunto de instrucciones x86-64 de 64 bits al tradicional set x86 de 32 bits.
Basado en la arquitectura NetBurst (microarquitectura), que se basa en los siguientes pilares:
Hyper Pipelined Technology;
Advanced Dynamic Execution;
Bus de Sistema de 400 MHz;
Unidad Multimedia y de Coma
Execution Trace Cache;
Flotante Mejorada;
Rapid Execution Engine;
Streaming SIMD Extensions 2 (SSE2).
Advanced Transfer Cache;
Nombres en cdigo, por la evolucin de las versiones, son: Willamette (180 nanmetros), Northwood
(130 nm), Gallatin (Extreme Edition, tambin 130 nm), Prescott (90 nm) y Cedar Mill (65 nm).
Hyper Pipelined Technology
Principal cambio interno: dentro del microprocesador, los datos pasan por "pipelines" (canales de
datos), de un nmero determinado de etapas.
En un Pentium con arquitectura P6 (Pentium Pro, Pentium II, Pentium III y Celeron), el pipeline tiene
10 etapas; en el Pentium 4, hay 20 etapas (el rendimiento baja por este motivo).
La ventaja: permite alcanzar mayores velocidades de reloj (ms MHz). Lo que busca Intel es perder
parte del rendimiento para poder recuperarlo a fuerza de GHz.
Bus de Sistema de 400 MHz
En realidad, no son 400 MHz "fsicos", sino 100 MHz cudruplemente aprovechados con una especie de
"doble DDR", por ello, el multiplicador a seleccionar en la placa para el modelo de 1,4 GHz (1400 MHz)
es 14x. Estos 400 MHz "equivalentes", mejorarn el rendimiento de aplicaciones profesionales y
multimedia (renderizado y edicin de vdeo), y juegos 3D. La trasferencia que se alcanza son 3,2 GB/s.
Rapid Execution Engine
Algunas partes del Pentium 4 funcionan al doble de la velocidad de reloj; es decir a 3 GHz en el modelo
de 1,5 GHz, las dos unidades aritmtico-lgicas de enteros (ALUs). Debera aumentar la velocidad en
aplicaciones "no matemticas" pero no lo consigue, debido al exceso de etapas del pipeline.
Cach y otras caractersticas
La cach L2, integrada en el micro y con bus de 256 bits, es una mejora de la tecnologa "Advanced
Transfer Cache" del Pentium III; alcanza 48 GB/s en el uP de 1,5 GHz, el doble de lo que hace un
Pentium III de la misma velocidad.
Execution Trace Cache y Advanced Dynamic Execution: mejoran ejecucin especulativa y prediccin
de ramificaciones (branch prediction), supliendo la prdida de rendimiento por el nuevo pipeline.

Operacin : como es una arquitectura CISC implementada con un ncleo RISC, el pipeline del ncleo
RISC tiene del orden de 20 etapas y algunas micro-ops requieren mltiples pasos de ejecucin (Pipeline
ms largo).
1. Fetch de instrucciones de memoria in order del programa esttico.
2. Traduccin de instrucciones en una o ms instrucciones (micro-operaciones) RISC de largo fijo
(118 bits).
3. Ejecucin de micro-ops en el pipeline superescalar.
4. Las micro-ops pueden ser ejecutadas fuera de orden (out of order)
5. Los commit de resultados se hacen en el orden del flujo de programa original.