Você está na página 1de 271

UNIVERSIDADE ESTADUAL DE CAMPINAS

Faculdade de Engenharia Eltrica e de Computao


Departamento de Sistemas e Energia

Eletrnica de
Potncia

Jos Antenor Pomilio

Publicao FEEC 01/98


Fevereiro de 1998
Revisado em Julho de 2014

Apresentao
O texto que se segue foi elaborado para a disciplina "Eletrnica de Potncia"
ministrada nos cursos de ps-graduao em Engenharia Eltrica na Faculdade de Engenharia
Eltrica e de Computao da Universidade Estadual de Campinas.
Este um material que vem sofrendo freqentes atualizaes, em funo da constante
evoluo tecnolgica na rea da Eletrnica de Potncia, alm do que, o prprio texto pode
ainda conter eventuais erros, para os quais pedimos a colaborao dos estudantes e
profissionais que eventualmente fizerem uso do mesmo, enviando ao autor uma comunicao
sobre as falhas detectadas.
Os resultados experimentais includos no texto referem-se a trabalhos executados pelo
autor, juntamente com estudantes e outros pesquisadores e foram publicados em congressos e
revistas, conforme indicado nas referncias bibliogrficas.
Textos semelhantes foram, ou esto sendo produzidos referentes s disciplinas de
"Fontes Chaveadas" e Eletrnica de Potncia para Gerao, Transmisso e Distribuio de
Energia Eltrica.

Campinas, 2 de agosto de 2014


Jos Antenor Pomilio

Jos Antenor Pomilio engenheiro eletricista, mestre e doutor em Eng. Eltrica pela
Universidade Estadual de Campinas. De 1988 a 1991 foi chefe do grupo de eletrnica de
potncia do Laboratrio Nacional de Luz Sncrotron. Realizou estgios de psdoutoramento junto Universidade de Pdua e Terceira Universidade de Roma, ambas na
Itlia. Foi presidente e membro da diretoria em diversas gestes da Associao Brasileira
de Eletrnica de Potncia SOBRAEP, foi membro do comit administrativo da IEEE
Power Electronics Society durante quatro anos; tambm foi membro eleito do Conselho
Superior da Sociedade Brasileira de Automtica. editor associado da Transactions on
Power Electroncs (IEEE), tendo sido editor da revista Eletrnica de Potncia (SOBRAEP).
professor da Faculdade de Engenharia Eltrica e de Computao da Unicamp desde
1984, sendo atualmente o diretor da FEEC. Orientou 20 dissertaes de mestrado e 15 teses
de doutorado, publicou mais de 60 artigos em peridicos nacionais e internacionais e cerca
de 200 artigos em congressos internacionais e nacionais. Participou como executor ou
colaborador em diversos projetos conjuntos com empresas e coordenou 15 projetos com
financiamento pblico (FAPESP, CNPq, CAPES, FINEP). assessor ad-hoc de diversos
rgos de financiamento pblicos e revisor em mais de uma dezena de publicaes
cientficas internacionais.

ii

Contedo
INTRODUO
1. COMPONENTES SEMICONDUTORES DE POTNCIA
2. TCNICAS DE MODULAO DE POTNCIA
3. CONVERSORES CA-CC - RETIFICADORES
4. CONVERSORES CC-CC PARA ACIONAMENTO DE MQUINAS DE
CORRENTE CONTNUA
5. TOPOLOGIAS BSICAS DE FONTES CHAVEADAS
6. CONVERSORES CC-CA COMO FONTES DE ALIMENTAO COM
FREQUNCIA FIXA
7. CONVERSORES CC-CA PARA ACIONAMENTO DE MQUINA DE INDUO
TRIFSICA
8. INVERSORES DE TENSO COM COMUTAO SUAVE
9. INVERSORES E RETIFICADORES DE CORRENTE COM COMUTAO
SUAVE
10. CONVERSORES CA-CA: VARIADORES DE TENSO E CICLOCONVERSORES
11. DIMENSIONAMENTO DE SISTEMAS DE DISSIPAO DE CALOR PARA
DISPOSITIVOS SEMICONDUTORES DE POTNCIA

iii

Eletrnica de Potncia

J. A. Pomilio

ELETRNICA DE POTNCIA - INTRODUO AO CURSO


Este curso faz uma apresentao de dispositivos semicondutores, topologias de circuitos e de
aplicaes eletrnicas de potncia. Inicialmente apresentado um breve histrico da produo e
utilizao industrial da eletricidade, indicando-se o surgimento e a evoluo do que hoje chamada
Eletrnica de Potncia.
A figura 1, bem como outras imagens, utilizadas em campanhas publicitrias da empresa Pirelli,
ilustra a idia de que a potncia, sem controle, no tem utilidade. A domesticao da energia e, em
especial, da eletricidade, so fatores determinantes para as transformaes que tm ocorrido na
humanidade nos ltimos trs sculos.
A importncia da Eletrnica de Potncia nesse contexto que essa tecnologia a que permite
implementar estratgias de controle eficazes na produo, transporte e uso final da energia eltrica.

Figura 1 Peas publicitrias da Pirelli (1998)


http://www.pirelli.com/corporate/en/company/brand/advertising/98-99-camp/default.html#.TxxK66Xy-MQ

http://www.dsce.fee.unicamp.br/~antenor

Eletrnica de Potncia

J. A. Pomilio

Uma breve histria da eletricidade industrial e da eletrnica de potncia


As foras da natureza, desde o incio da civilizao, foram utilizadas para realizar trabalhos que
facilitassem a atividade humana. Fosse a fora das guas, dos ventos ou animal, a tecnologia evoluiu no
sentido de tornar possvel ao Homem o aproveitamento controlado dessa energia.
A energia elica, como sabido, sazonal e um aproveitamento perene possvel apenas em
poucas localidades. J a energia hidrulica, embora tambm sofra sazonalidades, est disponvel de modo
muito mais regular. Por essa razo, as instalaes industriais (como moinhos e serrarias), instalavam-se ao
lado dos cursos dgua. A inveno da mquina a vapor, no sculo XVIII, pela primeira vez tornou
possvel a instalao das instalaes industriais em locais distantes dos cursos dgua.

Figura
2 Exemplos de aproveitamento de energia (imagens Microsoft).
Seja com mquinas elicas, hidrulicas ou a vapor, a transmisso da energia se fazia de forma
mecnica, por meio de eixos, roldanas, engrenagens, etc., como ilustra a figura 3. O controle
independente de cada tipo de maquinrio era, assim, de maior complexidade e limitado em termos de
flexibilidade de aplicaes. Em outras palavras, a energia mecnica no se constitui em um bom vetor
energtico, ou seja, difcil de ser levada de um local a outro e conveniente transformada.

Figura 3 Transmisso mecnica de fora motriz: trao animal, roda dgua e mquina a vapor

http://www.dsce.fee.unicamp.br/~antenor

Eletrnica de Potncia

J. A. Pomilio

Possivelmente a grande vantagem da eletricidade sobre outras formas de energia seja exatamente
sua portabilidade e facilidade de transformao. Ou seja, muito fcil levar energia eltrica de um local a
outro e tambm transform-la em movimento, em luz, em calor, etc. Nesse contexto, considera-se que a
eletricidade , atualmente, o melhor vetor energtico. Por outro lado, sofre de uma grande limitao, que
a impossibilidade de armazenagem direta de eletricidade em quantidades significativas.
A eletricidade
A eletricidade, como tema de investigao cientfica remonta ao sculo XVIII. A produo de
eletricidade, ao longo de quase todo o sculo XIX provinha essencialmente de reaes eletroqumicas,
fontes de Corrente Contnua (CC), graas s descobertas de Alessandro Volta em 1800.
As pesquisas durante a primeira metade do sculo XIX resultaram nas descobertas das leis
fundamentais do eletromagnetismo. As descobertas de Michael Faraday e Joseph Henry, de forma
autnoma, em 1831, fazendo a vinculao dos fenmenos eltricos aos magnticos abriram as portas para
outras formas de produo de energia eltrica, em maior quantidade e, portanto, aplicao produtiva da
eletricidade.

Faraday

Henry

Poucos anos depois, conhecida a propriedade de campos eletromagnticos interagirem entre si,
produzindo ao mecnica, comearam os desenvolvimentos dos motores eltricos1.
O desenvolvimento dos motores CC comea em 1832, com William Sturgeon. Seguiram-se os
desenvolvimentos realizados por Emily and Thomas Davenport em 1837, levando a um motor CC com
comutador. No havia, no entanto, suprimento de energia adequado para estes dispositivos.
Em 1856 Werner Siemens desenvolveu uma mquina eletromecnica, qual denominou
dnamo, com objetivo de substituir as baterias eletroqumicas nos sistemas telegrficos2. Em 1867 ele
aperfeioou o invento com a introduo de um sistema de auto-excitao, tendo enunciado o princpio de
reversibilidade, ou seja, que a mesma mquina poderia atuar como gerador ou motor.

http://en.wikipedia.org/wiki/Electric_motor
Massimo Guarnieri, The Beginning of Electric Energy Transmission: part One, IEEE Industrial Electronics Magazine,
March 2013. http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6482228
2

http://www.dsce.fee.unicamp.br/~antenor

Eletrnica de Potncia

J. A. Pomilio

Figura 4 Bateria de Volta


http://upload.wikimedia.org/wikipedia/commons/thumb/5/54/VoltaBattery.JPG/450px-VoltaBattery.JPG

Em 1869, Zenobe Gramme patenteia o dnamo (gerador CC), aproveitando o princpio de autoexcitao explicitado por Siemens e a inveno dos anis coletores criado por Antonio Pacinotti em 1865.
Ao conectar duas destas mquinas em paralelo, sendo que apenas uma era acionada mecanicamente,
observou que uma delas passara a rodar e desenvolver torque em seu eixo, ou seja, atuava como motor.
Assim, usando uma mesma estrutura construtiva de mquina eltrica, criou uma verso prxima ao atual
motor CC. Tinha-se, assim a possibilidade de gerar eletricidade em quantidades adequadas para seu uso
industrial. A produo industrial do dnamo de Gramme se inicia em 1871. Mais do que isso, a
experincia de Gramme demonstrou ser possvel transmitir energia eltrica atravs de fios condutores, ou
seja, tornava-se possvel que a fonte de energia e as cargas no mais estivessem no mesmo local.
Durante a dcada de 80 do sculo XIX, impulsionado pelos trabalhos e investimentos de Thomas
Edison, amplia-se a produo e o aproveitamento da eletricidade em sua forma CC. A transmisso da
energia se dava em distncias relativamente curtas, uma vez que o nvel de tenso era reduzido (110 V)
por razes de segurana.
O aumento da demanda por eletricidade e a necessidade de aumentar a distncia de transmisso
apontavam para a elevao da tenso, o que encontrava severas limitaes em termos de isolao dos
condutores e proteo dos usurios.
Ao mesmo tempo, avanavam estudos para o uso de corrente alternada. Em 1881 Gaulard e Gibbs
construram um dispositivo que pode ser considerado um transformador primitivo, com ncleo aberto,
que permitia obter tenso CA de sada isolada da tenso aplicada na entrada. Denominaram esse
dispositivo de gerador secundrio, o qual foi inicialmente usado para alimentao de lmpadas de arco.
A gerao de tenso CA era feita pelos dnamos, sem uso do comutador, coletando a tenso por
meio de anis diretamente na bobina do rotor.
Em 1884 Gaulard constri uma linha de transmisso CA de 34 km de extenso, 2 kV, 130 Hz.
Seus geradores secundrios tiveram os enrolamentos de entrada conectados em srie e as asadas,
isoladas, alimentavam as cargas no nvel adequado de tenso.

http://www.dsce.fee.unicamp.br/~antenor

Eletrnica de Potncia

J. A. Pomilio

Figura 5 Dnamo de Siemens3 (esq.) e de Gramme (dir)4 e dnamo de seis polos5 patenteado por Ren
Thury em 1883 (abaixo).
Nesse mesmo ano Galileo Ferraris desenvolveu estudos sobre o dispositivo de Gaulard e
identificou a existncia de defasagem entre tenso e corrente, definindo potncia ativa e fator de potncia.
Em 1885, o mesmo Ferraris produziu um campo girante a partir de duas tenses defasadas, sendo
considerado, juntamente com Tesla, inventor do motor de induo.
Ainda em 1885, Ott Blthy construiu esse dispositivo com um ncleo fechado, denominando-o
de transformador. A inveno do transformador permitiu, por meio do ajuste das relaes de espiras, a
efetivao do conceito de transmisso de energia em CA, com diversos transformadores alimentados por
uma mesma fonte de tenso e com secundrios independentes.
Em 1888, Nikola Tesla inventa o motor de induo. As vantagens do uso de CA para transmisso
e distribuio de energia eltrica fizeram desta tecnologia a responsvel pela formidvel expanso da
eletrificao a partir do final do sculo XIX.
O funcionamento dos motores CA em velocidade constante, no entanto, impedia seu uso em
aplicaes que exigiam alterao na velocidade, como em veculos (trens, bondes, etc.) ou alguns
processos industriais, como laminadoras. Nestas aplicaes, o motor CC mantinha seu predomnio,
exigindo o fornecimento de energia em corrente contnua, em potncias relativamente elevadas.
Os sistemas de transmisso de energia em CC assumiram valores compatveis com as aplicaes
de transporte: 600 V em uso urbano (bondes), 1,5 kV em uso ferrovirio (vias isoladas). Alguns sistemas
de transmisso com tenso mais elevada foram testados no final do sculo XIX, fazendo uso de
associaes srie de geradores e de cargas. As limitaes tcnicas de tal soluo, combinadas com a
rpida implantao de sistemas CA, manteve linhas de alimentao CC limitadas aos sistemas de
transporte.

http://www.siemens.com/history/en/news/1057_dynamoelectric_principles.htm
http://www.hbci.com/~wenonah/history/img/ed10.jpg
5
http://commons.wikimedia.org/wiki/File:Rene_Thury_six_pole_dynamo.jpg
4

http://www.dsce.fee.unicamp.br/~antenor

Eletrnica de Potncia

J. A. Pomilio

Figura 6 Gerador secundrio de Gaulard e Gibbs6 (esq.) e Transformador de Blthy7 (dir)

Figura 7 Nikola Tesla, seu motor de induo8 e ilustrao no pedido de patente9


6

http://upload.wikimedia.org/wikipedia/commons/1/15/DMM_18206_Verteiltransformator_Gaulard_und_Gibbs.jpg
http://en.wikipedia.org/wiki/File:DBZ_trafo.jpg
8
http://www.sciencemuseum.org.uk/images/object_images/535x535/10323393.jpg
9
http://twinkle_toes_engineering.home.comcast.net/~twinkle_toes_engineering/tesla_patent_381968.gif
7

http://www.dsce.fee.unicamp.br/~antenor

Eletrnica de Potncia

J. A. Pomilio

Figura 8 Bonde eltrico em Campinas 10 e controle reosttico de velocidade.


O incio da eletrnica
No incio do sculo XX, a partir de experimentos realizados por Edison, que introduziu um eletrodo
com potencial positivo em sua lmpada de filamento para evitar que houvesse deposio de material no
bulbo, Ambrose Fleming 11 identificou a capacidade de este dispositivo atuar como retificador. Ou seja,
converter uma alimentao CA em CC. Uma vez que a produo de eletricidade se faz em CA, essa
inveno possibilitou o processamento da energia eltrica de forma a se adequar s cargas CC.
Foram tambm desenvolvidos outros dispositivos retificadores, como as vlvulas a arco de
mercrio 12, mais adequadas a aplicaes de potncia elevada, devido maior capacidade de conduo de
corrente devido ao plasma criado pelo arco. Seu uso permitiu substituir os grupos motores-geradores para
produo de corrente contnua. Necessria aos sistemas de trao 13.
Nos anos 20 do sculo passado surgiu a Thyratron 14, que no um dispositivo vcuo, uma vez
que seu interior ocupado por algum gs, responsvel por ampliar a quantidade de ons e, em
conseqncia, a capacidade de conduo de corrente. Seu comportamento o de um interruptor que
acionado por um terminal de disparo.
Com este dispositivo foi possvel aprimorar os processos alimentados em CC pois se tornou
vivel o ajuste do valor da tenso e/ou corrente por meio de uma retificao controlada.

10

A CCTLF inaugurou seu sistema de bondes eltricos com bitola mtrica em 24 de junho de 1912. O carto postal mostra o
veculo 38 na Avenida Andrade Neves em 1920. http://www.skyscrapercity.com/showthread.php?t=470828
11
http://www.radio-electronics.com/info/radio_history/valve/hov.php
12
http://en.wikipedia.org/wiki/Mercury_arc_valve
13

Frank Dittmann, The development of power electronics in Europe, acessvel em


www.ieeeghn.org/wiki/images/a/a7/DITTMANN.pdf

14

http://en.wikipedia.org/wiki/Thyratron

http://www.dsce.fee.unicamp.br/~antenor

Eletrnica de Potncia

J. A. Pomilio

Figura 9 Ambrose Fleming e Diodo vcuo criado por Fleming 15

Figura 10 Thyratron a vapor de mercrio, utilizada at 1950 16


Eem 1925 fora registrada uma patente (concedida em 1930 a Julius Edgard Lilienfeld, reproduzida
a seguir) que se referia a um mtodo e um dispositivo para controlar o fluxo de uma corrente eltrica
entre dois terminais de um slido condutor. Tal patente, que pode ser considerada a precursora do que
viriam a ser os Transistores de Efeito de Campo, no entanto, no redundou em um componente prtico,
uma vez que no havia, ento, tecnologia que permitisse a construo dos dispositivos. Isto se modificou
a partir do final da dcada de 40, quando a tecnologia dos semicondutores permitiu a realizao de tal
dispositivo.

15
16

http://www.r-type.org/pics/aag0010.jpg
http://commons.wikimedia.org/wiki/File:Thyratron-Mercure.JPG

http://www.dsce.fee.unicamp.br/~antenor

Eletrnica de Potncia

J. A. Pomilio

Julius Edgard Lilenfeld e desenhos de sua patente do que viria a ser, dcadas depois, um FET17

Pedido de patente de dispositivo que aprtesenta o princpio de funcionamento dos transistores de efeito de
campo.
17

M. Guarnieri, Trailblazers in Solid-State Electronics, IEEE Industrial Electronics Magazine, December 2011, pp.

http://www.dsce.fee.unicamp.br/~antenor

Eletrnica de Potncia

J. A. Pomilio

Da eletrnica de estado slido Eletrnica de Potncia


Em 194718, John Bardeen e Walter Brattain, que trabalhavam na Bell Telephone Laboratories,
estudavam o comportamento de eltrons na interface entre um metal e um semicondutor. Ao fazer dois
contatos muito prximos um do outro, criaram um dispositivo de trs terminais com capacidade de
amplificao. Bardeen e Brattain receberam o Prmio Nobel de Fsica de 1956, juntamente com William
Shockley, "por suas pesquisas em semicondutores e descoberta do efeito transistor". Shockley tinha
desenvolvido um transistor de juno, que foi construdo em camadas finas de diferentes tipos de material
semicondutor.
Esta inveno resultou um enorme esforo de pesquisa em dispositivos eletrnicos de estado
slido. Ao longo dos anos 50 19 os trabalhos se concentraram na substituio do Germnio pelo Silcio
como elemento sobre o qual se construir os dispositivos semicondutores. As propriedades do Silcio so
muito superiores s do Germnio (no que tange realizao de tais dispositivos), permitindo obter maior
capacidade de bloqueio de tenso e de conduo de corrente.
Os primeiros transistores tinham como aplicao principal a amplificao de sinais. Embora muito
mais eficientes do ponto de vista energtico em comparao com as vlvulas, a aplicao em potncias
elevadas no era possvel.

Figura 11 Reproduo do primeiro transistor


http://blog.makezine.com/HR-1stTransistor.jpg

O alto rendimento exigido no processamento da energia eltrica faz com que os dispositivos atuem
como interruptor quando, idealmente, no dissipam potncia, pois apresentam ou tenso nula (quando
conduzem) ou corrente nula (quando abertos). A transio de um estado a outro, idealmente, deve ser
instantnea.
O primeiro dispositivo de estado slido, que marca o nascimento do campo tecnolgico a que
denominamos Eletrnica de Potncia o SCR (Retificador Controlado de Silcio), denominao dada

18
19

http://nobelprize.org/educational/physics/transistor/history/
http://www.ti.com/corp/docs/company/history/timeline/popup.htm

http://www.dsce.fee.unicamp.br/~antenor

10

Eletrnica de Potncia

J. A. Pomilio

pela General Electric, em 1958 20 21. Trata-se de um dispositivo que tem o mesmo comportamento
biestvel da thyratron. Por tal razo, a denominao que se estabeleceu para o componente Tiristor.
O domnio sobre os processos de purificao do silcio, aliado ao aprofundamento dos
conhecimentos sobre os fenmenos da fsica do estado slido e dos processos microeletrnicos permitiu,
ao longo dos anos 60 e 70 o aumento na capacidade de controle de potncia dos tiristores, atingindo
valores na faixa de MVA.

Publicidade do primeiro SCR (Tiristor) pela GE22 e dispositivos modernos


No houve, nesta fase, novas aplicaes, mas principalmente a substituio de outros dispositivos
pelos tiristores, com ganhos de rendimento e de desempenho, principalmente como retificador (conversor
CA-CC) no acionamento de motores CC.
Em sistemas com alimentao CC, como em trens e trleibus, o uso dos tiristores enfrentou
dificuldades, dada a incapacidade de este dispositivo ser desligado por ao do terminal de comando
(gate). Foram desenvolvidas estratgias para possibilitar tal tipo de aplicao. So do incio dos anos 60
os circuitos de comutao idealizados por William McMurray 23 que permitiam o uso do tiristor em CC,
bem como a obteno de uma sada CA a partir da entrada CC. Tais inversores permitiriam a substituio
de motores CA por motores de induo em aplicaes de velocidade varivel. A complexidade dos
circuitos e os problemas de confiabilidade restringiram fortemente as aplicaes destes circuitos. A
primeira aplicao ferroviria no Japo ocorreu em 1969, com o controle do enrolamento de campo (por
meio de conversor CC-CC) dos motores CC de trao. O uso de motor de induo nesta aplicao ocorreu
em 1982. No Brasil, a modernizao dos transportes aconteceu a partir dos sistemas metrovirios no final
dos anos 70.
As tcnicas de comutao forada de tiristores caram em desuso nos anos 80, com o
desenvolvimento do GTO (Gate Turn-Off thyristor), que permitia tanto o disparo quando o bloqueio
controlado. Os GTOs dominaram at o final do sculo XX as aplicaes de trao com alimentao CC,
sejam com motores CC ou motores CA.

20

Wilson, T.G. The Evolution of Power Electronics, IEEE Transactions on Power Electronics, Volume: 15 Issue:3, May
2000, page(s): 439 - 446
21
Masao Yano, Shigeru Abe, Eiichi Ohno, History of Power Electronics for Motor Drives in Japan, acessvel em
www.ieeeghn.org/wiki/images/4/49/Yano2.pdf
22

https://sites.google.com/site/transistorhistory/Home/us-semiconductor-manufacturers/general-electric-history

23

W. McMurray, SCR Inverter Commutated by an Auxiliary Impulse, IEEE Trans. on Communication and Electronics, Vol.
83, p.824, 1964.

http://www.dsce.fee.unicamp.br/~antenor

11

Eletrnica de Potncia

J. A. Pomilio

Transportes eletrificados modernos tipicamente usam motores CA acionados por inversores.

Outro campo que se beneficiou do desenvolvimento dos tiristores foi o sistema de transmisso de
energia eltrica por meio de linhas em corrente contnua de alta tenso, envolvendo retificadores e
inversores. A instalao do sistema CC para trazer energia da parte paraguaia de Itaipu (gerada em 50 Hz)
at o sudeste do Brasil (onde se converte em 60 Hz) ocorreu nos anos 80. Ainda na rea do sistema
eltrico, surgiram dispositivos de compensao, como os reatores controlados a tiristor (RCT) ou o TCSC
(Thyristor Controled Series Compensator), instalado no incio deste sculo na interligao dos sistemas
norte (Tucuru) ao sistema sul 24.

Figura 12 Conjunto de tiristores formando uma vlvula no sistema retificador de Itaipu


http://www04.abb.com/global/gad/gad02007.nsf/Images/5824B8312CF6E9C5C1256EBD00523B4F/$File/L36541_720.jpg

O elevado ganho de rendimento obtido com os tiristores, em comparao com as solues


anteriores no veio acompanhado de aumento na densidade de potncia dos conversores, uma vez que os
dispositivos continuavam a operar em 50/60 Hz. A disponibilidade de transistores com capacidade de
comutar na faixa de dezenas ou centenas de kHz tornou possvel uma grande reduo no volume dos
transformadores, indutores e capacitores utilizados nos conversores, minimizando o espao requerido
pelas fontes de alimentao dos equipamentos.
Ao longo dos anos 60 e 70 as aplicaes eletrnicas, principalmente na rea de computao,
cresceram vertiginosamente. O suprimento de energia para sistemas espaciais, computadores, bem como
24

C. Gama, L. ngquist, G. Ingestrm, and M. Noroozian, Commissioning and operative experience of TCSC for damping
power oscillation in the Brazilian north-south interconnection, in Proc. CIGRE Session 2000, Paper 14-104, Paris, France,
2000.

http://www.dsce.fee.unicamp.br/~antenor

12

Eletrnica de Potncia

J. A. Pomilio

para uso residencial e comercial, como reatores para lmpadas fluorescentes e televisores, exigiam
solues mais eficientes, leves e compactas. Nesta direo, houve grande evoluo dos transitores, no
mais para operar como amplificador (na regio ativa) mas para funcionar como interruptor.
Diferentemente dos tiristores que, por seu modo de funcionamento se adequam alimentao CA,
os transistores tm sua melhor aplicao a partir de fontes CC. Ao desenvolvimento dos transistores
bipolares de potncia somou-se a evoluo dos transistores de efeito de campo, principalmente o
MOSFET (Metal-Oxide Silicon Field Effect Transistor), resultando, no final dos anos 80 no surgimento
do IGBT (Insulated Gate Bipolar Transistor). Em nveis crescentes de tenso e corrente, permitindo
alimentar cargas na faixa de MVA, as fontes chaveadas e os inversores (conversores alimentados em CC)
tiveram um enorme desenvolvimento em termos de desempenho e confiabilidade.

Estrutura interna e moderno dispositivo (Semikron)


O sucesso dos inversores, ao permitir o controle de velocidade dos motores de induo, a partir
dos anos 90, praticamente eliminou o uso dos motores CC de escovas. certo que ainda existem muitas
aplicaes com tais motores, mas os processos de troca de equipamentos sempre apresentam vantagens
para o uso dos motores CA associados aos inversores.

Fontes chaveadas e ballasts eletrnicos para lmpadas fluorescentes


Outras estruturas de motores, como o motor de relutncia varivel, os motores de passo, os
motores CC sem escovas (DC brushless) necessitam de um conversor eletrnico para seu funcionamento.
Conjuga-se, deste modo o desenvolvimento dos sistemas de acionamento ao de eletrnica de potncia de
maneira irreversvel.

http://www.dsce.fee.unicamp.br/~antenor

13

Eletrnica de Potncia

J. A. Pomilio

O direcionamento atual da Eletrnica de Potncia tem sido em busca de processos de


aproveitamento de energia mais ecologicamente adequados. Os usos de energia fotovoltaica, elica, do
hidrognio, carecem de um processamento eletrnico para sua adequao s cargas.
Apesar dos imensos progressos da microeletrnica (j tendo se tornado nanoeletrnica), do ponto
de vista dos dispositivos de potncia, aparentemente se est no limite da capacidade do silcio em termos
de bloqueio de tenso e de conduo de corrente. A quebra dos atuais limites destas grandezas, que
permitiria ampliar as aplicaes, parece depender do desenvolvimento de novos materiais
semicondutores, como carbetos de silcio, ou nitreto de glio, capazes de ampliar o campo eltrico
suportvel, diminuir perdas, facilitar o fluxo do calor interno, etc. 25. Quem sabe, daqui a uns 10 anos
tenha-se um novo e importante captulo nessa histria.

Figura 13 Sem Eletrnica de Potncia no se aproveitam adequadamente as fontes limpas e renovveis


de energia. http://keetsa.com/blog/wp-content/uploads/2009/02/solar-wind-power.jpg

25

MOHAN, UNDERLAND, ROBBINS Power Electronics: Converters, Applications and Design, 2nd edition, John Wiley,
1994.

http://www.dsce.fee.unicamp.br/~antenor

14

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

1. COMPONENTES SEMICONDUTORES DE POTNCIA


A figura 1.1 mostra uma distribuio dos componentes semicondutores, indicando limites
aproximados (B. Wu, 2005) para valores de tenso de bloqueio e corrente de conduo.
Obviamente estes limites evoluem com o desenvolvimento tecnolgico e servem como uma
ilustrao para a verificao, numa primeira aproximao, das faixas de potncia em que cada
componente pode ser utilizado.

V
(k V )

SCR

12

1 2 k V /1 .5 k A

10

6 .5 k V /
0 .6 k A

6 .5 k V /4 .2 k A
6 k V /6 k A

G T O / IG C T

4 .8 k V /5 k A

4
2 .5 k V /1 .8 k A
2

1 .7 k V / 3 .6 k A

IG B T
0

I( k A )

Figura 1.1 Limites de capacidade de componentes semicondutores de potncia.


1.1 Breve Reviso da Fsica de Semicondutores
A passagem de corrente eltrica em um meio depende da aplicao de um campo eltrico e
da existncia de portadores livres (usualmente eltrons) neste meio. Em metais, como o cobre ou a
prata, a densidade de portadores livres (eltrons) da ordem de 1023/cm3, enquanto nos materiais
isolantes, como o quartzo ou o xido de alumnio, o valor da ordem de 103/cm3. Os chamados
semicondutores, como o silcio, tm densidades intermedirias, na faixa de 108 a 1019/cm3. Nos
condutores e nos isolantes, tais densidades so propriedades dos materiais, enquanto nos
semicondutores estas podem ser variadas, seja pela adio de impurezas de outros materiais, seja
pela aplicao de campos eltricos em algumas estruturas de semicondutores.
1.1.1 Os portadores: eltrons e lacunas
tomos de materias com 4 eltrons em sua camada mais externa (C, Ge, Si, etc.), ou ainda
molculas com a mesma propriedade, permitem o estabelecimento de ligaes muito estveis, uma
vez que, pelo compartilhamento dos eltrons externos pelos tomos vizinhos (ligao covalente),
tem-se um arranjo com 8 eltrons na camada de valncia, como ilustra a figura 1.2.

DSE FEEC UNICAMP

2014

1-1

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

eltrons
compartilhados

ncleos
atmicos

Figura 1.2 Estrutura cristalina de material semicondutor


Em qualquer temperatura acima do zero absoluto (-273 oC), algumas destas ligaes so
rompidas (ionizao trmica), produzindo eltrons livres. O tomo que perde tal eltron se torna
positivo. Eventualmente um outro eltron tambm escapa de outra ligao e, atrado pela carga
positiva do tomo, preenche a ligao covalente. Desta maneira tem-se uma movimentao
relativa da carga positiva, chamada de lacuna, que, na verdade, devida ao deslocamento dos
eltrons que saem de suas ligaes covalentes e vo ocupar outras, como mostra a figura 1.3.
movimento
da lacuna
tomo
ionizado

eltron
ligao
rompida

Figura 1.3 Movimento de eltrons e lacunas em semicondutor


A ionizao trmica gera o mesmo nmero de eltrons e lacunas. Em um material puro, a
densidade de portadores aproximadamente dada por:
qE g

ni Ce

kT

(1.1)

onde C uma constante de proporcionalidade, q a carga do eltron (valor absoluto), Eg a banda


de energia do semicondutor (1,1 eV para o Si), k a constante de Boltzmann, T a temperatura
em Kelvin. Para o Si, temperatura ambiente (300K), ni 1010/cm3.
1.1.2 Semicondutores dopados
Quando se faz a adio de tomos de materiais que possuam 3 (como o alumnio ou o
boro) ou 5 eltrons (como o fsforo) em sua camada de valncia estrutura dos semicondutores,
os tomos vizinhos a tal impureza tero suas ligaes covalentes incompletas ou com excesso de
eltrons, como mostra a figura 1.4.

DSE FEEC UNICAMP

2014

1-2

Eletrnica de Potncia - Cap. 1


Si

J. A. Pomilio
Si

Si

Si

Si

Si

eltron
em excesso

ligao
incompleta
Si

Bo

Si

Si

Si

Si

Si

Si

Si

Si

Si

Figura 1.4 Semicondutores dopados


Neste caso no se tem mais o equilbrio entre eltrons e lacunas, passando a existir um
nmero maior de eltrons livres nos materiais dopados com elementos da quinta coluna da tabela
peridica, ou de lacunas, caso a dopagem seja com elementos da terceira coluna. Respectivamente,
produzem-se os chamados materiais semicondutores tipo N e tipo P. Observe-se, no entanto, que o
material permanece eletricamente neutro, uma vez que a quantidade total de eltrons e prtons a
mesma.
Quando a lacuna introduzida pelo boro captura um eltron livre, tem-se a movimentao da
lacuna. Neste caso diz-se que as lacunas so os portadores majoritrios, sendo os eltrons os
portadores minoritrios.
J no material tipo N, a movimentao do eltron excedente deixa o tomo ionizado, o que
o faz capturar outro eltron livre. Neste caso os portadores majoritrios so os eltrons, enquanto
os minoritrios so as lacunas.
As dopagens das impurezas (1019/cm3 ou menos), tipicamente so feitas em nveis muito
menores que a densidade de tomos do material semicondutor (1023/cm3), de modo que as
propriedades de ionizao trmica no so afetadas.
Mesmo em um material dopado, o produto das densidades de lacunas e de eltrons (po e no,
respectivamente) igual ao valor ni2 dado pela equao (1.1), embora aqui po no .
Alm da ionizao trmica, tem-se uma quantidade adicional de cargas livres, relativas
s prprias impurezas. Pelos valores indicados anteriormente, pode-se verificar que a concentrao
de tomos de impurezas muitas ordens de grandeza superior densidade de portadores gerados
por efeito trmico, de modo que, num material tipo P, po
Na, onde Na a densidade de
impurezas aceitadoras de eltrons. J no material tipo N, no
Nd, onde Nd a densidade de
impurezas doadoras de eltrons.
Em qualquer dos materiais, a densidade dos portadores minoritrios proporcional ao
quadrado da densidade intrnseca, ni, e fortemente dependente da temperatura.
n i2
no
, po Na
po

(1.2)

n i2
, no Nd
no

(1.3)

po

1.1.3 Recombinao
Uma vez que a quantidade ni determinada apenas por propriedades do material e pela
temperatura, necessrio que exista algum mecanismo que faa a recombinao do excesso de
portadores medida que novos portadores so criados pela ionizao trmica.
Tal mecanismo inclui tanto a recombinao propriamente dita de um eltron com uma
lacuna em um tomo de Si, quanto a captura dos eltrons pela impureza ionizada ou,
adicionalmente, por imperfeies na estrutura cristalina. Tais imperfeies fazem com que os
tomos adjacentes no necessitem realizar 4 ligaes covalentes.
DSE FEEC UNICAMP

2014

1-3

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

Pode-se definir o tempo de vida de um portador como o tempo mdio necessrio para
que o eltron ou a lacuna sejam neutralizados pela consecusso de uma ligao covalente. Em
muitos casos pode-se considerar o tempo de vida de um portador como uma constante do
material. No entanto, especialmente nos semicondutores de potncia, esta no uma boa
simplificao.
Quando ocorre um significativo aumento na temperatura do semicondutor, tem-se um
aumento no tempo de recombinao do excesso de portadores, o que leva a um aumento nos
tempos de comutao dos dispositivos de tipo portadores minoritrios, como o transistor bipolar
e os tiristores.
Uma vez que este tempo de vida dos portadores afeta significantemente o
comportamento dos dispositivos de potncia, a obteno de mtodos que possam control-lo
importante. Um dos mtodos que possibilita o ajuste deste tempo a dopagem com ouro, uma
vez que este elemento funciona como um centro de recombinao, uma vez que realiza tal
operao com grande facilidade. Outro mtodo o da irradiao de eltrons de alta energia,
bombardeando a estrutura cristalina de modo a deform-la e, assim, criar centros de
recombinao. Este ltimo mtodo tem sido preferido devido sua maior controlabilidade (a
energia dos eltrons facilmente controlvel, permitindo estabelecer a que profundidade do cristal
se quer realizar as deformaes) e por ser aplicado no final do processo de construo do
componente.

1.1.4 Correntes de deriva e de difuso


Quando um campo eltrico for aplicado a um material semicondutor, as lacunas se
movimentaro no sentido do campo decrescente, enquanto os eltrons seguiro em sentido oposto.
Esta corrente depende de um parmetro denominado mobilidade, a qual varia com o material e
do tipo de portador. A mobilidade dos eltrons aproximadamente 3 vezes maior do que a das
lacunas para o Si em temperatura ambiente. A mobilidade diminui aproximadamente com o
quadrado do aumento da temperatura.
Outro fator de movimentao de portadores por difuso, quando existem regies
adjacentes em que h diferentes concentraes de portadores. O movimento aleatrio dos
portadores tende a equalizar sua disperso pelo meio, de modo que tende a haver uma migrao de
portadores das regies mais concentradas para as mais dispersas.
1.2 Diodos de Potncia
Um diodo semicondutor uma estrutura P-N que, dentro de seus limites de tenso e de
corrente, permite a passagem de corrente em um nico sentido. Detalhes de funcionamento, em
geral desprezados para diodos de sinal, podem ser significativos para componentes de maior
potncia, caracterizados por uma maior rea (para permitir maiores correntes) e maior
comprimento (a fim de suportar tenses mais elevadas). A figura 1.5 mostra, simplificadamente, a
estrutura interna de um diodo.
Aplicando-se uma tenso entre as regies P e N, a diferena de potencial aparecer na
regio de transio, uma vez que a resistncia desta parte do semicondutor muito maior que a do
restante do componente (devido concentrao de portadores).
Quando se polariza reversamente um diodo, ou seja, se aplica uma tenso negativa no
anodo (regio P) e positiva no catodo (regio N), mais portadores positivos (lacunas) migram para
o lado N, e vice-versa, de modo que a largura da regio de transio aumenta, elevando a barreira
de potencial.

DSE FEEC UNICAMP

2014

1-4

Eletrnica de Potncia - Cap. 1

J. A. Pomilio
Juno metalrgica

P + + + + + + + _ _ + + _ _ _ _ _ _N_
+
+
+
+

+
+
+
+

+
+
+
+

+
+
+
+

+
+
+
+

+
+
+
+

+
+
+
+

+
+
+
+

_
_
_
_

_
_
_
_

+
+
+
+

+
+
+
+

_
_
_
_

_
_
_
_

+
_

_
_
_
_

_
_
_
_

_
_
_
_

_
_
_
_

_
_
_
_

Anodo

Catodo

Difuso

Potencial

0
1u

Figura 1.5 Estrutura bsica de um diodo semicondutor.


Por difuso ou efeito trmico, uma certa quantidade de portadores minoritrios penetra na
regio de transio. So, ento, acelerados pelo campo eltrico, indo at a outra regio neutra do
dispositivo. Esta corrente reversa independe da tenso reversa aplicada, variando, basicamente,
com a temperatura.
Se o campo eltrico na regio de transio for muito intenso, os portadores em trnsito
obtero grande velocidade e, ao se chocarem com tomos da estrutura, produziro novos
portadores, os quais, tambm acelerados, produziro um efeito de avalanche. Dado o aumento na
corrente, sem reduo significativa na tenso na juno, produz-se um pico de potncia que destri
o componente.
Uma polarizao direta leva ao estreitamento da regio de transio e reduo da barreira
de potencial. Quando a tenso aplicada superar o valor natural da barreira, cerca de 0,7V para
diodos de Si, os portadores negativos do lado N sero atrados pelo potencial positivo do anodo e
vice-versa, levando o componente conduo.
Na verdade, a estrutura interna de um diodo de potncia um pouco diferente desta
apresentada. Existe uma regio N intermediria, com baixa dopagem. O papel desta regio
permitir ao componente suportar tenses mais elevadas, pois tornar menor o campo eltrico na
regio de transio (que ser mais larga, para manter o equilbrio de carga).
Esta regio de pequena densidade de dopante dar ao diodo uma significativa caracterstica
resistiva quando em conduo, a qual se torna mais significativa quanto maior for a tenso
suportvel pelo componente. As camadas que fazem os contatos externos so altamente dopadas, a
fim de fazer com que se obtenha um contato com caracterstica hmica e no semicondutor.
O contorno arredondado entre as regies de anodo e catodo tem como funo criar campos
eltricos mais suaves (evitando o efeito de pontas).
No estado bloqueado, pode-se analisar a regio de transio como um capacitor, cuja carga
aquela presente na prpria regio de transio.
Na conduo no existe tal carga, no entanto, devido alta dopagem da camada P+, por
difuso, existe uma penetrao de lacunas na regio N-. Alm disso, medida que cresce a
corrente, mais lacunas so injetadas na regio N-, fazendo com que eltrons venham da regio N+
para manter a neutralidade de carga. Desta forma, cria-se uma carga espacial no catodo, a qual ter
que ser removida (ou se recombinar) para permitir a passagem para o estado bloqueado do diodo.
O comportamento dinmico de um diodo de potncia , na verdade, muito diferente do de
uma chave ideal, como se pode observar na figura 1.6. Suponha-se que se aplica uma tenso vi ao
diodo, alimentando uma carga resistiva (cargas diferentes podero alterar alguns aspectos da forma
de onda).
DSE FEEC UNICAMP

2014

1-5

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

Durante t1, remove-se a carga acumulada na regio de transio. Como ainda no houve
significativa injeo de portadores, a resistncia da regio N- elevada, produzindo um pico de
tenso. Indutncias parasitas do componente e das conexes tambm colaboram com a sobretenso. Durante t2 tem-se a chegada dos portadores e a reduo da tenso para cerca de 1V. Estes
tempos so, tipicamente, da ordem de centenas de ns.
No desligamento, a carga espacial presente na regio N- deve ser removida antes que se
possa reiniciar a formao da barreira de potencial na juno. Enquanto houver portadores
transitando, o diodo se mantm em conduo. A reduo em Von se deve diminuio da queda
hmica. Quando a corrente atinge seu pico negativo que foi retirado o excesso de portadores,
iniciando-se, ento, o bloqueio do diodo. A taxa de variao da corrente, associada s indutncias
do circuito, provoca uma sobre-tenso negativa.
t3
t1

trr

dir/dt

dif/dt

Qrr

i=Vr/R

iD
Anodo

P+

10e19 cm-3

Vfp

10 u

Von

t4 t5

vD
N

-Vr

_
10e14 cm-3

Vrp

t2

Depende
da tenso

+Vr
vi

N+

10e19cm-3

vD

250 u
substrato

vi

-Vr

iD
R

Catodo

Figura 1.6 - Estrutura tpica de diodo de potncia e formas de onda tpicas de comutao de diodo
de potncia.
A figura 1.7 mostra resultados experimentais de um diodo de potncia lento (retificador)
em um circuito como o da figura 1.6, no qual a indutncia desprezvel, como se nota na figura
(a), pela inverso quase imediata da polaridade da corrente. A corrente reversa limitada pela
resistncia presente no circuito. J na entrada em conduo, a tenso aplicada ao circuito aparece
instantaneamente sobre o prprio diodo, o que contribui para limitar o crescimento da corrente.
Quando esta tenso cai, a corrente vai assumindo seu valor de regime.

DSE FEEC UNICAMP

2014

1-6

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

(a)
(b)
Figura 1.7 - Resultados experimentais das comutaes de diodo: (a) desligamento;
(b) entrada em conduo. Canal 1: Corrente; Canal 2: tenso vak
Diodos rpidos possuem trr da ordem de, no mximo, poucos micro-segundos, enquanto
nos diodos normais de dezenas ou centenas de micro-segundos.
O retorno da corrente a zero, aps o bloqueio, devido sua elevada derivada e ao fato de,
neste momento, o diodo j estar desligado, uma fonte importante de sobre-tenses produzidas
por indutncias parasitas associadas aos componentes por onde circula tal corrente. A fim de
minimizar este fenmeno foram desenvolvidos os diodos soft-recovery, nos quais esta variao
de corrente suavizada, reduzindo os picos de tenso gerados.
Em aplicaes nas quais o diodo comuta sob tenso nula, como o caso dos retificadores
com filtro capacitivo, praticamente no se observa o fenmeno da recombinao reversa.

1.3 Diodos Schottky


Quando feita uma juno entre um terminal metlico e um material semicondutor, o
contato tem, tipicamente, um comportamento hmico, ou seja, a resistncia do contato governa o
fluxo da corrente. Quando este contato feito entre um metal e uma regio semicondutora com
densidade de dopante relativamente baixa, o efeito dominante deixa de ser o resistivo, passando a
haver tambm um efeito retificador.
Um diodo Schottky formado colocando-se um filme metlico em contato direto com um
semicondutor, como indicado na figura 1.8. O metal usualmente depositado sobre um material
tipo N, por causa da maior mobilidade dos portadores neste tipo de material. A parte metlica ser
o anodo e o semicondutor, o catodo.
Numa deposio de Al (3 eltrons na ltima camada), os eltrons do semicondutor tipo N
migraro para o metal, criando uma regio de transio na juno.
Note-se que apenas eltrons (portadores majoritrios em ambos materiais) esto em
trnsito. O seu chaveamento muito mais rpido do que o dos diodos bipolares, uma vez que no
existe carga espacial armazenada no material tipo N, sendo necessrio apenas refazer a barreira de
potencial (tipicamente de 0,3V). A regio N+ tem uma dopagem relativamente alta, a fim de
reduzir as perdas de conduo, com isso, a mxima tenso suportvel por estes diodos de cerca
de 100V.
A aplicao deste tipo de diodos ocorre principalmente em fontes de baixa tenso, nas
quais as quedas sobre os retificadores so significativas.
Na figura 1.4.(b) tem-se uma forma de onda tpica no desligamento do componente. Note
que, diferentemente dos diodos convencionais, assim que a corrente se inverte a tenso comea a
crescer, indicando a no existncia dos portadores minoritrios no dispositivo.
DSE FEEC UNICAMP

2014

1-7

Eletrnica de Potncia - Cap. 1

contato
retificador
SiO2

J. A. Pomilio

Al

Al

contato
hmico

N+
Tipo N
Substrato tipo P

(a)
(b)
Figura 1.8 - (a) Estrutura de diodo Schottky; (b) Forma de onda tpica no desligamento. Canal 1:
Corrente; Canal 2: tenso vak

1.4 Tiristor
O nome tiristor engloba uma famlia de dispositivos semicondutores que operam em
regime chaveado, tendo em comum uma estrutura de 4 camadas semicondutoras numa seqncia
p-n-p-n, apresentando um funcionamento biestvel.
O tiristor de uso mais difundido o SCR (Retificador Controlado de Silcio), usualmente
chamado simplesmente de tiristor. Outros componentes, no entanto, possuem basicamente uma
mesma estrutura: LASCR (SCR ativado por luz), tambm chamado de LTT (Light Triggered
Thyristor), TRIAC (tiristor triodo bidirecional), DIAC (tiristor diodo bidirecional), GTO (tiristor
comutvel pela porta), MCT (Tiristor controlado por MOS).

1.4.1 Princpio de funcionamento


O tiristor formado por quatro camadas semicondutoras, alternadamente p-n-p-n,
possuindo 3 terminais: anodo e catodo, pelos quais flui a corrente, e a porta (ou gate) que, a uma
injeo de corrente, faz com que se estabelea a corrente andica. A figura 1.9 ilustra uma
estrutura simplificada do dispositivo.
Se entre anodo e catodo tivermos uma tenso positiva, as junes J1 e J3 estaro
diretamente polarizadas, enquanto a juno J2 estar reversamente polarizada. No haver
conduo de corrente at que a tenso Vak se eleve a um valor que provoque a ruptura da barreira
de potencial em J2.
Se houver uma tenso Vgk positiva, circular uma corrente atravs de J3, com portadores
negativos indo do catodo para a porta. Por construo, a camada P ligada porta suficientemente
estreita para que parte destes eltrons que cruzam J3 possua energia cintica suficiente para vencer
a barreira de potencial existente em J2, sendo ento atrados pelo anodo.

DSE FEEC UNICAMP

2014

1-8

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

Vcc

Rc (carga)

J1

J2

N-

J3
P

N+

K Catodo

Anodo
Gate G
Vcc
A

Vg

Rg

CH

Rc
K

G
Rg
Vg

Figura 1.9 - Funcionamento bsico do tiristor e seu smbolo.


Desta forma, a juno reversamente polarizada tem sua diferena de potencial diminuda e
estabelece-se uma corrente entre anodo e catodo, que poder persistir mesmo na ausncia da
corrente de porta.
Quando a tenso Vak for negativa, J1 e J3 estaro reversamente polarizadas, enquanto J2
estar diretamente polarizada. Uma vez que a juno J3 intermediria a regies de alta dopagem,
ela no capaz de bloquear tenses elevadas, de modo que cabe juno J1 manter o estado de
bloqueio do componente.
comum fazer-se uma analogia entre o funcionamento do tiristor e o de uma associao de
dois transistores, conforme mostrado na figura 1.10.
Quando uma corrente Ig positiva aplicada, Ic2 e Ik crescero. Como Ic2 = Ib1, T1 conduzir
e teremos Ib2=Ic1 + Ig, que aumentar Ic2 e assim o dispositivo evoluir at a saturao, mesmo que
Ig seja retirada. Tal efeito cumulativo ocorre se os ganhos dos transistores forem maior que 1. O
componente se manter em conduo desde que, aps o processo dinmico de entrada em
conduo, a corrente de anodo tenha atingido um valor superior ao limite IL, chamado de corrente
de "latching".
Para que o tiristor deixe de conduzir necessrio que a corrente por ele caia abaixo do
valor mnimo de manuteno (IH), permitindo que se restabelea a barreira de potencial em J2.
Para a comutao do dispositivo no basta, pois, a aplicao de uma tenso negativa entre anodo e
catodo. Tal tenso reversa apressa o processo de desligamento por deslocar nos sentidos
adequados os portadores na estrutura cristalina, mas no garante, sozinha, o desligamento.
Devido a caractersticas construtivas do dispositivo, a aplicao de uma polarizao
reversa do terminal de gate no permite a comutao do SCR. Este ser um comportamento dos
GTOs, como se ver adiante.
A

A
T1

P
N

N
G

Ic2

Ic1

Ia
Ib1

G
T2
Ig

Ib2
Ik
K

Figura 1.10 - Analogia entre tiristor e transistores bipolares


DSE FEEC UNICAMP

2014

1-9

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

1.4.2

Maneiras de disparar um tiristor


Podemos considerar cinco maneiras distintas de fazer com que um tiristor entre em
conduo:
a) Tenso
Quando polarizado diretamente, no estado desligado, a tenso de polarizao aplicada
sobre a juno J2. O aumento da tenso Vak leva a uma expanso da regio de transio tanto para
o interior da camada do gate quanto para a camada N adjacente. Mesmo na ausncia de corrente de
gate, por efeito trmico, sempre existiro cargas livres que penetram na regio de transio (no
caso, eltrons), as quais so aceleradas pelo campo eltrico presente em J2. Para valores elevados
de tenso (e, consequentemente, de campo eltrico), possvel iniciar um processo de avalanche,
no qual as cargas aceleradas, ao chocarem-se com tomos vizinhos, provoquem a expulso de
novos portadores, os quais reproduzem o processo. Tal fenmeno, do ponto de vista do
comportamento do fluxo de cargas pela juno J2, tem efeito similar ao de uma injeo de corrente
pelo gate, de modo que, se ao se iniciar a passagem de corrente for atingido o limiar de IL, o
dispositivo se manter em conduo. A figura. 1.11 mostra a caracterstica esttica de um SCR.
b) Ao da corrente positiva de porta
Sendo o disparo atravs da corrente de porta a maneira mais usual de ser ligado o tiristor,
importante o conhecimento dos limites mximos e mnimos para a tenso Vgk e a corrente Ig, como
mostrados na figura 1.12.
O valor Vgm indica a mnima tenso de gate que garante a conduo de todos os
componentes de um dado tipo, na mnima temperatura especificada.
O valor Vgo a mxima tenso de gate que garante que nenhum componente de um dado
tipo entrar em conduo, na mxima temperatura de operao.
A corrente Igm a mnima corrente necessria para garantir a entrada em conduo de
qualquer dispositivo de um certo tipo, na mnima temperatura.
Para garantir a operao correta do componente, a reta de carga do circuito de acionamento
deve garantir a passagem alm dos limites Vgm e Igm, sem exceder os demais limites (tenso,
corrente e potncia mximas).
c) Taxa de crescimento da tenso direta
Quando reversamente polarizadas, a rea de transio de uma juno comporta-se de
maneira similar a um capacitor, devido ao campo criado pela carga espacial. Considerando que
praticamente toda a tenso est aplicada sobre a juno J2 (quando o SCR estiver desligado e
polarizado diretamente), a corrente que atravessa tal juno dada por:
Ij =

d C j Vak
dt

) = C dVak + V
j

dt

ak

dC j

(1.4)

dt

Onde Cj a capacitncia da juno.

DSE FEEC UNICAMP

2014

1-10

Eletrnica de Potncia - Cap. 1

J. A. Pomilio
Ia
Von

IL
IH

Vbr

Ig2

>

Ig1 >

Ig=0
Vak
Vbo

Figura 1.11 - Caracterstica esttica do tiristor.


Vgk
Mxima tenso de gate
Limite de
baixa corrente

Mxima potncia
Instantnea de gate

6V

Vgm

Limite de
alta corrente

Vgo
Reta de carga
do circuito de acionamento
0
0

Igm

0,5A

Ig

Figura 1.12 - Condies para disparo de tiristor atravs de controle pela porta.
Quando Vak cresce, a capacitncia diminui, uma vez que a regio de transio aumenta de
largura. Entretanto, se a taxa de variao da tenso for suficientemente elevada, a corrente que
atravessar a juno pode ser suficiente para levar o tiristor conduo.
Uma vez que a capacitncia cresce com o aumento da rea do semicondutor, os
componentes para correntes mais elevadas tendem a ter um limite de dv/dt menor. Observe-se que
a limitao diz respeito apenas ao crescimento da tenso direta (Vak > 0). A taxa de crescimento da
tenso reversa no importante, uma vez que as correntes que circulam pelas junes J1 e J3, em
tal situao, no tem a capacidade de levar o tiristor a um estado de conduo.
Como se ver adiante, utilizam-se circuitos RC em paralelo com os tiristores com o
objetivo de limitar a velocidade de crescimento da tenso direta sobre eles.

d) Temperatura
A altas temperaturas, a corrente de fuga numa juno p-n reversamente polarizada dobra
aproximadamente com o aumento de 8o C. Assim, a elevao da temperatura pode levar a uma
corrente atravs de J2 suficiente para levar o tiristor conduo.
e) Energia radiante
Energia radiante dentro da banda espectral do silcio, incidindo e penetrando no cristal,
produz considervel quantidade de pares eltrons-lacunas, aumentando a corrente de fuga reversa,
possibilitando a conduo do tiristor. Este tipo de acionamento o utilizado nos LASCR, cuja
aplicao principal em sistemas que operam em elevado potencial, onde a isolao necessria s
obtida por meio de acoplamentos ticos.
DSE FEEC UNICAMP

2014

1-11

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

1.4.3 Parmetros bsicos de tiristores


Apresentaremos a seguir alguns parmetros tpicos de tiristores e que caracterizam
condies limites para sua operao. Alguns j foram apresentados e comentados anteriormente e
sero, pois, apenas citados aqui.
Tenso direta de ruptura (VBO)
Mxima tenso reversa (VBR)
Mxima corrente de anodo (Iamax): pode ser dada como valor RMS, mdio, de pico e/ou
instantneo.
Mxima temperatura de operao (Tjmax): temperatura acima da qual, devido a um possvel
processo de avalanche, pode haver destruio do cristal.
Resistncia trmica (Rth): a diferena de temperatura entre 2 pontos especificados ou regies,
dividido pela potncia dissipada sob condies de equilbrio trmico. uma medida das
condies de fluxo de calor do cristal para o meio externo.
Caracterstica I2t: o resultado da integral do quadrado da corrente de anodo num determinado
intervalo de tempo, sendo uma medida da mxima potncia dissipvel pelo dispositivo. dado
bsico para o projeto dos circuitos de proteo.
Mxima taxa de crescimento da tenso direta Vak (dv/dt).
Mxima taxa de crescimento da corrente de anodo (di/dt): fisicamente, o incio do processo de
conduo de corrente pelo tiristor ocorre no centro da pastilha de silcio, ao redor da regio
onde foi construda a porta, espalhando-se radialmente at ocupar toda a superfcie do catodo,
medida que cresce a corrente. Mas se a corrente crescer muito rapidamente, antes que haja a
expanso necessria na superfcie condutora, haver um excesso de dissipao de potncia na
rea de conduo, danificando a estrutura semicondutora. Este limite ampliado para tiristores
de tecnologia mais avanada fazendo-se a interface entre gate e catodo com uma maior rea de
contato, por exemplo, 'interdigitando" o gate. A figura 1.13 ilustra este fenmeno.
Corrente de manuteno de conduo (IH): a mnima corrente de anodo necessria para manter
o tiristor em conduo.
Corrente de disparo (IL): mnima corrente de anodo requerida para manter o SCR ligado
imediatamente aps ocorrer a passagem do estado desligado para o ligado e ser removida a
corrente de porta.
Tempo de disparo (ton): o tempo necessrio para o tiristor sair do estado desligado e atingir a
plena conduo.
Tempo de desligamento (toff): o tempo necessrio para a transio entre o estado de conduo
e o de bloqueio. devido a fenmenos de recombinao de portadores no material
semicondutor.
Corrente de recombinao reversa (Irqm): valor de pico da corrente reversa que ocorre durante o
intervalo de recombinao dos portadores na juno.
K
G
N

N
P

NN

N
Catodo

P
Gate circular
A

Gate interdigitado

Contato metlico

Figura 1.13 - Expanso da rea de conduo do tiristor a partir das vizinhanas da regio de gate.
DSE FEEC UNICAMP

2014

1-12

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

A figura 1.14 ilustra algumas destas caractersticas.

dv/dt

di/dt

Tenso direta de bloqueio

Von

Corrente de fuga direta

Corrente de fuga reversa


Irqm
ton
Tenso reversa de bloqueio
toff

Figura 1.14 Tenses e correntes caractersticas de tiristor.

1.4.4 Circuitos de excitao do gate


a) Conduo
Conforme foi visto, a entrada em conduo de um tiristor controlada pela injeo de uma
corrente no terminal da porta, devendo este impulso estar dentro da rea delimitada pela figura
1.12. Por exemplo, para um dispositivo que deve conduzir 100 A, um acionador que fornea uma
tenso Vgk de 6 V com impedncia de sada 12 ohms adequado. A durao do sinal de disparo
deve ser tal que permita corrente atingir IL quando, ento, pode ser retirada.
Observamos ser bastante simples o circuito de disparo de um SCR e, dado o alto ganho do
dispositivo, as exigncias quando ao acionamento so mnimas.
b) Comutao
Se, por um lado, fcil a entrada em conduo de um tiristor, o mesmo no se pode dizer
de sua comutao. Lembramos que a condio de desligamento que a corrente de anodo fique
abaixo do valor IH. Se isto ocorrer juntamente com a aplicao de uma tenso reversa, o bloqueio
se dar mais rapidamente.
No existe uma maneira de se desligar o tiristor atravs de seu terminal de controle, sendo
necessrio algum arranjo no nvel do circuito de anodo para reduzir a corrente principal.

b.1) Comutao Natural


utilizada em sistemas de CA nos quais, em funo do carter ondulatrio da tenso de
entrada, em algum instante a corrente tender a se inverter e ter, assim, seu valor diminudo
abaixo de IH, desligando o tiristor. Isto ocorrer desde que, num intervalo inferior a toff, no cresa
a tenso direta Vak, o que poderia lev-lo novamente conduo.
A figura 1.15 mostra um circuito de um controlador de tenso CA, alimentando uma carga
RL, bem como as respectivas formas de onda. Observe que quando a corrente se anula a tenso
sobre a carga se torna zero, indicando que nenhum dos SCRs est em conduo.

DSE FEEC UNICAMP

2014

1-13

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

S1
i(t)
L
S2

vi(t)

vL

200V
vi(t)
-200V
40A
i(t)

-40A
200V
vL(t)

-200V
5ms

10ms

15ms

20ms

25ms

30ms

35ms

40ms

Figura 1.15 - Controlador de tenso CA com carga RL e formas de onda tpicas.


b.2) Comutao por ressonncia da carga
Em algumas aplicaes especficas, possvel que a carga, pela sua dinmica prpria, faa
com que a corrente tenda a se inverter, fazendo o tiristor desligar. Isto ocorre, por exemplo,
quando existem capacitncias na carga as quais, ressoando com as indutncias do circuito
produzem um aumento na tenso ao mesmo tempo em que reduzem a corrente. Caso a corrente se
torne menor do que a corrente de manuteno e o tiristor permanea reversamente polarizado pelo
tempo suficiente, haver o seu desligamento. A tenso de entrada pode ser tanto CA quanto CC. A
figura 1.16 ilustra tal comportamento. Observe que enquanto o tiristor conduz a tenso de sada,
vo(t), igual tenso de entrada. Quando a corrente se anula e S1 desliga, o que se observa a
tenso imposta pela carga ressonante.
b.3) Comutao forada
utilizada em circuitos com alimentao CC e nos quais no ocorre reverso no sentido da
corrente de anodo.
A idia bsica deste tipo de comutao oferecer corrente de carga um caminho
alternativo ao tiristor, enquanto se aplica uma tenso reversa sobre ele, desligando-o.
Antes do surgimento dos GTOs, este foi um assunto muito discutido, buscando-se
topologias eficientes. Com o advento dos dispositivos com comutao pelo gate, os SCRs tiveram
sua aplicao concentrada nas aplicaes nas quais ocorre comutao natural ou pela carga.

vo
S1
Vcc

io(t)
vo(t)

Vcc

L
Carga
Ressonante

io

Figura 1.17 Circuito e formas de onda de comutao por ressonncia da carga.


DSE FEEC UNICAMP

2014

1-14

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

A figura 1.18 mostra um circuito para comutao forada de SCR e as formas de onda
tpicas. A figura 1.19 mostra detalhes de operao do circuito auxiliar de comutao.
Em um tempo anterior a to, a corrente da carga (suposta quase constante, devido elevada
constante de tempo do circuito RL) passa pelo diodo de circulao. A tenso sobre o capacitor
negativa, com valor igual ao da tenso de entrada.
No instante to o tiristor principal, Sp, disparado, conectando a fonte carga, levando o
diodo Df ao desligamento. Ao mesmo tempo surge uma malha formada por Sp, Cr, D1 e Lr, a qual
permite a ocorrncia de uma ressonncia entre Cr e Lr, levando inverso na polaridade da tenso
do capacitor. Em t1 a tenso atinge seu mximo e o diodo D1 desliga (pois a corrente se anula). O
capacitor est preparado para realizar a comutao de Sp.
Quanto o tiristor auxiliar, Sa, disparado, em t2, a corrente da carga passa a ser fornecida
atravs do caminho formado por Lr, Sa e Cr, levando a corrente por Sp a zero, ao mesmo tempo
em que se aplica uma tenso reversa sobre ele, de modo a deslig-lo.
D2
60A

iT

Sp
i

Cr

Lo

+
Vc

Lr
Sa

Vcc

Df
c

Ro
Vo

iC

-60A
200V

vo
0

vC

D1

-200V

Figura 1.18 Topologia com comutao forada de SCR e formas de onda tpicas.
Continua a haver corrente por Cr, a qual, em t3, se torna igual corrente da carga, fazendo
com que a variao de sua tenso assuma uma forma linear. Esta tenso cresce (no sentido
negativo) at levar o diodo de circulao conduo, em t4. Como ainda existe corrente pelo
indutor Lr, ocorre uma pequena oscilao na malha Lr, Sa, Cr e D2 e, quando a corrente por Sa se
anula, o capacitor se descarrega at a tenso Vcc na malha formada por Cr, D1, Lr, fonte e Df.
60A

iT

ic

-60A
200V

vo
0
vc
-200V

t2 t3

to t1

t4

t5

Figura 1.19 - Detalhes das formas de onda durante comutao.


DSE FEEC UNICAMP

2014

1-15

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

1.4.5

Redes Amaciadoras
O objetivo destas redes evitar problemas advindos de excessivos valores para dv/dt e
di/dt, conforme descritos anteriormente.
a) O problema di/dt
Uma primeira medida capaz de limitar possveis danos causados pelo crescimento
excessivamente rpido da corrente de anodo construir um circuito acionador de gate adequado,
que tenha alta derivada de corrente de disparo para que seja tambm rpida a expanso da rea
condutora.
Um reator saturvel em srie com o tiristor tambm limitar o crescimento da corrente de
anodo durante a entrada em conduo do dispositivo.
Alm deste fato tem-se outra vantagem adicional que a reduo da potncia dissipada no
chaveamento pois, quando a corrente de anodo crescer, a tenso Vak ser reduzida pela queda
sobre a indutncia.
O atraso no crescimento da corrente de anodo pode levar necessidade de um pulso mais
longo de disparo, ou ainda a uma seqncia de pulsos, para que seja assegurada a conduo do
tiristor.
b) O problema do dv/dt
A limitao do crescimento da tenso direta Vak, usualmente feita pelo uso de circuitos
RC, RCD, RLCD em paralelo com o dispositivo, como mostrado na figura 1.20.
No caso mais simples (a), quando o tiristor comutado, a tenso Vak segue a dinmica
dada por RC que, alm disso, desvia a corrente de anodo facilitando a comutao. Quando o SCR
ligado o capacitor descarrega-se, ocasionando um pico de corrente no tiristor, limitado pelo valor
de R.
No caso (b) este pico pode ser reduzido pelo uso de diferentes resistores para os processos
de carga e descarga de C. No 3o caso, o pico limitado por L, o que no traz eventuais problemas
de alto di/dt. A corrente de descarga de C auxilia a entrada em conduo do tiristor para obter um
Ia>IL, uma vez que se soma corrente de anodo proveniente da carga.
A energia acumulada no capacitor praticamente toda dissipada sobre o resistor de
descarga.

D
R

R2

R1
R

C
C

(a)

(b)
(c)
Figura 1.20 - Circuitos amaciadores para dv/dt.

1.4.6

Associao em Paralelo de Tiristores


Desde o incio da utilizao do tiristor, em 1958, tm crescido constantemente os limites
de tenso e corrente suportveis, atingindo hoje faixas de 5000 V e 4000 A. H, no entanto,
diversas aplicaes nas quais necessria a associao de mais de um destes componentes, seja
pela elevada tenso de trabalho, seja pela corrente exigida pela carga.
DSE FEEC UNICAMP

2014

1-16

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

Quando a corrente de carga, ou a margem de sobre-corrente necessria, no pode ser


suportada por um nico tiristor, essencial a ligao em paralelo. A principal preocupao neste
caso a equalizao da corrente entre os dispositivos, tanto em regime, como durante a
comutao. Diversos fatores influem na distribuio homognea da corrente, desde aspectos
relacionados tecnologia construtiva do dispositivo, at o arranjo mecnico da montagem final.
Existem duas tecnologias bsicas de construo de tiristores, diferindo basicamente no que
se refere regio do catodo e sua juno com a regio da porta. A tecnologia de difuso cria uma
regio de fronteira entre catodo e gate pouco definida, formando uma juno no-uniforme que
leva a uma caracterstica de disparo (especialmente quanto ao tempo de atraso e sensibilidade ao
disparo) no homognea. A tecnologia epitaxial permite fronteiras bastante definidas, implicando
numa maior uniformidade nas caractersticas do tiristor. Conclui-se assim que, quando se faz uma
associao (srie ou paralela) destes dispositivos, prefervel empregar componentes de
construo epitaxial.
Em ligaes paralelas de elementos de baixa resistncia, um fator crtico para a
distribuio de corrente so variaes no fluxo concatenado pelas malhas do circuito, dependendo,
pois, das indutncias das ligaes. Outro fator importante relaciona-se com a caracterstica do
coeficiente negativo de temperatura do dispositivo, ou seja, um eventual desequilbrio de corrente
provoca uma elevao de temperatura no SCR que, por sua vez, melhora as condies de
condutividade do componente, aumentando ainda mais o desequilbrio, podendo lev-lo
destruio.
Uma primeira precauo para reduzir estes desbalanceamentos realizar uma montagem
de tal maneira que todos os tiristores estejam a uma mesma temperatura, o que pode ser feito, por
exemplo, pela montagem em um nico dissipador.
No que se refere indutncia das ligaes, a prpria disposio dos componentes em
relao ao barramento afeta significativamente esta distribuio de corrente. Arranjos cilndricos
tendem a apresentar um menor desequilbrio.

1.4.6.1 Estado estacionrio


Alm das consideraes j feitas quanto montagem mecnica, algumas outras
providncias podem ser tomadas para melhorar o equilbrio de corrente nos tiristores:
a) Impedncia srie
A idia adicionar impedncias em srie com cada componente a fim de limitar o eventual
desequilbrio. Se a corrente crescer num ramo, haver aumento da tenso, o que far com que a
corrente se distribua entre os demais ramos. O uso de resistores implica no aumento das perdas,
uma vez que dado o nvel elevado da corrente, a dissipao pode atingir centenas de watts, criando
problemas de dissipao e eficincia. Outra alternativa o uso de indutores lineares.
b) Reatores acoplados
Conforme ilustrado na figura 1.21, se a corrente por SCR1 tende a se tornar maior que por
SCR2, uma fora contra-eletro-motriz aparecer sobre a indutncia, proporcionalmente ao
desbalanceamento, tendendo a reduzir a corrente por SCR1. Ao mesmo tempo uma tenso
induzida do outro lado do enrolamento, aumentando a corrente por SCR2. As mais importantes
caractersticas do reator so alto valor da saturao e baixo fluxo residual, para permitir uma
grande excurso do fluxo a cada ciclo.

DSE FEEC UNICAMP

2014

1-17

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

.
.

(a)

(c)

SCR1

SCR2
(b)

(d)

Figura 1.21 - Equalizao de corrente com resistores e com reatores acoplados

1.4.6.2 Disparo
H duas caractersticas do tiristor bastante importantes para boa diviso de corrente entre
os componentes no momento em que se deve dar o incio da conduo: o tempo de atraso (td) e a
mnima tenso de disparo (VONmin).
O tempo de atraso pode ser interpretado como o intervalo entre a aplicao do sinal de gate
e a real conduo do tiristor.
A mnima tenso de disparo o valor mnimo da tenso direta entre anodo e catodo com a
qual o tiristor pode ser ligado por um sinal adequado de porta. Recorde-se, da caracterstica
esttica do tiristor, que quanto menor a tenso Vak, maior deve ser a corrente de gate para levar o
dispositivo conduo.
Diferenas em td podem fazer com que um componente entre em conduo antes do outro.
Com carga indutiva este fato no to crtico pela inerente limitao de di/dt da carga, o que no
ocorre com cargas capacitivas e resistivas. Alm disso, como VONmin maior que a queda de tenso
direta sobre o tiristor em conduo, possvel que outro dispositivo no consiga entrar em
conduo.
Esta situao crtica quando se acoplam diretamente os tiristores, sendo minimizada
atravs dos dispositivos de equalizao j descritos e ainda por sinais de porta de durao maior
que o tempo de atraso.
1.4.6.3 Desligamento
Especialmente com carga indutiva, deve-se prever algum tipo de arranjo que consiga
manter o equilbrio de corrente mesmo que haja diferentes caractersticas entre os tiristores
(especialmente relacionadas com os tempos de desligamento). A capacitncia do circuito
amaciador limita o desbalanceamento, uma vez que absorve a corrente do tiristor que comea a
desligar.
1.4.6.4 Circuito de disparo
A corrente de gate deve ser alvo de atenes. O uso de um nico circuito de comando para
acionar todos os tiristores minimiza os problemas de tempos de atraso. Alm disso, deve-se
procurar usar nveis iguais de corrente e tenso de gate, uma vez que influem significativamente
no desempenho do disparo. Para minimizar os efeitos das diferenas nas junes gate-catodo de
cada componente pode-se fazer uso de um resistor ou indutor em srie com o gate, para procurar
equalizar os sinais. importante que se tenha atingido a corrente de disparo (IL) antes da retirada
DSE FEEC UNICAMP

2014

1-18

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

do pulso de gate, o que pode levar necessidade de circuitos mais elaborados para fornecer a
energia necessria. Uma seqncia de pulsos tambm pode ser empregada.

1.4.7 Associao em srie de tiristores


Quando o circuito opera com tenso superior quela suportvel por um nico tiristor,
preciso associar estes componentes em srie, com precaues para garantir a distribuio
equilibrada de tenso entre eles. Devido a diferenas nas correntes de bloqueio, capacitncias de
juno, tempos de atraso, quedas de tenso direta e recombinao reversa, redes de equalizao
externa so necessrias, bem como cuidados quanto ao circuito de disparo.
A figura 1.22 indica uma possvel distribuio de tenso numa associao de 3 tiristores,
nas vrias situaes de operao.
Durante os estados de bloqueio direto e reverso (I e VI), diferenas nas caractersticas de
bloqueio resultam em desigual distribuio de tenso em regime. Ou seja, o tiristor com menor
condutncia quando bloqueado ter de suportar a maior tenso. interessante, ento, usar
dispositivos com caractersticas o mais prximas possvel.
Os estados de conduo (III e IV) no apresentam problema de distribuio de tenso.
Estados II e V representam um desbalanceamento indesejado durante os transientes de disparo e
comutao. No estado II o tempo de atraso do SCR1 consideravelmente mais longo que o dos
outros e, assim, ter que, momentaneamente, suportar toda a tenso. O estado V resulta dos
diferentes tempos de recombinao dos componentes. O primeiro a se recombinar suportar toda a
tenso.
1.4.7.1 Estado estacionrio
O mtodo usual de equalizar tenses nas situaes I e VI colocar uma rede resistiva com
cada resistor conectado entre anodo e catodo de cada tiristor. Estes resistores representam
consumo de potncia, sendo desejvel usar os de maior valor possvel. O projeto do valor da
resistncia deve considerar a diferena nos valores das correntes de bloqueio direta e reversa.
I
1200V

T1

T2

T3

II

Bloqueio
direto
+

Conduo
parcial
+

III

IV

Conduo
direta
+

Conduo
reversa
+

V
Recuperao
reversa
parcial

VI
Bloqueio
reverso

1000V

1200V

1.0V

0.9V

0.7V

100V

50V

6V

1.1V

1.0V

0.7V

900V

150V

5V

0.9V

0.8V

1200V

200V

10mA

10mA

5mA

10mA

50A

10A

Figura 1.22 - Tenses em associao de tiristores sem rede de equalizao.

1.4.7.2 Disparo
Um mtodo que pode ser usado para minimizar o desequilbrio do estado II fornecer uma
corrente de porta com potncia suficiente e de rpido crescimento, para minimizar as diferenas
DSE FEEC UNICAMP

2014

1-19

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

relativas ao tempo de atraso. A largura do pulso deve ser tal que garanta a continuidade da
conduo de todos os tiristores.

1.4.7.3 Desligamento
Para equalizar a tenso no estado V, um capacitor ligado entre anodo e catodo de cada
tiristor. Se a impedncia do capacitor suficientemente baixa e/ou se utiliza a constante de tempo
necessria, o crescimento da tenso no dispositivo mais rpido ser limitado at que todos se
recombinem. Esta implementao tambm alivia a situao no disparo, uma vez que realiza uma
injeo de corrente no tiristor, facilitando a entrada em conduo de todos os dispositivos.
Mas se o capacitor providencia excelente equalizao de tenso, o pico de corrente injetado
no componente no disparo pode ser excessivo, devendo ser limitado por meio de um resistor em
srie com o capacitor. interessante um alto valor de R e baixo valor de C para, com o mesmo
RC, obter pouca dissipao de energia. Mas se o resistor for de valor muito elevado ser imposta
uma tenso de rpido crescimento sobre o tiristor, podendo ocasionar disparo por dv/dt. Usa-se
ento um diodo em paralelo com o resistor, garantindo um caminho de carga para o capacitor,
enquanto a descarga se faz por R. O diodo deve ter uma caracterstica suave de recombinao para
evitar efeitos indesejveis associados s indutncias parasitas das ligaes. Recomenda-se o uso de
capacitores de baixa indutncia parasita. A figura 1.23 ilustra tais circuitos de equalizao.

Rs

C
D

Rs

R
D

Equalizao
Dinmica

Rs

Equalizao esttica
Figura 1.23 - Circuito de equalizao de tenso em associao srie de tiristores.

1.4.7.4 Circuito de disparo


Em muitas aplicaes, devido necessidade de isolamento eltrico entre o circuito de
comando e o de potncia, o sinal de disparo deve ser isolado por meio de algum dispositivo como,
por exemplo, transformadores de pulso ou acopladores ticos, como mostra a figura 1.24.
a) Transformador de pulso
Neste caso, tm-se transformadores capazes de responder apenas em alta freqncia, mas
que possibilitam a transferncia de pulsos de curta durao (at centenas de microssegundos), aps
o que o transformador satura. Caso seja necessrio um pulso mais largo, ele poder ser obtido por
meio de um trem de pulsos, colocando-se um filtro passa-baixas no lado de sada. Com tais
dispositivos deve-se prever algum tipo de limitao de tenso no secundrio (onde est conectado
o gate), a fim de evitar sobre-tenses.
Quando se usar transformador de pulso preciso garantir que ele suporte pelo menos a
tenso de pico da alimentao. Como as condies de disparo podem diferir consideravelmente
entre os tiristores, comum inserir uma impedncia em srie com o gate para evitar que um
tiristor com menor impedncia de gate drene o sinal de disparo, impedindo que os demais
dispositivos entrem em conduo. Esta impedncia em srie pode ser um resistor ou um capacitor,
que tornaria mais rpido o crescimento do pulso de corrente.
DSE FEEC UNICAMP

2014

1-20

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

b) Acoplamento luminoso
O acoplamento tico apresenta como principal vantagem a imunidade a interferncias
eletromagnticas, alm da alta isolao de potencial. Dois tipos bsicos de acopladores so usados:
os opto-acopladores e as fibras ticas. No primeiro caso tem-se um dispositivo no qual o emissor e
o receptor esto integrados, apresentando uma isolao tpica de 2500 V. J para as fibras ticas, o
isolamento pode ser de centenas de kV.
A potncia necessria para o disparo provida por duas fontes: uma para alimentar o
emissor (em geral a prpria fonte do circuito de controle) e outra para o lado do receptor.
Eventualmente, a prpria carga armazenada no capacitor do circuito amaciador (ou rede de
equalizao), atravs de um transformador de corrente, pode fornecer a energia para o lado do
receptor, a partir da corrente que circula pelo tiristor, assegurando potncia durante todo o perodo
de conduo.
+Vcc
+

+V

..
Req
Pulsos

Pulsos

Req

Figura 1.24 Circuitos de acionamento de pulso.

1.4.8 Sobre-tenso
As funes gerais da proteo contra sobre-tenso so: assegurar, to rpido quanto
possvel, que qualquer falha em algum componente afete apenas aquele tiristor diretamente
associado ao componente; aumentar a confiabilidade do sistema; evitar reaes na rede (como
excitao de ressonncias). Estas sobre-tenses podem ser causadas tanto por aes externas como
por distribuio no homognea das tenses entre os dispositivos.
Em aplicaes onde as perdas provocadas pelos resistores de equalizao devem ser
evitadas, a distribuio de tenso pode ser realizada pelo uso de retificadores de avalanche
controlada, que tambm atuam no caso de sobre-tenses. Uma possvel restrio ao uso de
supressores de sobre-tenso (geralmente de xido metlico, os varistores), que a falha em um
certo componente (um curto em um tiristor) pode levar a uma sobrecarga nos demais supressores,
provocando uma destruio em cascata de todos.
A fim de evitar disparos indesejados dos tiristores em virtude do aumento repentino da
tenso, superando o limite de dv/dt ou o valor da mxima tenso direta de bloqueio, deve-se
manter uma polarizao negativa no terminal da porta, aumentado o nvel de tenso suportvel.
1.4.9

Resfriamento
As caractersticas do tiristor so fornecidas a uma certa temperatura da juno. O calor
produzido na pastilha deve ser dissipado, devendo transferir-se da pastilha para o encapsulamento,
deste para o dissipador e da para o meio de refrigerao (ar ou lquido).
Este conjunto possui uma capacidade de armazenamento de calor, ou seja, uma constante
de tempo trmica, que permite sobrecargas de corrente por perodos curtos. Tipicamente esta
constante da ordem de 3 minutos para refrigerao a ar.

DSE FEEC UNICAMP

2014

1-21

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

A temperatura de operao da juno deve ser muito menor que o mximo especificado.
Ao aumento da temperatura corresponde uma diminuio na capacidade de suportar tenses no
estado de bloqueio. Tipicamente esta temperatura no deve exceder 120oC.
O sistema de refrigerao deve possuir redundncia, ou seja, uma falha no sistema deve por
em operao um outro, garantindo a troca de calor necessria. Existem vrias maneiras de
implementar as trocas: circulao externa de ar filtrado, circulao interna de ar (com trocador de
calor), refrigerao com lquido, etc. A escolha do tipo de resfriamento influenciada pelas
condies ambientais e preferncias do usurio.

DSE FEEC UNICAMP

2014

1-22

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

1.5 GTO - Gate Turn-Off Thyristor


O GTO, embora tenha sido criado no incio da dcada de 60, por problemas de fraco
desempenho foi pouco utilizado. Com o avano da tecnologia de construo de dispositivos
semicondutores, novas solues foram encontradas para aprimorar tais componentes, que hoje
ocupam significativa faixa de aplicao, especialmente naquelas de elevada potncia, uma vez que
esto disponveis dispositivos para 5000V, 4000A.

1.5.1 Princpio de funcionamento


O GTO possui uma estrutura de 4 camadas, tpica dos componentes da famlia dos
tiristores. Sua caracterstica principal sua capacidade de entrar em conduo e bloquear atravs
de comandos adequados no terminal de gate.
O mecanismo de disparo semelhante ao do SCR: supondo-o diretamente polarizado,
quando a corrente de gate injetada, circula corrente entre gate e catodo. Grande parte de tais
portadores, como a camada de gate suficientemente fina, desloca-se at a camada N adjacente,
atravessando a barreira de potencial e sendo atrados pelo potencial do anodo, dando incio
corrente andica. Se esta corrente se mantiver acima da corrente de manuteno, o dispositivo no
necessita do sinal de gate para manter-se conduzindo.
A figura 1.25 mostra o smbolo do GTO e uma representao simplificada dos processos
de entrada e sada de conduo do componente.
A aplicao de uma polarizao reversa na juno gate-catodo pode levar ao desligamento
do GTO. Portadores livres (lacunas) presentes nas camadas centrais do dispositivo so atrados
pelo gate, fazendo com que seja possvel o restabelecimento da barreira de potencial na juno J2.

Rg
Vcc
P+ N-

J2 J3
N+
P

Entrada em conduo
J1

Vg

Regio de
Transio

Rg

G
Rg
Vcc
Desligamento

P+

N-

N+

Rg
Vg

Figura 1.25 - Smbolo, processos de comutao e estrutura interna de GTO.


A figura do GTO foi obtida na AN-315, International Rectifier, 04/82.

Aparentemente seria possvel tal comportamento tambm no SCR. As diferenas, no


entanto, esto no nvel da construo do componente. O funcionamento como GTO depende, por
exemplo, de fatores como:
DSE FEEC UNICAMP

2014

1-23

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

facilidade de extrao de portadores pelo terminal de gate - isto possibilitado pelo uso de
dopantes com alta mobilidade
desaparecimento rpido de portadores nas camadas centrais - uso de dopante com baixo tempo
de recombinao. Isto implica que um GTO tem uma maior queda de tenso quando em
conduo, comparado a um SCR de mesmas dimenses.
suportar tenso reversa na juno porta-catodo, sem entrar em avalanche - menor dopagem na
camada de catodo
absoro de portadores de toda superfcie condutora - regio de gate e catodo muito
interdigitada, com grande rea de contato.
Diferentemente do SCR, um GTO pode no ter capacidade de bloquear tenses reversas.
Existem 2 possibilidades de construir a regio de anodo: uma delas utilizando apenas
uma camada p+, como nos SCR. Neste caso o GTO apresentar uma caracterstica lenta de
comutao, devido maior dificuldade de extrao dos portadores, mas suportar tenses reversas
na juno J2.
A outra alternativa, mostrada na figura 1.26, introduzir regies n+ que penetrem na
regio p+ do anodo, fazendo contato entre a regio intermediria n- e o terminal de anodo. Isto,
virtualmente, curtocircuita a juno J1 quando o GTO polarizado reversamente. No entanto,
torna-o muito mais rpido no desligamento (com polarizao direta). Como a juno J3 formada
por regies muito dopadas, ela no consegue suportar tenses reversas elevadas. Caso um GTO
deste tipo deva ser utilizado em circuitos nos quais fique sujeito a tenso reversa, ele deve ser
associado em srie com um diodo, o qual bloquear a tenso.

placa de

metalizao do catodo

contato do

metalizao do gate

catodo

n+

n+

n+

J3
p
J2
nJ1

p+

n+

p+

n+

p+

anodo

Figura 1.26 - Estrutura interna de GTO rpido (sem bloqueio reverso)

1.5.2 Parmetros bsicos do GTO


Os smbolos utilizados pelos diversos fabricantes diferem, embora as grandezas
representadas sejam, quase sempre, as mesmas.
Vdrxm - Tenso de pico, repetitiva, de estado desligado: sob condies dadas, a mxima tenso
instantnea permissvel, em estado desligado, que no ultrapasse o dv/dt mximo, aplicvel
repetidamente ao GTO.
It - Corrente (RMS) de conduo: mxima corrente (valor RMS) que pode circular
continuamente pelo GTO.
DSE FEEC UNICAMP

2014

1-24

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

Itcm - Corrente de conduo repetitiva controlvel: mxima corrente repetitiva, cujo valor
instantneo ainda permite o desligamento do GTO, sob determinadas condies.
I2t: escala para expressar a capacidade de sobrecorrente no-repetitiva, com respeito a um pulso
de curta durao. utilizado no dimensionamento dos fusveis de proteo.
di/dt: taxa de crescimento mxima da corrente de anodo.
Vgrm - Tenso reversa de pico de gate repetitiva: mxima tenso instantnea permissvel
aplicvel juno gate-catodo.
dv/dt: mxima taxa de crescimento da tenso direta de anodo para catodo.
IH - corrente de manuteno: Corrente de anodo que mantm o GTO em conduo mesmo na
ausncia de corrente de porta.
IL - corrente de disparo: corrente de anodo necessria para que o GTO entre em conduo com o
desligamento da corrente de gate.
tgt - tempo de disparo: tempo entre a aplicao da corrente de gate e a queda da tenso Vak.
tgq - tempo de desligamento: tempo entre a aplicao de uma corrente negativa de gate e a
queda da corrente de anodo (tgq=ts+tf)
ts - tempo de armazenamento

1.5.3 Condies do sinal de porta para chaveamento


Desde que, geralmente, o GTO est submetido a condies de alto di/dt, necessrio que o
sinal de porta tambm tenha rpido crescimento, tendo um valor de pico relativamente elevado.
Deve ser mantido neste nvel por um tempo suficiente (tw1) para que a tenso Vak caia a seu valor
de conduo direta. conveniente que se mantenha a corrente de gate durante todo o perodo de
conduo, especialmente se a corrente de anodo for pequena, de modo a garantir o estado "ligado".
A figura 1.27 ilustra as formas de corrente recomendadas para a entrada em conduo e tambm
para o desligamento.
Durante o intervalo "ligado" existe uma grande quantidade de portadores nas camadas
centrais do semicondutor. A comutao do GTO ocorrer pela retirada destes portadores e, ainda,
pela impossibilidade da vinda de outros das camadas ligadas ao anodo e ao catodo, de modo que a
barreira de potencial da juno J2 possa se restabelecer.
O grande pico reverso de corrente apressa a retirada dos portadores. A taxa de crescimento
desta corrente relaciona-se com o tempo de armazenamento, ou seja, o tempo decorrido entre a
aplicao do pulso negativo e o incio da queda (90%) da corrente de anodo. Quanto maior for a
derivada, menor o tempo.
Quando a corrente drenada comea a cair, a tenso reversa na juno gate-catodo cresce
rapidamente, ocorrendo um processo de avalanche. A tenso negativa de gate deve ser mantida
prxima ao valor da tenso de avalanche. A potncia dissipada neste processo controlada (pela
prpria construo do dispositivo). Nesta situao a tenso Vak cresce e o GTO desliga.
Para evitar o disparo do GTO por efeito dv/dt, uma tenso reversa de porta pode ser
mantida durante o intervalo de bloqueio do dispositivo.
O ganho de corrente tpico, no desligamento, baixo (de 5 a 10), o que significa que,
especialmente para os GTOs de alta corrente, o circuito de acionamento, por si s, envolve a
manobra de elevadas correntes.

DSE FEEC UNICAMP

2014

1-25

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

t gq
Ifgm

ts

Ifg

Vr
tr

dIrg
dt

Vrg (tenso negativa


do circuito de comando)

t w1

avalanche

Vgk
Ig

Irg

Figura 1.27 - Formas de onda tpicas do circuito de comando de porta de GTO.

1.5.4 Circuitos amaciadores (snubber)


1.5.4.1 Desligamento
Durante o desligamento, com o progressivo restabelecimento da barreira de potencial na
juno reversamente polarizada, a corrente de anodo vai se concentrando em reas cada vez
menores, concentrando tambm os pontos de dissipao de potncia. Uma limitao da taxa de
crescimento da tenso, alm de impedir o gatilhamento por efeito dv/dt, implicar numa reduo
da potncia dissipada nesta transio.
O circuito mais simples utilizado para esta funo uma rede RCD, como mostrado na
figura 1.28.
Supondo uma corrente de carga constante, ao ser desligado o GTO, o capacitor se carrega
com a passagem da corrente da carga, com sua tenso vaiando de forma praticamente linear.
Assim, o dv/dt determinado pela capacitncia. Quando o GTO entrar em conduo, este
capacitor se descarrega atravs do resistor. A descarga deve ocorrer dentro do mnimo tempo em
conduo previsto para o GTO, a fim de assegurar tenso nula inicial no prximo desligamento. A
resistncia no pode ser muito baixa, a fim de limitar a impulso de corrente injetado no GTO.

D
R

Figura 1.28 Circuito amaciador de desligamento tipo RCD.


A energia armazenada no capacitor ser praticamente toda dissipada em R. Especialmente
em aplicaes de alta tenso e alta freqncia, esta potncia pode assumir valores excessivos. Em
tais casos deve-se buscar solues ativas, nas quais a energia acumulada no capacitor seja
devolvida fonte ou carga .
A potncia a ser retirada do capacitor dada por:

DSE FEEC UNICAMP

2014

1-26

Eletrnica de Potncia - Cap. 1

p cap

J. A. Pomilio

C V2
=
fs
2

(1.5)

onde V a tenso de alimentao e fs a freqncia de chaveamento.


Como exemplo, suponhamos um circuito alimentado em 1000V, operando a 1kHz com um
capacitor de 1F. Isto significa uma potncia de 500W!

1.5.4.2 Entrada em conduo


A limitao de di/dt nos GTOs muito menos crtica do que para os SCR. Isto se deve
interdigitao entre gate e catodo, o que leva a uma expanso muito mais rpida da superfcie em
conduo, no havendo significativa concentrao de corrente em reas restritas.
O problema relacionado ao crescimento da corrente refere-se, para um GTO,
principalmente, potncia dissipada na entrada em conduo do dispositivo. Com carga indutiva,
dada a necessria existncia de um diodo de livre-circulao (e o seu inevitvel tempo de
desligamento), durante alguns instantes em que o GTO j se encontra conduzindo, sobre ele
tambm existe uma tenso elevada, produzindo um pico de potncia sobre o componente. Este fato
agravado pela corrente reversa do diodo e ainda pela descarga do capacitor do snubber de
desligamento (caso exista). A figura 1.29 ilustra este comportamento.
V
Io
carga
Lcarga

Df

Df
Ia
Io

R
carga

Ds
Ls

Rs
Vak
V

Ia

Vak
Vak

Figura 1.29 - GTO acionando carga indutiva e amaciador para desligamento.


Para reduzir este efeito, um circuito amaciador para o disparo pode ser necessrio, com o
objetivo de reduzir a tenso sobre o GTO em sua entrada em conduo, pode-se utilizar um
circuito amaciador formado, basicamente, por um indutor com ncleo saturvel, que atue de
maneira significativa apenas durante o incio do crescimento da corrente, mas sem armazenar uma
quantidade significativa de energia.

1.5.5 Associaes em srie e em paralelo


Nas situaes em que um componente nico no suporte a tenso ou a corrente de uma
dada aplicao, faz-se necessrio associar componentes em srie ou em paralelo. Nestes casos os
procedimentos so similares queles empregados, descritos anteriormente, para os SCRs.

DSE FEEC UNICAMP

2014

1-27

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

1.6 Transistor Bipolar de Potncia (TBP)


1.6.1 Princpio de funcionamento
A figura 1.30 mostra a estrutura bsica de um transistor bipolar.
Rc
Vcc
N+

N-

J2

J1

N+

E
Vb

B
Rb

Figura 1.30 - Estrutura bsica de transistor bipolar


A operao normal de um transistor feita com a juno J1 (B-E) diretamente polarizada,
e com J2 (B-C) reversamente polarizada.
No caso NPN, os eltrons so atrados do emissor pelo potencial positivo da base. Esta
camada central suficientemente fina para que a maior parte dos portadores tenha energia cintica
suficiente para atravess-la, chegando regio de transio de J2, sendo, ento, atrados pelo
potencial positivo do coletor.
O controle de Vbe determina a corrente de base, Ib, que, por sua vez, se relaciona com Ic
pelo ganho de corrente do dispositivo.
Na realidade, a estrutura interna dos TBPs diferente. Para suportar tenses elevadas,
existe uma camada intermediria do coletor, com baixa dopagem, a qual define a tenso de
bloqueio do componente.
A figura 1.31 mostra uma estrutura tpica de um transistor bipolar de potncia. As bordas
arredondadas da regio de emissor permitem uma homogeneizao do campo eltrico, necessria
manuteno de ligeiras polarizaes reversas entre base e emissor. O TBP no sustenta tenso no
sentido oposto porque a alta dopagem do emissor provoca a ruptura de J1 em baixas tenses (5 a
20V).
O uso preferencial de TBP tipo NPN se deve s menores perdas em relao aos PNP, o que
ocorre por causa da maior mobilidade dos eltrons em relao s lacunas, reduzindo,
principalmente, os tempos de comutao do componente.
B

E
N+ 10e19 cm-3
10e16 cm-3

10 u
5 a 20 u
C

N-

10e14 cm-3

50 a 200 u
B
E

N+

10e19 cm-3

250 u (substrato)

Figura 1.31 Estrutura interna de TPB e seu smbolo

DSE FEEC UNICAMP

2014

1-28

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

1.6.2 Limites de tenso


A tenso aplicada ao transistor encontra-se praticamente toda sobre a juno J2 a qual,
tipicamente, est reversamente polarizada. Existem limites suportveis por esta juno, os quais
dependem principalmente da forma como o comando de base est operando, conforme se v nas
figuras 1.32 e 1.33.
Com o transistor conduzindo (Ib>0) e operando na regio ativa, o limite de tenso Vce
Vces o qual, se atingido, leva o dispositivo a um fenmeno chamado de primeira ruptura.
O processo de primeira ruptura ocorre quando, ao se elevar a tenso Vce, provoca-se um
fenmeno de avalanche em J2. Este acontecimento no danifica, necessariamente, o dispositivo.
Se, no entanto, a corrente Ic se concentrar em pequenas reas, o sobre-aquecimento produzir
ainda mais portadores e destruir o componente (segunda ruptura).
Com o transistor desligado (Ib=0) a tenso que provoca a ruptura da juno J2 maior,
elevando-se ainda mais quando a corrente de base for negativa. Isto uma indicao interessante
que, para transistores submetidos a valores elevados de tenso, o estado desligado deve ser
acompanhado de uma polarizao negativa da base.
Ic

Ic

Ib>0

Vcbo

Ic

Ib=0
Vces

Vceo

Ib<0

Figura 1.32 - Tipos de conexo do circuito de base e mximas tenses Vce.

1.6.3 rea de Operao Segura (AOS)


A AOS representa a regio do plano Vce x Ic dentro da qual o TBP pode operar sem se
danificar. A figura 1.34 mostra uma forma tpica de AOS.
medida que a corrente se apresenta em pulsos (no-repetitivos) a rea se expande.
Para pulsos repetitivos deve-se analisar o comportamento trmico do componente para se
saber se possvel utiliz-lo numa dada aplicao, uma vez que a AOS, por ser definida para um
nico pulso, uma restrio mais branda. Esta anlise trmica feita com base no ciclo de
trabalho a que o dispositivo est sujeito, aos valores de tenso e corrente e impedncia trmica
do transistor, a qual fornecida pelo fabricante.
Ic

segunda ruptura
primeira ruptura

Ib4
Ib3
Ib2

Ib<0

Ib1
Ib=0
Vces

Vceo

Vce
Vcbo

Ib4>Ib3>Ib2>Ib1>0

Figura 1.33 - Caracterstica esttica de transistor bipolar.

DSE FEEC UNICAMP

2014

1-29

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

log Ic
Ic max

1 us
10 us
100 us
A

Ic DC

C
D
log Vce

Figura 1.34 - Aspecto tpico de AOS de TBP


A: Mxima corrente contnua de coletor
B: Mxima potncia dissipvel (relacionada temperatura na juno)
C: Limite de segunda ruptura
D: Mxima tenso Vce

1.6.4 Regio de quase-saturao


Consideremos o circuito mostrado na figura 1.35, e as curvas estticas do TBP ali
indicadas. Quando Ic cresce, Vce diminui, dada a maior queda de tenso sobre R. medida que Vce
se reduz, caminha-se no sentido da saturao.
Os TBP apresentam uma regio chamada de quase-saturao gerada, principalmente, pela
presena da camada N- do coletor.
semelhana da carga espacial armazenada nos diodos, nos transistores bipolares tambm
ocorre estocagem de carga. A figura 1.36 mostra a distribuio de carga esttica no interior do
transistor para as diferentes regies de operao.
Na regio ativa, J2 est reversamente polarizada e ocorre uma acumulao de eltrons na
regio da base. Quando se aproxima da saturao, J2 fica diretamente polarizada, atraindo lacunas
da base para o coletor. Tais lacunas associam-se a eltrons vindos do emissor e que esto
migrando pelo componente, criando uma carga espacial que penetra a regio N-. Isto representa
um "alargamento" da regio da base, implicando na reduo do ganho do transistor. Tal situao
caracteriza a chamada quase-saturao. Quando esta distribuio de carga espacial ocupa toda a
regio N- chega-se, efetivamente, saturao.
claro que no desligamento toda esta carga ter que ser removida antes do efetivo
bloqueio do TBP, o que sinaliza a importncia do timo circuito de acionamento de base para que
o TBP possa operar numa situao que minimize a tempo de desligamento e a dissipao de
potncia (associada ao valor de Vce).
saturao

quase-saturao

Ic
R

Vcc/R
Ib
regio ativa

Vcc
Vce

corte
Vcc

Vce

Figura 1.35 - Regio de quase-saturao do TBP.

DSE FEEC UNICAMP

2014

1-30

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

Coletor
N+

Base

N-

Emissor

P
quasesaturao

N+

e-

regio ativa
saturao

base virtual

Figura 1.36 - Distribuio da carga esttica acumulada no TBP

1.6.5 Ganho de corrente


O ganho de corrente dos TBP varia com diversos parmetros (Vce, Ic, temperatura), sendo
necessrio, no projeto, definir adequadamente o ponto de operao. A figura 1.37 mostra uma
variao tpica do ganho.
Em baixas correntes, a recombinao dos portadores em trnsito leva a uma reduo no
ganho, enquanto para altas correntes tem-se o fenmeno da quase-saturao reduzindo o ganho,
como explicado anteriormente.
Para uma tenso Vce elevada, a largura da regio de transio de J2 que penetra na camada
de base maior, de modo a reduzir a espessura efetiva da base, o que leva a um aumento do
ganho.
ganho de corrente
Vce = 2V (125 C)
Vce = 400 V (25 C)

Vce = 2 V (25 C)

log Ic

Figura 1.37 - Comportamento tpico do ganho de corrente em funo da tenso Vce, da temperatura
e da corrente de coletor.

1.6.6 Caractersticas de chaveamento


As caractersticas de chaveamento so importantes pois definem a velocidade de mudana
de estado e ainda determinam as perdas no dispositivo relativas s comutaes, que so
dominantes nos conversores de alta freqncia. Definem-se diversos intervalos considerando
operao com carga resistiva ou indutiva. O sinal de base, para o desligamento , geralmente,
negativo, a fim de acelerar o bloqueio do TBP.
a) Carga resistiva
A figura 1.38 mostra formas de onda tpicas para este tipo de carga. O ndice "r' se refere a
tempos de subida (de 10% a 90% dos valores mximos), enquanto "f" relaciona-se aos tempos de
descida. O ndice "s" refere-se ao tempo de armazenamento e "d" ao tempo de atraso.

td: tempo de atraso


Corresponde a tempo de descarregamento da capacitncia da juno b-e. Pode ser reduzido
pelo uso de uma maior corrente de base com elevado dib/dt.

DSE FEEC UNICAMP

2014

1-31

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

tri: tempo de crescimento da corrente de coletor


Este intervalo se relaciona com a velocidade de aumento da carga estocada e depende da
corrente de base. Como a carga resistiva, uma variao de Ic provoca uma mudana em Vce.
ts: tempo de armazenamento
Intervalo necessrio para retirar (Ib<0) e/ou neutralizar os portadores estocados no coletor e
na base
tfi: tempo de queda da corrente de coletor
Corresponde ao processo de bloqueio do TBP, com a travessia da regio ativa, da saturao
para o corte. A reduo de Ic depende de fatores internos ao componente, como o tempo de
recombinao, e de fatores externos, como o valor de Ib (negativo).
Para obter um desligamento rpido deve-se evitar operar com o componente alm da
quase-saturao, de modo a tornar breve o tempo de armazenamento.
b) Carga indutiva
Seja Io>0 e constante durante a comutao. A figura 1.39 mostra formas de onda tpicas
com este tipo de carga.
b.1) Entrada em conduo
Com o TBP cortado, Io circula pelo diodo (=> Vce=Vcc). Aps td, Ic comea a crescer,
reduzindo Id (pois Io constante). Quando Ic=Io, o diodo desliga e Vce comea a diminuir. Alm
disso, pelo transistor circula a corrente reversa do diodo.
b.2) Bloqueio
Com a inverso da tenso Vbe (e de Ib), inicia-se o processo de desligamento do TBP. Aps
tsv comea a crescer Vce. Para que o diodo conduza preciso que Vce>Vcc. Enquanto isto no
ocorre, Ic=Io. Com a entrada em conduo do diodo, Ic diminui, medida que Id cresce (tfi).
Alm destes tempos definem-se outros para carga indutiva: tti: (tail time): Queda de Ic de
10% a 2%; tc ou txo: intervalo entre 10% de Vce e 10% de Ic.
100%
90%
Sinal de base
10%

ton=ton(i)
td=tdi

toff=toffi
ts=tsi
tfi

tri

90%

Corrente de coletor
10%
toff(v)

ton(v)
tdv

tsv
tfv

Vce(sat)

trv

+Vcc
90%
Tenso Vce
10%

CARGA RESISTIVA

Figura 1.38 - Caracterstica tpica de chaveamento de carga resistiva

DSE FEEC UNICAMP

2014

1-32

Eletrnica de Potncia - Cap. 1

J. A. Pomilio
Vb

Io

Lcarga

Df
td
Ic

Io

R
carga
Vcc

Vce

tsv

tti

Vcc

Ic

Vce

Figura 1.39 - Formas de onda com carga indutiva

1.6.7 Circuitos amaciadores (ou de ajuda comutao) - "snubber"


O papel dos circuitos amaciadores garantir a operao do TBP dentro da AOS,
especialmente durante o chaveamento de cargas indutivas.
a) Desligamento - Objetivo: atrasar o crescimento de Vce (figura 1.40)
Quando Vce comea a crescer, o capacitor Cs comea a se carregar (via Ds), desviando
parcialmente a corrente, reduzindo Ic. Df s conduzir quando Vce>Vcc.
Quando o transistor ligar o capacitor se descarregar por ele, com a corrente limitada por
Rs. A energia acumulada em Cs ser, ento, dissipada sobre Rs.
Sejam as formas de onda mostradas na figura 1.41. Consideremos que Ic caia linearmente e
que Io aproximadamente constante. Sem o circuito amaciador, supondo desprezvel a
capacitncia entre coletor e emissor, assim que o transistor inicia seu desligamento, a corrente de
coletor que vinha crescendo (ou estava constante), muda sua derivada tendendo a diminuir. Isto
produz uma tenso sobre a carga que leva o diodo de livre-circulao conduo, de modo que a
tenso Vce cresce praticamente para o valor da tenso de alimentao. Com a incluso do circuito
amaciador, o diodo Df s conduzir quando a tenso no capacitor Cs atingir Vcc. Assim,
considerando que Ic decai linearmente, a corrente por Cs cresce linearmente e a tenso sobre ele
tem uma forma quadrtica. Fazendo-se com que Cs complete sua carga quando Ic=0, o pico de
potncia se reduzir a menos de 1/4 do seu valor sem circuito amaciador (supondo trv=0)
O valor de Rs deve ser tal que permita toda a descarga de Cs durante o mnimo tempo
ligado do TBP e, por outro lado, limite o pico de corrente em um valor inferior mxima corrente
de pico repetitiva do componente. Deve-se usar o maior Rs possvel.

DSE FEEC UNICAMP

2014

1-33

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

Io
log Ic
Lcarga

Df

sem amaciador
Io
Cs

R
carga
Vcc
Ic
Cs

Vcs

Vcc

log Vce

Vce
Ds

Rs

Figura 1.40 - Circuito amaciador de desligamento e trajetrias na AOS


Vcc
Ic

Ic

Vce

Vce

Vcc

Ic.Vcc
P

tf

Figura 1.41 - Formas de onda no desligamento sem e com o circuito amaciador.


b) Entrada em conduo: Objetivo: reduzir Vce e atrasar o aumento de Ic (figura 1.42)
No circuito sem amaciador, aps o disparo do TBP, Ic cresce, mas Vce s se reduz quando
Df deixar de conduzir. A colocao de Ls provoca uma reduo de Vce, alm de reduzir a taxa de
crescimento de Ic.
Normalmente no se utiliza este tipo de circuito, considerando que os tempos associados
entrada em conduo so menores do que os de desligamento e que Ls, por ser de baixo valor,
pode ser substitudo pela prpria indutncia parasita do circuito.
carga

Vcc

Ls
Rs

Ds

Df

Figura 1.42 - Circuito amaciador para entrada em conduo.

DSE FEEC UNICAMP

2014

1-34

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

1.6.8 Conexo Darlington


Como o ganho dos TBP relativamente baixo, usualmente so utilizadas conexes
Darlington (figura 1.43), que apresentam como principais caractersticas:
- ganho de corrente = 1(2+1)+2
- T2 no satura, pois sua juno B-C est sempre reversamente polarizada
- tanto o disparo quanto o desligamento so seqenciais. No disparo, T1 liga primeiro, fornecendo
corrente de base para T2. No desligamento, T1 deve comutar antes, interrompendo a corrente de
base de T2.

T1
T2

Figura 1.43 - Conexo Darlington.


Os tempos totais dependem, assim, de ambos transistores, elevando, em princpio, as
perdas de chaveamento.
Considerando o caso de uma topologia em ponte (ou meia ponte), como mostrado na figura
1.44, quando o conjunto superior conduz, o inferior deve estar desligado. Deve-se lembrar aqui
que existem capacitncias associadas s junes dos transistores.
Quando o potencial do ponto A se eleva (pela conduo de T2) a juno B-C ter
aumentada sua largura, produzindo uma corrente a qual, se a base de T3 estiver aberta, circular
pelo emissor, transformando-se em corrente de base de T4, o qual poder conduzir, provocando
um curto-circuito (momentneo) na fonte.
A soluo adotada criar caminhos alternativos para esta corrente, por meio de resistores,
de modo que T4 no conduza.
Alm destes resistores, usual a incluso de um diodo reverso, de emissor para coletor,
para facilitar o escoamento das cargas no processo de desligamento. Alm disso, tal diodo tem
fundamental importncia no acionamento de cargas indutivas, uma vez que faz a funo do diodo
de circulao.

T1

T2

A
capacitncias parasitas
i

T3

carga

T4

Figura 1.44 - Conexo Darlington num circuito em ponte.


Usualmente associam-se aos transistores em conexo Darlington, outros componentes,
cujo papel garantir seu bom desempenho em condies adversas, como se v na figura 1.45.

DSE FEEC UNICAMP

2014

1-35

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

Figura 1.45 - Conexo Darlington com componentes auxiliares.

1.6.9 Mtodos de reduo dos tempos de chaveamento


Um ponto bsico utilizar uma corrente de base adequada, como mostra a figura 1.46. As
transies devem ser rpidas, para reduzir os tempo de atraso. Um valor elevado Ib1 permite uma
reduo de tri. Quando em conduo, Ib2 deve ter tal valor que faa o TBP operar na regio de
quase-saturao. No desligamento, deve-se prover uma corrente negativa, acelerando assim a
retirada dos portadores armazenados.
Para o acionamento de um transistor nico, pode-se utilizar um arranjo de diodos para
evitar a saturao, como mostrado na figura 1.47.
Neste arranjo, a tenso mnima na juno B-C zero. Excesso na corrente Ib desviado por
D1. D3 permite a circulao de corrente negativa na base.
Ib1
Ib2

dib/dt

dib/dt

Ibr

Figura 1.46 - Forma de onda de corrente de base recomendada para acionamento de TBP.
D1
D2
D3

Figura 1.47 - Arranjo de diodos para evitar saturao.

1.7 MOSFET
Enquanto o TBP foi inventado no final dos anos 40, j em 1925 fora registrada uma patente
(concedida em 1930 a Julius Edgard Lilienfeld, reproduzida na figura 1.48) que se referia a um
mtodo e um dispositivo para controlar o fluxo de uma corrente eltrica entre dois terminais de um
slido condutor. Tal patente, que pode ser considerada a precursora dos Transistores de Efeito de
Campo, no entanto, no redundou em um componente prtico, uma vez que no havia, ento,
tecnologia que permitisse a construo dos dispositivos. Isto se modificou nos anos 60, quando
surgiram os primeiros FETs, mas ainda com limitaes importantes em termos de caractersticas
de chaveamento. Nos anos 80, com a tecnologia MOS, foi possvel construir dispositivos capazes
de comutar valores significativos de corrente e tenso, em velocidade superior ao que se obtinha
com os TBP.

DSE FEEC UNICAMP

2014

1-36

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

1.7.1 Princpio de funcionamento (canal N)


O terminal de gate isolado do semicondutor por SiO2. A juno PN- define um diodo
entre Source e Drain, o qual conduz quando Vds<0. A operao como transistor ocorre quando
Vds>0. A figura 1.49 mostra a estrutura bsica do transistor.
Quando uma tenso Vgs>0 aplicada, o potencial positivo no gate repele as lacunas na
regio P, deixando uma carga negativa, mas sem portadores livres. Quando esta tenso atinge um
certo limiar (Vth), eltrons livres (gerados principalmente por efeito trmico) presentes na regio P
so atrados e formam um canal N dentro da regio P, pelo qual torna-se possvel a passagem de
corrente entre D e S. Elevando Vgs, mais portadores so atrados, ampliando o canal, reduzindo sua
resistncia (Rds), permitindo o aumento de Id. Este comportamento caracteriza a chamada "regio
resistiva".
A passagem de Id pelo canal produz uma queda de tenso que leva ao seu afunilamento, ou
seja, o canal mais largo na fronteira com a regio N+ do que quando se liga regio N-. Um
aumento de Id leva a uma maior queda de tenso no canal e a um maior afunilamento, o que
conduziria ao seu colapso e extino da corrente! Obviamente o fenmeno tende a um ponto de
equilbrio, no qual a corrente Id se mantm constante para qualquer Vds, caracterizando a regio
ativa do MOSFET. A figura 1.50 mostra a caracterstica esttica do MOSFET,
Uma pequena corrente de gate necessria apenas para carregar e descarregar as
capacitncias de entrada do transistor. A resistncia de entrada da ordem de 1012 ohms.
Estes transistores, em geral, so de canal N por apresentarem menores perdas e maior
velocidade de comutao, devido maior mobilidade dos eltrons em relao s lacunas.
Vdd
Vgs
G
+++++++++++++++

N+

-Id

- - - - - - - - - - - - - - - -- - - - - - - - - - - - - - - - - - - - - -- - - - - ---------------- - - - - - - -- - - --

-Id

P
N-

N+

Smbolo

D
SiO2
metal

Figura 1.49 - Estrutura bsica de transistor MOSFET.

DSE FEEC UNICAMP

2014

1-37

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

Fig. 1.48 - Pedido de patente de transistor FET


Reproduzida de Arthur D. Evans, Designing with Field-Effect Transistors, McGraw-Hill, New York, 1981.

DSE FEEC UNICAMP

2014

1-38

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

A mxima tenso Vds determinada pela ruptura do diodo reverso. Os MOSFETs no


apresentam segunda ruptura uma vez que a resistncia do canal aumenta com o crescimento de Id.
Este fato facilita a associao em paralelo destes componentes.
A tenso Vgs limitada a algumas dezenas de Volts, por causa da capacidade de isolao
da camada de SiO2.

Id
regio
resistiva Vgs3
Vgs2

regio ativa

Vgs1

Vdso
vgs3>Vgs2>Vgs1

Vds

Figura 1.50 - Caracterstica esttica do MOSFET.

1.7.2 rea de Operao Segura


A figura 1.51 mostra a AOS dos MOSFET. Para tenses elevadas ela mais ampla que
para um TBP equivalente, uma vez que no existe o fenmeno de segunda ruptura. Para baixas
tenses, entretanto, tem-se a limitao da resistncia de conduo.
A: Mxima corrente de dreno contnua
B: Limite da regio de resistncia constante
C: Mxima potncia (relacionada mxima temperatura de juno)
D: Mxima tenso Vds

log Id
Id pico
Id cont

A
B

C
D

Vdso log Vds


Figura 1.51 - AOS para MOSFET.
1.7.3 Caracterstica de chaveamento - carga indutiva
a) Entrada em conduo (figura 1.52)
Ao ser aplicada a tenso de acionamento (Vgg), a capacitncia de entrada comea a se
carregar, com a corrente limitada por Rg. Quando se atinge a tenso limiar de conduo (Vth), aps
td, comea a crescer a corrente de dreno. Enquanto Id<Io, Df se mantm em conduo e Vds=Vdd.
DSE FEEC UNICAMP

2014

1-39

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

Quando Id=Io, Df desliga e Vds cai. Durante a reduo de Vds ocorre um aparente aumento da
capacitncia de entrada (Ciss) do transistor (efeito Miller), fazendo com que a variao de Vgs se
torne muito mais lenta (em virtude do "aumento" da capacitncia). Isto se mantm at que Vds
caia, quando, ento, a tenso Vgs volta a aumentar, at atingir Vgg.
Vgg
V+
Io
Vgs

Df

V+

Vth
Cgd
Id

Id=Io

Vdd

Vds

Cds

Rg
Vgs

Vds on

Vds

Vgg
Cgs

td

Id

CARGA INDUTIVA

Figura 1.52 - Formas de onda na entrada em conduo de MOSFET com carga indutiva.
Na verdade, o que ocorre que, enquanto Vds se mantm elevado, a capacitncia que drena
corrente do circuito de acionamento apenas Cgs. Quando Vds diminui, a capacitncia entre dreno
e source se descarrega, o mesmo ocorrendo com a capacitncia entre gate e dreno. A descarga
desta ltima capacitncia se d desviando a corrente do circuito de acionamento, reduzindo a
velocidade do processo de carga de Cgs, o que ocorre at que Cgd esteja descarregado.
Os manuais fornecem informaes sobre as capacitncias operacionais do transistor (Ciss,
Coss e Crss), mostradas na figura 1.53, as quais se relacionam com as capacitncias do
componente por:
Ciss = Cgs + Cgd , com Cds curtocircuitada
Crs = Cgd
Coss ~ Cds + Cgd
b) Desligamento
O processo de desligamento semelhante ao apresentado, mas na ordem inversa. O uso de
uma tenso Vgg negativa apressa o desligamento, pois acelera a descarga da capacitncia de
entrada.
Como os MOSFETs no apresentam cargas estocadas, no existe o tempo de
armazenamento, por isso so muito mais rpidos que os TBP.

DSE FEEC UNICAMP

2014

1-40

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

C (nF)

C (nF)

Ciss

Cgs

3
Coss

Cds
2

Crss
0

Cgd

0
0

10

20

30

40 Vds (V)

10

20

30

40

Vds (V)

Figura 1.53 - Capacitncias de transistor MOSFET

1.8 IGBT (Insulated Gate Bipolar Transistor)


O IGBT alia a facilidade de acionamento dos MOSFET com as pequenas perdas em
conduo dos TBP. Sua velocidade de chaveamento, em princpio semelhante dos transistores
bipolares, tem crescido nos ltimos anos, permitindo operao em dezenas de kHz, nos
componentes para correntes na faixa de algumas dezenas de Ampres.
1.8.1 Princpio de funcionamento
A estrutura do IGBT similar do MOSFET, mas com a incluso de uma camada P+ que
forma o coletor do IGBT, como se v na figura 1.54.
Em termos simplificados pode-se analisar o IGBT como um MOSFET no qual a regio Ntem sua condutividade modulada pela injeo de portadores minoritrios (lacunas), a partir da
regio P+, uma vez que J1 est diretamente polarizada. Esta maior condutividade produz uma
menor queda de tenso em comparao a um MOSFET similar.
O controle de componente anlogo ao do MOSFET, ou seja, pela aplicao de uma
polarizao entre gate e emissor. Tambm para o IGBT o acionamento feito por tenso.
A mxima tenso suportvel determinada pela juno J2 (polarizao direta) e por J1
(polarizao reversa). Como J1 divide 2 regies muito dopadas, conclui-se que um IGBT no
suporta tenses elevadas quando polarizado reversamente.
Os IGBTs apresentam um tiristor parasita. A construo do dispositivo deve ser tal que
evite o acionamento deste tiristor, especialmente devido s capacitncias associadas regio P, a
qual relaciona-se regio do gate do tiristor parasita. Os modernos componentes no apresentam
problemas relativos a este elemento indesejado.
Gate (porta)
Emissor
SiO2
N+

J3

N+
C

metal

J2
N-

E
N+
J1

P+

Coletor

Figura 1.54 - Estrutura bsica de IGBT.

DSE FEEC UNICAMP

2014

1-41

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

1.8.2 Caractersticas de chaveamento


A entrada em conduo similar ao MOSFET, sendo um pouco mais lenta a queda da
tenso Vce, uma vez que isto depende da chegada dos portadores vindos da regio P+.
Para o desligamento, no entanto, tais portadores devem ser retirados. Nos TBPs isto se d
pela drenagem dos portadores via base, o que no possvel nos IGBTs, devido ao acionamento
isolado. A soluo encontrada foi a incluso de uma camada N+, na qual a taxa de recombinao
bastante mais elevada do que na regio N-. Desta forma, as lacunas presentes em N+ recombinamse com muita rapidez, fazendo com que, por difuso, as lacunas existentes na regio N- refluam,
apressando a extino da carga acumulada na regio N-, possibilitando o restabelecimento da
barreira de potencial e o bloqueio do componente.

1.9 Alguns critrios de seleo entre transistores


Pode-se desconsiderar o uso de TBP em novos projetos.
Um primeiro critrio o dos limites de tenso e de corrente. Os MOSFET possuem uma
faixa mais reduzida de valores, ficando, tipicamente entre: 100V/200A e 1000V/20A.
J IGBT atingem potncias mais elevadas, indo at 3kV/3kA. Estes componentes de maior
potncia comutam apenas em baixa freqncia, e no so adequados para a realizao de fontes
chaveadas. Os componentes de menor potncia (centenas de Voltes e dezenas de Ampres) podem
comutar na faixa de dezenas de kHz.
Outro importante critrio para a seleo refere-se s perdas de potncia no componente.
Assim, em aplicaes em alta freqncia (acima de 50kHz) devem ser utilizados MOSFETs. Em
freqncias mais baixas, quaisquer dos dois componentes podem responder satisfatoriamente.
No entanto, as perdas em conduo dos IGBTs so sensivelmente menores que as dos
MOSFET.
Como regra bsica: em baixa tenso e alta freqncia: MOSFET
em alta tenso e baixa freqncia: IGBT

1.10 IGCT
O IGCT um dispositivo surgido no final da dcada de 90, capaz de comutao
comandada para ligar e desligar, com aplicaes em mdia e alta potncia.
Em termos de aplicaes, um elemento que pode substituir os GTOs.
Alm de algumas melhorias no projeto do dispositivo, a principal caracterstica do IGCT,
que lhe d o nome, a integrao do circuito de comando junto ao dispositivo de potncia, como
mostrado na figura 1.55. Tal implementao permite minimizar indutncias neste circuito, o que
resulta na capacidade de desligamento muito rpida (da ordem de 1 s), e praticamente eliminando
problemas de dv/dt tpicos dos GTOs. Com isso, a ligao srie destes componentes muito
facilitada.
Esta unidade de comando necessita apenas da informao lgica para o liga-desliga
(normalmente fornecida por meio de fibra tica) e de uma fonte de alimentao para o circuito. O
consumo do circuito de comando entre 10 e 100W.
Como um tiristor, as perdas em conduo so muito baixas. A freqncia tpica de
comutao est na faixa de 500 Hz. No entanto, diferentemente do GTO, que necessita de
capacitores para limitar o dv/dt no desligamento, o limite superior de freqncia de comutao
dado apenas pela temperatura do dispositivo (dependente das perdas de conduo), o que permite,
em princpio, seu uso em freqncias da ordem de dezenas de kHz.
Na entrada em conduo preciso um indutor que limite o di/dt.
DSE FEEC UNICAMP

2014

1-42

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

A operao do IGCT no desligamento se deve ao fato de que, pela ao do circuito de


comando, a estrutura pnpn do tiristor convertida em uma estrutura de transistor pnp,
imediatamente antes do desligamento. Isto feito com o desvio da totalidade da corrente de catodo
pelo circuito de gate, enquanto aplica uma tenso negativa de gate. Disto resulta um dispositivo
que dinmica e estaticamente se desliga como um IGBT, mas que conduz como um tiristor, como
mostra a figura 1.56.
So possveis dispositivos com conduo assimtrica ou com diodo reverso integrado.

Figura 1.55 IGCT e seu circuito de comando integrado ao dispositivo de potncia e circuito de
inversor com IGCT.

Figura 1.56. IGCT conduzindo, IGCT bloqueando e formas d eonda no desligamento.


(Figuras extradas da referncia Steimer, 2001)

1.11 Materiais Emergentes


Embora existam alguns diodos realizados com outros materiais (Arseneto de Glio e
Carbeto de Silcio), o silcio atualmente praticamente o nico material utilizado para a fabricao
de componentes semicondutores de potncia. Isto se deve ao fato de que se tem tecnologia para
fazer o crescimento de monocristais de silcio com pureza e em dimetro suficientes, o que ainda
no possvel para outros materiais.
Existem, no entanto, outros materiais com propriedades superiores, em relao ao silcio,
mas que ainda no so produzidos em dimenses e grau de pureza necessrios fabricao de
componentes de potncia.
Arseneto de Glio (GaAs) um destes materiais. Por possuir um maior gap de energia,
sempre em relao ao silcio, dispositivos construdos a partir deste material apresentam menor
corrente de fuga e, assim, poderiam operar em temperaturas mais elevadas. Uma vez que a
DSE FEEC UNICAMP

2014

1-43

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

mobilidade dos portadores muito maior no GaAs, tem-se um componente com menor resistncia
de conduo, especialmente nos dispositivos com conduo por portadores majoritrios
(MOSFET). Alm disso, por apresentar uma maior intensidade de campo eltrico de ruptura, ele
poderia suportar maiores tenses.
A tabela 1.1 mostra propriedades de diversos materiais a partir dos quais pode-se,
potencialmente, produzir dispositivos semicondutores de potncia.
Carbetos de Silcio so materiais sobre os quais se fazem intensas pesquisas. O gap de
energia maior que o dobro do Si, permitindo operao em temperaturas elevadas.
Adicionalmente apresenta elevada condutividade trmica (que baixa para GaAs), facilitando a
dissipao do calor produzido no interior do semicondutor. Sua principal vantagem em relao
tanto ao Si quanto ao GaAs a intensidade de campo eltrico de ruptura, que aumentada em uma
ordem de grandeza.
Outro material de interesse potencial o diamante. Apresenta, dentre todos estes materiais,
o maior gap de energia, a maior condutividade trmica e a maior intensidade de campo eltrico,
alm de elevada mobilidade de portadores.
Uma outra anlise pode ser feita comparando o impacto dos parmetros mostrados na
tabela 1.I sobre algumas caractersticas de componentes (hipotticos) construdos com os novos
materiais. As tabelas 1.II a 1.IV mostram as variaes de alguns parmetros. Tomem-se os valores
do Si como referncia. Estas informaes foram obtidas em Mohan, Robbins e Undeland (1994).
Tabela 1.I Propriedades de materias semicondutores
Propriedade
Si
GaAs
3C-SiC 6H-SiC
Gap de energia a 300K (eV)
1,12
1,43
2,2
2,9
Condutividade trmica (W/cm.C)
1,5
0,5
5,0
5,0
2
Mobilidade a 300K (cm /V.s)
1400
8500
1000
600
Campo eltrico mximo (V/cm)
3.105
4.105
4.106
4.106
Temperatura de fuso (C)
1415
1238
Sublima Sublima
>> 1800 >>1800
* Diamante grafite

Diamante
5,5
20
2200
1.107
Muda de
fase 2200*

Nota-se (tabela 1.II) que as resistncias da regio de deriva so fortemente influenciadas


pelos materiais. Estes valores so determinados considerando as grandezas indicadas na tabela 1.I.
A resistncia de um componente de diamante teria, assim, um valor cerca de 30000 vezes menor
do que se tem hoje num componente de Si. O impacto sobre a reduo das perdas de conduo
bvio.
Na tabela 1.III tem-se, para um dispositivo que deve suportar 1kV, as necessidades de
dopagem e o comprimento da regio de deriva. Nota-se tambm aqui que os novos materiais
permitiro uma reduo drstica no comprimento dos dispositivos, implicando numa menor
quantidade de material, embora isso no necessariamente tenha impacto sobro o custo. Um
dispositivo de diamante seria, em princpio, capaz de suportar 1kV com uma dopagem elevada na
regio de deriva e num comprimento de apenas 2m, ou seja, 50 vezes menos que um componente
equivalente de Si.
Na tabela 1.IV tem-se expressa a reduo no tempo de vida dos portadores no interior da
regio de deriva. Este parmetro tem implicaes sobre a velocidade de comutao dos
dispositivos, sendo, assim, espervel que componentes de diamante, sejam algumas ordens de
grandeza mais rpidos que os atuais componentes de Si.

DSE FEEC UNICAMP

2014

1-44

Eletrnica de Potncia - Cap. 1

Material
Resistncia relativa

J. A. Pomilio

Tabela 1.II Resistncia hmica da regio de deriva


Si
GaAs
SiC
1
6,4.10-2
9,6.10-3

Diamante
3,7.10-5

Tabela 1.III Dopagem e comprimento da regio de deriva necessrio para uma juno abrupta
suportar 1kV
Material
Si
GaAs
SiC
Diamante
-3
14
14
16
Dopagem (cm )
1,3.10
5,7.10
1,1.10
1,5.1017
100
50
10
2
Comprimento (m)
Tabela 1.IV Tempo de vida de portador (na regio de deriva) para uma juno pn com ruptura de
1000V
Material
Si
GaAs
SiC
Diamante
Tempo de vida
40 ns
7 ns
1,2 s
0,11 s
Muitos problemas tecnolgicos ainda devem ser solucionados para que estes materiais se
constituam, efetivamente, em alternativas para o Si. Silcio um material que vem sendo estudado
h quase meio sculo e com enormes investimentos. O mesmo no ocorre com os demais
materiais.
O GaAs vem sendo estudado nas ltimas 2 dcadas, mas com uma nfase em dispositivos
rpidos, seja para aplicaes computacionais, seja em comunicaes ticas. No existe ainda
tecnologia para produzir pastilhas com o grau de pureza e dimenso necessrias construo de
componentes de potncia. Alm disso, em relao ao Si, este material no possui um xido natural
(como o SiO2), dificultando a formao de camadas isolantes e de mscaras para os processos
litogrficos. Em 1994 a Motorola anunciou o lanamento comercial de diodo Schottky de 600V.
No entanto, embora para este componente especfico o aumento da tenso seja significativo, as
vantagens do GaAs sobre o Si so incrementais, quando comparadas com os outros materiais.
Para componentes de SiC, em 2003 a Infineon passou a comercializar um diodo Schottky,
para 600V, com corrente at 12 A (SDP12S06). No est disponvel nenhum componente de
estrutura mais complexa, em nvel de potncia compatvel com as aplicaes de interesse. O custo
deste componente ainda muito elevado frente aos dispositivos de Si.
Quanto ao diamante, no existe ainda uma tecnologia para construo de "waffers" de
monocristal de diamante. Os mtodos existentes para produo de filmes finos levam a estruturas
policristalinas. A difuso seletiva de dopantes e a realizao de contatos hmicos ainda devem ser
objeto de profundas pesquisas.

1.12 Referncias Bibliogrficas


B. Wu, High-Power Converters and AC Drives. New York: Wiley-IEEE Press, 2005
Grafham, D.R. e Golden, F.B., editors: SCR Manual. General Electric, 6th ed., 1979, USA.
Rice, L.R., editor: SCR Designers Handbook. Westinghouse Electric Co., 1970, USA
Hoft, R.G., editor: SCR Applications Handbook. International Rectifiers, 1977, USA
Tsuneto Sekiya, S. Furuhata, H. Shigekane, S. Kobayashi e S. Kobayashi: Advancing Power
Transistors and Their Applications to Electronic Power Converters, Fuji Electric Co., Ltd., 1981

DSE FEEC UNICAMP

2014

1-45

Eletrnica de Potncia - Cap. 1

J. A. Pomilio

Edwin S. Oxner: MOSPOWER Semiconductor, Power Conversion


Junho/Julho/Agosto/Setembro 1982, Artigo Tcnico Siliconix TA82-2

International,

B. Jayant Baliga: Evolution of MOS-Bipolar Power Semiconductos Technology, Proceedings of


the IEEE, vol 76, no. 4, Abril 1988, pp. 409-418
V. A. K. Temple: Advances in MOS-Controlled Thyristor Technology, PCIM, Novembro 1989,
pp. 12-15.
N. Mohan, T. M. Undeland and W. P. Robbins: Power Electronics - Converters, Applications
and Design, John Wiley & Sons, Inc., Second Ed., 1995
Bimal K. Bose Power Electronics - A Technology Review, Proceedings of the IEEE, vol 80, no.
8, August 1992, pp. 1303-1334.
Detemmerman, B.: Parallel and Serie Connection of GTOs in Traction Applications. I European
Conference on Power Electronics and Applications, 1985.
Hausles, M. e outros: Firing System and Overvoltage Protection for Thyristor Valves in Static
VAR Compensators. Brown Boveri Review, 4-1987, pp. 206-212
Miller, T.J.E.: Reactive Power Control in Electric Systems. John Wiley & Sons, 1982, USA
E. Duane Wolley: Gate Turn-off in p-n-p-n devices. IEEE Trans. On Electron Devices, vol. ED13, no.7, pp. 590-597, July 1966
Yasuhiko Ikeda: Gate Turn-Off Thyristors. Hitachi Review, vol 31, no. 4, pp 169-172, Agosto
1982
A. Woodworth: Understanding GTO data as an aid to circuit design. Electronic Components and
Applications, vol 3, no. 3, pp. 159166, Julho 1981
Steyn, C.G.; Van Wyk, J.D.: Ultra Low-loss Non-linear Turn-off Snubbers for Power Electronics
Switches. I European Conference on Power Electronics and Applications, 1985.
Edwin S. Oxner: Power Conversion International, Junho/Julho/Agosto/Setembro 1982. Artigo
Tcnico Siliconix TA82-2 MOSPOWER Semiconductor
V. A. K. Temple: Advances in MOS-Controlled Thyristor Technology. PCIM, Novembro 1989,
pp. 12-15.
Arthur D. Evans, Designing with Field-Effect Transistors, McGraw-Hill, New York, 1981.
P. Steimer, O. Apeldoorn, E. Carroll e A.Nagel: IGCT Technology baseline and future
opportunities, IEEE PES Summer Meeting, Atlanta, USA, October 2001.

DSE FEEC UNICAMP

2014

1-46

Eletrnica de Potncia Cap. 2

J. A.Pomilio

2. TCNICAS DE MODULAO DE POTNCIA


Uma vez que as fontes de alimentao so, tipicamente, de valor constante, sejam elas CA ou
CC, caso seja preciso variar a tenso aplicada sobre uma carga, necessrio o emprego de algum
dispositivo que seja capaz de "dosar" a quantidade de energia transferida.
Se o controle deve ser feito sobre a tenso, o dispositivo deve ter uma posio em srie entre a
fonte e a carga, como indicado na figura 2.1.
Pode-se ter um atuador linear, sobre o qual se tem uma queda de tenso proporcional sua
impedncia. Este tipo de controle da tenso tem como inconveniente a perda de energia sobre a
resistncia srie.
A maneira mais eficiente e simples de manobrar valores elevados de potncia por meio de
chaves. Obviamente esta no uma variao contnua. No entanto, dada a caracterstica de
armazenadores de energia presentes em quase todas as aplicaes, a prpria carga atua como um
filtro, extraindo o valor mdio da tenso instantnea aplicada sobre ela.
Como uma chave ideal apresenta apenas os estados de conduo (quando a tenso sobre ela
nula) e de bloqueio (quando a corrente por ela nula), no existe dissipao de potncia sobre ela,
garantindo a eficincia energtica do arranjo.
Na maior parte dos casos, a frequncia de comutao da chave muito maior do que a
constante de tempo da carga.
+

Vr

+
Vi

Rr

Carga

Vo

+
Vi

Carga

vo

Vo=Vi-Vr

Vo = vo
Vi
Vo

Vi

vo
Vo

Vr
t
t
(a)
(b)
Figura 2.1 Reguladores de tenso srie (a) e chaveado (b),
supondo uma tenso de entrada CC.

2.1. Entrada CA: Controle por ciclos inteiros


O controle "ON-OFF" consiste em ligar e desligar a alimentao da carga sem se importar
com o instante de comutao. O intervalo de conduo e tambm o de bloqueio do interruptor
tipicamente de muitos ciclos da rede. A comutao no guarda nenhuma relao com os cruzamentos
com o zero da tenso da rede. Assim, pode-se ter um recorte nas formas de onda, podendo produzir
eventuais problemas de interferncias eletromagnticos devido a valores elevados de di/dt e dv/dt nos
elementos do circuito.
O chaveamento sncrono um tipo de controle "ON-OFF" utilizado para minimizar o
problema de interferncia eletromagntica. Considerando o emprego de tiristores como elementos

DSE FEEC UNICAMP

2014

2-1

Eletrnica de Potncia Cap. 2

J. A.Pomilio

interruptores, a entrada em conduo pode se dar quando tenso for nula, e o desligamento ocorre
quanto a corrente se anula. Em caso de uma carga resistiva, ambas as comutaes se do com
corrente e tenso nulas. Tambm neste caso a carga fica conectada rede durante diversos
semiciclos.
Neste sistema, escolhe-se uma base de tempo contendo muitos ciclos da tenso de
alimentao. A preciso do ajuste da sada depende, assim, da base de tempo utilizada. Por exemplo,
numa base de 1 segundo existem 120 semiciclos. O ajuste da tenso aplicada carga pode ter uma
resoluo mnima de 1/120.
Um mtodo de se conseguir o controle usar um gerador de sinal triangular de frequncia
fixa que comparado com um sinal CC de controle. O sinal triangular estabelece a base de tempo do
sistema. O sinal de controle Vc vem do circuito de controle da varivel de interesse (por exemplo, a
temperatura de um forno). A potncia entregue carga varia proporcionalmente a este sinal. A figura
2.2 ilustra este funcionamento.
Vrampa
Vc

T
t1

Tenso sobre a carga

Figura 2.2 Operao de controle por ciclos inteiros.


O valor eficaz da tenso aplicada carga dado por: Vef = Vp

t1
, sendo Vp o valor de pico
2T

da tenso senoidal.
Embora os problemas de IEM em alta frequncia sejam muito reduzidos, podem surgir outros,
decorrentes de flutuao na tenso da rede, devido s comutaes da carga.
A norma internacional IEC 61000-3-3 estabelece limites para flutuaes de tenso em baixa
frequncia, como mostra a figura 2.3. Dependendo da frequncia com que se d a comutao da
carga, existe um valor mximo admissvel de variao de tenso no ponto de acoplamento comum.
Por exemplo, uma carga que produza uma flutuao na tenso de 1,5 % poderia alterar seu estado
entre ligado e desligado no mximo 7 vezes por minuto.
Uma das maneiras de verificar se uma carga de uso domstico fere a tais limitaes
utilizando-se de uma impedncia tpica, definida pela norma, e mostrada na figura 2.3. Conhecida a
potncia da carga, sabe-se qual ser a variao da tenso medida por M. Este um mtodo analtico.
Existem mtodos experimentais, que esto relacionados com esta norma, mas se atm ao fenmeno
de cintilao luminosa (flicker), que relaciona a flutuao da tenso variao da intensidade
luminosa de uma lmpada incandescente.

DSE FEEC UNICAMP

2014

2-2

Eletrnica de Potncia Cap. 2

J. A.Pomilio

d (%)

Nmero de comutaes por minuto

~
G

Ra

jXa
EST
N

Rn

jXn
M

Figura 2.3 Relao entre a taxa de flutuao da tenso e o nmero de transies e impedncia tpica
definida pela norma

onde:
EST- equipamento sob teste
M- equipamento de medida
S- fonte de energia consistindo de um gerador G e uma impedncia de referncia Z, com os
elementos:
Ra= 0,24
Xa= 0,15 a 50 Hz
Rn= 0,16
Xn= 0,10 a 50 Hz

2.2

Entrada CA: Controle de fase

Quando a tenso de alimentao alternada, mais usual o uso de tiristores como


interruptores, seja para um ajuste na prpria tenso CA, seja para a converso de uma tenso CA em
CC (retificao).
O modo mais comum de variar o valor de uma tenso CA por meio do chamado Controle de
Fase, no qual, dado um semiciclo da rede, a chave acionada em um determinado ngulo, fazendo
com que a carga esteja conectada entrada por um intervalo de tempo menor ou igual a um
semiciclo.

DSE FEEC UNICAMP

2014

2-3

Eletrnica de Potncia Cap. 2

J. A.Pomilio

a) Carga resistiva
A ttulo de exemplo, tomemos o caso de um variador de tenso CA, alimentando uma carga
resistiva, cujo circuito e formas de onda esto mostrados na figura 2.4. Para uma carga resistiva, o
desligamento do SCR se dar no momento em que a corrente cai a zero. Obviamente as formas de
onda da tenso e da corrente na carga so as mesmas.
O valor da tenso eficaz aplicada carga resistiva :

Vo ef =

1
1 sin( 2)
2
V p sin( ) d = Vp

2 2
4

(2.1)

onde:
vi(t)=Vp . sin ()
= t
o ngulo de disparo do SCR, medido a partir do cruzamento da tenso com o zero.
200V

100V

S1
i(t)

0V

Ro
vi(t)

vo

S2

-100V

-200V
0s

5ms

10ms

15ms

20ms

25ms

30ms

35ms

40ms

Figura 2.4 Circuito e forma de onda de variador de tenso CA alimentando carga resistiva.
A figura 2.5 mostra a variao da tenso eficaz de sada como funo do ngulo de disparo,
supondo conduo simtrica de ambas chaves. A componente fundamental e as componentes
harmnicas da tenso na carga esto mostradas tambm na figura 2.5 e so dadas por:

[cos(2) 1]
sin( 2)
Vh1 = Vp
+
+

2
(2 ) 2

2

Vh ( 2 k 1) =

Vp

(2.2)

k2 k +1
cos(2)
cos(2 k)
cos[2( k 1)]

+ 2

2
2
2 k ( k 1) 2 k ( k 1)
2 k ( k 1)
2 k ( k 1) 2

para k inteiro e maior que 1.


Como se observa, esta tcnica de modulao produz sada com amplo contedo espectral e em
baixa frequncia, o que dificulta uma eventual filtragem, caso necessrio, devido aos elevados
valores de indutncia e capacitncia necessrios. Resultados semelhantes so obtidos com outros
tipos de cargas e tambm em conversores CA-CC (retificadores), os quais sero vistos com ateno
em captulos posteriores.

DSE FEEC UNICAMP

2014

2-4

Eletrnica de Potncia Cap. 2

J. A.Pomilio

Tenso de sada
1

0.5

[rad]

Amplitude normalizada das harmnicas

Harmnica 1
0.8

0.6

0.4

Harmnica 3
0.2

Harmnica 5
Harmnica 7

0.5

1.5

2.5

Figura 2.5 Valor eficaz da tenso de sada, normalizada em relao ao valor eficaz da tenso de
entrada (superior) e amplitude das harmnicas, normalizadas em relao amplitude da tenso de
entrada, para carga resistiva (inferior).

b) Carga indutiva
A figura 2.6 mostra topologia e formas de onda tpicas em um variador de tenso, para
alimentao monofsica, tendo como carga uma indutncia pura. Esta configurao tpica de um
Reator Controlado por Tiristor (RCT).
A operao, neste caso, s possvel para ngulos de disparo entre 90o e 180o. Se o disparo
ocorrer para um ngulo inferior a 90o, a corrente pelo indutor S1 no ter se anulado quando ocorrer
o pulso para S2, de modo que S2 no poder entrar em conduo. Aps alguns instantes a corrente ir
a zero, desligando S1, o qual, ao receber o novo pulso de disparo, entrar novamente em conduo.
Desta forma, ao invs de se ter uma corrente CA sobre a indutncia, ela ser uma corrente
unidirecional.
Uma alternativa para garantir uma corrente bidirecional , ao invs de enviar apenas um pulso
de disparo, manter o sinal de comando at o final de cada semiciclo. Isto faz com que o controlador
de tenso se comporte como um curto, mantendo uma corrente CA, mas sem controle.
40A
i(t)

S1
i(t)

Corrente na carga

extino de S1

L
vi(t)

S2

-40A
200V

Tenso na carga

disparo de S2
vo(t)

disparo de S1

DSE FEEC UNICAMP

-200V

2014

2-5

Eletrnica de Potncia Cap. 2

J. A.Pomilio

Figura 2.6 Circuito e formas de onda de variador de tenso CA com carga indutiva.
A corrente obedece seguinte expresso:
i(t ) =

Vi
[ cos( ) cos(t )]
L

(2.3)

O valor eficaz da tenso de sada :

Vo ef = Vi

sin( 2 )
+

A figura 2.7 mostra a variao do valor desta tenso (normalizado em relao tenso de
entrada), como funo do ngulo de disparo.
As amplitudes das componentes fundamental e harmnicas (mpares) so mostradas na figura
2.7 e valem, respectivamente, para as tenses:

Vh1 =

2 Vi
sin(2 )
+

2

Vh ( 2 k 1) =

(2.4)

2Vi sin (2k) sin[2(k 1)]

2(k 1)
2k

para k=2,3...

(2.5)

Os valores eficazes das componentes fundamental e harmnicas (mpares) da corrente na


carga valem, respectivamente:
I1 =

sin ( )
V
XL

Ik =

4V
sin [(k + 1) ] sin[(k 1) ]
sin ( k )

+
cos()
XL
2(k + 1)
2(k 1)
k

(2.6)

para k=3,5,7...
V o valor eficaz da tenso de entrada, o ngulo de conduo do SCR e XL a reatncia do
indutor na frequncia fundamental.

DSE FEEC UNICAMP

2014

2-6

Eletrnica de Potncia Cap. 2

J. A.Pomilio

Tenso eficaz de sada


1

0.5

/2

Componentes harmnicas

[rad]

Componentes harmnicas normalizadas da

1
1

1a

0.5

0.5

3a
5a

a
7

/2

2.5

/2

2.5

Figura 2.7 Tenso eficaz, normalizada (superior) e amplitude (normalizada) das harmnicas da
tenso e da corrente sobre uma carga indutiva (inferior)

2.3

Entrada CC: Modulao por largura de pulso


Tomemos o circuito mostrado na figura 2.8 na qual se tem um circuito alimentado por uma
fonte CC e do qual se deseja obter na sada uma tenso CC, mas de valor diferente (no caso menor
que a entrada). Tal topologia ser detalhadamente estudada na seqncia deste curso.
vo
T
E

L
D

vo

E
C

Vo

Vo
t

Figura 2.8 Conversor abaixador de tenso e forma de onda da tenso sobre o diodo.
Considerando chaves semicondutoras ideais, elas esto ou no estado bloqueado ou em plena
conduo. A tenso mdia de sada depende da relao entre o intervalo em que a chave permanece
fechada e o perodo de chaveamento. Define-se ciclo de trabalho (largura de pulso ou razo cclica)
como a relao entre o intervalo de conduo da chave e o perodo de chaveamento.
Em Modulao por Largura de Pulso MLP (em ingls, Pulse Width Modulation PWM)
opera-se com frequncia constante, variando-se o tempo em que o interruptor permanece conduzindo.
O sinal de comando obtido, geralmente, pela comparao de um sinal de controle
(modulante) com uma onda peridica (portadora) como, por exemplo, uma "dente-de-serra". A figura
2.9 ilustra estas formas de onda.

DSE FEEC UNICAMP

2014

2-7

Eletrnica de Potncia Cap. 2

J. A.Pomilio

Para que a relao entre o sinal de controle e a tenso mdia de sada seja linear, como
desejado, a portadora deve apresentar uma variao linear. Alm disso, a sua frequncia deve ser,
pelo menos, 10 vezes maior do que a modulante, de modo que seja relativamente fcil filtrar o valor
mdio do sinal modulado (MLP), recuperando, sobre a carga, uma tenso contnua proporcional
tenso de controle (vc).
vp
vc

vp
vo

vo

vc

Vo

Figura 2.9 Modulao por Largura de Pulso.


Na figura 2.10 tem-se o espectro de uma onda MLP, onde se observa a presena de uma
componente contnua que reproduz o sinal modulante. As demais componentes aparecem nos mltiplos
da frequncia da portadora sendo, em princpio, relativamente fceis de filtrar dada sua alta frequncia.
8.0V

6.0V

4.0V

2.0V

0V
0Hz

50KHz

100KHz

150KHz

200KHz

Figura 2.10 Espectro de sinal MLP.

2.4 Entrada CC: Inversores com comutao em baixa frequncia


Consideremos agora que se tem uma entrada CC. Tome-se o circuito de um inversor
(conversor CC-CA) monofsico mostrado na figura 2.11.
As leis de modulao so numerosas, a mais simples talvez seja a que produz uma onda
retangular, numa frequncia constante (eventualmente at zero - sinal CC), porm ajustvel.
Uma tenso positiva aplicada carga quando T1 e T4 conduzirem (estando T2 e T3
desligados). A tenso negativa obtida complementarmente. O papel dos diodos associados aos
transistores garantir um caminho para a corrente, caso a carga apresente caracterstica indutiva.
Note que a conduo dos diodos no afeta a forma da tenso desejada. Este tipo de modulao no
permite o controle da amplitude nem do valor eficaz da tenso de sada, a qual poderia ser variada
apenas se a tenso de entrada, E, fosse ajustvel.
O espectro de uma onda quadrada conhecido e apresenta todos os componentes mpares,
com decaimento de amplitude proporcional frequncia dos mesmos.

DSE FEEC UNICAMP

2014

2-8

Eletrnica de Potncia Cap. 2

J. A.Pomilio

D2

T2 D1

T1

V
S

Ia
+E
A

T2/T3

Carga

Vs

Monofsica

T1/T4
-E

D4

T4 D3

D1
D4

T3

D2
D3

Figura 2.11 Inversor monofsico e forma de onda quadrada de sada (carga indutiva).

2.4.1 Modulao com onda quase-quadrada.


Uma alternativa que permite ajustar o valor eficaz da tenso de sada e eliminar algumas
harmnicas a chamada onda quase-quadrada, na qual se mantm um nvel de tenso nulo sobre a
carga durante parte do perodo, como mostrado na figura 2.12 com o respectivo espectro.
Para obter este tipo de onda, uma possibilidade a seguinte: quando se deseja tenso positiva
na carga mantm-se T1 e T4 conduzindo (T2 e T3 desligados). A tenso negativa obtida
complementarmente. Os intervalos de tenso nula so obtidos mantendo T1 conduzindo e desligando
T4. Com corrente positiva, D2 entrar em conduo. Quando T1 desligar D3 entra em conduo,
aguardando o momento em que T2 e T3 conduzem, o que ocorre quando a corrente se inverte. O
intervalo de tenso nula seguinte obtido com o desligamento de T3 e a continuidade de conduo de
T2.
Nota-se que esto presentes os mltiplos mpares da frequncia de chaveamento, o que
significa que a filtragem de tal sinal para a obteno apenas da fundamental exige um filtro com
frequncia de corte muito prxima da prpria frequncia desejada. Este espectro varia de acordo com
a largura do pulso. Para este caso particular no esto presentes os mltiplos da terceira harmnica.
V

+V

T1/D2

D2/D3
I

T2/T3

T1/T4
D1/D4

-V
1.5A

0A
0Hz

1.0KHz

T2/D1
120 o

180 o

2.0KHz

300 o

3.0KHz

360

4.0KHz

5.0KHz

6.0KHz

Frequency

Figura 2.12 Forma de onda e espectro da onda quase-quadrada.

2.4.2 Modulao multinvel


Uma outra estratgia de modulao que produz reduzidas harmnicas a multinvel. Neste
caso, a tenso de sada produzida por diversos mdulos inversores conectados em srie, cada um
acionado no momento adequado, de modo a tentar reproduzir uma forma de onda que se aproxime de
uma senide (ou de outra forma desejada).
Na figura 2.13 tem-se diagramas esquemticos de conversores multinveis de diferentes
topologias. Embora topologicamente distintos e com diferentes quesitos para o adequado comando e
operao, essencialmente fornecem a mesma forma de onda de sada. Esta estrutura chamada de
cascata simtrica, pois todas as tenses CC tm o mesmo valor. Na cascata assimtrica as tenses do
DSE FEEC UNICAMP

2014

2-9

Eletrnica de Potncia Cap. 2

J. A.Pomilio

barramento CC so diferentes, permitindo uma maior quantidade de nveis na sada com menos
mdulos. No entanto, perde-se a modularidade e, em consequncia, a possibilidade de operar com
redundncia e maior confiabilidade, que obtida com a estrutura simtrica.

Figura 2.13 Inversores multinveis (5 nveis): Topologias Neutro Grampeado, Capacitor Flutuante e
Cascata simtrica.
Em 2.14 tem-se uma forma de onda deste tipo e o respectivo espectro. Nota-se que a distoro
harmnica reduzida, embora existam componentes espectrais em baixa frequncia. Os filtros
necessrios obteno de uma onda senoidal devem ter uma frequncia de corte baixa, uma vez que
as componentes harmnicas apresentam-se em mltiplos da frequncia da rede. No entanto, a
atenuao no precisa ser muito grande, uma vez que as amplitudes das harmnicas so pequenas.
Aumentando-se o nmero de pulsos as primeiras harmnicas surgiro em frequncias mais elevadas.
No caso de N nveis, as componentes so de frequncias mltiplas de (2N+1). tambm possvel que
seja aplicado um comando PWM em parte dos interruptores. Com isso pode-se obter um espectro
ainda mais limpo, s custas do aumento de perdas nos interruptores que estiverem submetidos
comutao em alta frequncia.

DSE FEEC UNICAMP

2014

2-10

Eletrnica de Potncia Cap. 2

J. A.Pomilio

11 13

23 25

o rd em h arm n ica

a) Forma de onda e espectro de inversor multinvel em cascata simtrica e modulao em


escada.

b) Forma de Sada de inversor multinvel em cascata assimtrica (19 nveis com PWM),
Figura 2.14 Formas de onda de inversor multinvel para referncia senoidal.

2.5

Conversor CC-CA com Modulao por Largura de Pulso - MLP


Uma outra maneira de obter um sinal alternado de baixa frequncia atravs de uma
modulao em alta frequncia.
De uma maneira analgica, possvel obter este tipo de modulao ao se comparar uma
tenso de referncia (que seja imagem da tenso de sada buscada), com um sinal triangular
simtrico, cuja frequncia determine a frequncia de chaveamento. A frequncia da onda triangular
(chamada portadora) deve ser, no mnimo 10 vezes superior mxima frequncia da onda de
referncia, para que se obtenha uma reproduo aceitvel do sinal de referncia, agora modulado, na
forma de onda sobre a carga, aps efetuada a adequada filtragem. A largura do pulso de sada do
modulador varia de acordo com a amplitude relativa da referncia em comparao com a portadora
(triangular). Tem-se, assim, uma Modulao por Largura de Pulso.
A tenso de sada, que aplicada carga, formada por uma sucesso de ondas retangulares
de amplitude igual tenso de alimentao CC e durao varivel.
A figura 2.15 mostra a modulao de uma onda senoidal, produzindo na sada uma tenso
com 2 nveis, na frequncia da onda triangular.
Referencia senoidal

Portadora

Sinal MLP

0s

0.5ms

1.0ms

1.5ms

2.0ms

Time

Figura 2.15 Sinal MLP de 2 nveis.

DSE FEEC UNICAMP

2014

2-11

Eletrnica de Potncia Cap. 2

J. A.Pomilio

possvel ainda obter uma modulao a 3 nveis (positivo, zero e negativo). Este tipo de
modulao apresenta um menor contedo harmnico, como mostram a figura 2.16. A produo de
um sinal de 3 nveis ligeiramente mais complicada para ser gerado analogicamente. Uma maneira
de faz-lo, para um inversor monofsico (ver figura 2.11), de acordo com a seguinte seqncia:
durante o semiciclo positivo, T1 permanece sempre ligado;
o sinal MLP enviado a T4 e o mesmo sinal barrado enviado a T2.
no semiciclo negativo, quem permanece conduzindo T3,
o sinal MLP enviado a T2 e o sinal barrado vai para T4.
A recuperao da onda de referncia facilitada pela forma do espectro. Note-se que, aps a
componente espectral relativa referncia, aparecem componentes nas vizinhanas da frequncia de
chaveamento. Ou seja, um filtro passa baixas com frequncia de corte acima da frequncia da
referncia perfeitamente capaz de produzir uma atenuao bastante efetiva em componentes na
faixa dos kHz. Na figura 2.16 tem-se tambm as formas de onda filtradas (filtro LC, 2mH, 20F).
Uma reduo ainda mais efetiva das componentes de alta frequncia obtida com o uso de filtro de
ordem superior.
O uso de um filtro no amortecido pode levar ao surgimento de componentes oscilatrias na
frequncia de ressonncia, que podem ser excitadas na ocorrncia de transitrios na rede ou na carga.
Em regime elas no se manifestam, uma vez que o espectro da onda MLP no as excita. O uso de
filtros amortecidos pode ser indicado em situaes em que tais transitrios possam ser problemticos,
com a inevitvel perda de eficincia do filtro. Os menores valores dos elementos de filtragem tornam
a resposta dinmica deste sistema mais rpida que as obtidas com filtros aplicados s tcnicas de
modulao anteriores.
400V

-400V
400V

-400V
10ms

15ms

20ms

25ms

30ms

35ms

40ms

a) Formas de onda de tenso e de corrente em modulao MLP de 2 e de 3 nveis.


200V

0V
200V

0V

0Hz

5KHz

10KHz

15KHz

20KHz

Figura 2.16 b) Espectro dos sinais MLP de 2 e 3 nveis.

DSE FEEC UNICAMP

2014

2-12

Eletrnica de Potncia Cap. 2

2.6

J. A.Pomilio

Modulao em frequncia - MF

Neste caso opera-se a partir de um pulso de largura fixa, cuja taxa de repetio varivel. A
figura 2.17 mostra um pulso de largura fixa modulado em frequncia.
Um pulso modulado em frequncia pode ser obtido, por exemplo, pelo uso de um
monoestvel acionado por meio de um VCO, cuja frequncia seja determinada pelo sinal de controle.

vo
E

Vo

0
t1

t2

t3

Figura 2.17 Pulso de largura modulado em frequncia.

2.7

Modulao por limites de corrente - MLC (Histerese)

Neste caso, so estabelecidos os limites mximo e mnimo da corrente, fazendo-se o


chaveamento em funo de serem atingidos tais valores extremos. O valor instantneo da corrente,
em regime, mantido sempre dentro dos limites estabelecidos e o conversor comporta-se como uma
fonte de corrente.
Tanto a frequncia quanto a largura de pulso (tambm denominada de ciclo de trabalho ou
razo cclica) so variveis, dependendo dos parmetros do circuito e dos limites impostos. A figura
2.18 mostra as formas de onda para este tipo de controlador.
MLC s possvel em malha fechada, pois necessrio medir instantaneamente a varivel de
sada. Por esta razo, a relao entre o sinal de controle e a tenso mdia de sada direta. Este tipo
de modulao usado, principalmente, em fontes com controle de corrente e que tenha um elemento
de filtro indutivo na sada.
mudana na carga

io

Imax
Io
Imin

t
vo
E

Figura 2.18 Formas de onda de corrente e de tenso instantneas com controlador MLC.
A obteno de um sinal MLC pode ser conseguida com o uso de um comparador com
histerese, atuando a partir da realimentao do valor instantneo da corrente. A referncia de corrente
dada pelo erro da tenso de sada (atravs de um controlador integral). A figura 2.19 ilustra este
sistema de controle. Na figura 2.20 v-se a forma de onda da tenso de sada, aplicada carga e o
respectivo espectro. Note-se o espalhamento devido ao fato de a frequncia no ser constante.
possvel obter um sinal MLC com frequncia fixa caso se adicione ao sinal de entrada do
comparador uma onda triangular cujas derivadas sejam maiores do que as do sinal de corrente. Assim

DSE FEEC UNICAMP

2014

2-13

Eletrnica de Potncia Cap. 2

J. A.Pomilio

os limites reais da variao da corrente sero inferiores ao estabelecido pelo comparador. Pode-se
ainda variar a banda de histerese, buscando minimizar a variao da frequncia.
Em princpio o controle por histerese pode ser aplicado tambm no controle de tenso, desde
que a fonte tenha um comportamento de fonte de corrente.

Inversor

vo(t)

io

sensor de
corrente

sinal sincronizador

comparador
com histerese
i*

Figura 2.19 Controlador por histerese, incluindo sinal sincronizador.

Figura 2.20 - esquerda: Sinal MLC (superior), entrada do comparador com histerese e corrente
resultante (inferior). direita: Espectro de sinal MLC (superior) e da corrente de sada (inferior).

2.8

Modulao MLP com frequncia de portadora varivel

DSE FEEC UNICAMP

2014

2-14

Eletrnica de Potncia Cap. 2

J. A.Pomilio

Uma alternativa, que tem como caracterstica o espalhamento do espectro, o uso de uma
frequncia de chaveamento no fixa, mas que varie, dentro de limites aceitveis, de uma forma,
idealmente, aleatria. Isto faz com que as componentes de alta frequncia do espectro no estejam
concentradas, mas apaream em torno da frequncia base, como se observa na figura 2.21. Note-se
que o nvel relativo referncia, neste caso uma senide, no sofre alterao, uma vez que independe
da frequncia de chaveamento. Na mesma figura (parte b)), observa-se o sinal modulado e o que se
obtm aps uma filtragem das componentes de alta frequncia. Observe que, como a frequncia varia
ao longo do perodo da referncia, tem-se uma alterao na atenuao proporcionada pelo filtro, que
se torna menor na medida em que diminui a frequncia de comutao.

a)

b)
Figura 2.21 a) - Espectro de sinal MLP (referncia CC) com portadora de frequncia varivel.
b) - Sinal modulado em largura de pulso com variao da frequncia da portadora (superior);
referncia CA e sinal recuperado aps filtragem (inferior)

2.9

Eliminao de harmnicas

Considerando, a ttulo de exemplo, o caso da modulao por onda quadrada, mas sem perda
de generalidade, possvel eliminar uma dada harmnica se a cada de ciclo for introduzida uma
comutao adicional, como mostrado na figura 2.22.
Para uma amplitude unitria, a forma de onda da fig. 2.22 expressa por:

4
{2 cos[(2n 1)] 1} sin[(2n 1)t ]
n =1 ( 2 n 1)

v( t) =

DSE FEEC UNICAMP

2014

(2.7)

2-15

Eletrnica de Potncia Cap. 2

J. A.Pomilio

v(t)
1

t
1

Figura 2.22 Modulao com eliminao de harmnica.


Note que se =0 tem-se a expresso da srie de Fourier de uma onda quadrada. Para eliminar
a 3 harmnica deve-se impor, no intervalo 0<</2 que:
a

2 cos(3) 1 = 0

(2.8)

isto significa =/9, para qualquer valor de t. O impacto sobre a componente fundamental de v(t)
que ocorre uma reduo de seu valor eficaz para 88%, em relao ao valor de onda quadrada.
possvel estender este mesmo enfoque para a eliminao de um nmero qualquer de
harmnicos. Uma expresso geral para v(t), considerando que existem h pulsos inseridos no intervalo
entre 0 e /2, :

4
1
+
2
( 1) k cos[(2 n 1) k ] sin[( 2 n 1) t ]

n =1 ( 2 n 1)
k =1

v ( t ) = ( 1) h

(2.9)

A eliminao de h harmnicas de v(t) impe que os respectivos ngulos 1, ,...h sejam


razes de:
h

( 1)
k =1

2.10

cos[2n 1) k ] =

1
2

(2.10)

Outras tcnicas de modulao

Outras formas de controle tm sido pesquisadas com o intuito de melhorar a resposta


dinmica do sistema, aumentar a margem de estabilidade, rejeitar mais eficientemente perturbaes,
etc. Estas novas tcnicas utilizam, via de regra, mtodos no-lineares e procuram aproveitar ao
mximo as caractersticas tambm no-lineares dos conversores.

2.10.1 Controle One-cycle


O controle one-cycle permite o controle da tenso de um conversor com sada CC-CC ciclo
a ciclo, de modo que o sistema se torna praticamente imune a variaes na alimentao e na carga.
Opera com frequncia constante a modulao da largura de pulso, mas o instante de comutao
determinado por uma integrao da tenso que aplicada ao estgio de sada do conversor.
A figura 2.23 mostra a estrutura bsica para um conversor CC-CC do tipo abaixador de tenso
(que ser estudado posteriormente).
DSE FEEC UNICAMP

2014

2-16

Eletrnica de Potncia Cap. 2

J. A.Pomilio

Uma vez que, em regime, a tenso mdia numa indutncia nula, a tenso de sada, Vo,
igual tenso mdia sobre o diodo. A tenso sobre o diodo, no entanto, variar entre praticamente
zero (quando o componente conduz) e a tenso de alimentao, E. Seu valor mdio a cada ciclo deve
ser igual a Vo. Tal valor mdio a cada ciclo que obtido pela integrao de tal tenso.
O sinal integrado comparado com a referncia. Enquanto no atingi-la, a chave permanece
ligada (tenso E aplicada sobre o diodo). Quando a tenso de referncia igualada o capacitor do
integrador descarregado e o comparador muda de estado, desligando o transistor, at o incio do
ciclo seguinte, determinado pelo clock.
Observe que qualquer variao na referncia, na tenso de entrada ou na carga afeta o
intervalo de tempo que o transistor permanece conduzindo, mas sempre de maneira a manter a tenso
mdia sobre o diodo igual ao valor determinado pela referncia.
clock
+
vo

Vo

vo
E

integrador
vi
Q

fc
clock

comparador Ci
vi
+
+
v*
referncia

v*

Rf

Figura 2.23 Controle one-cycle aplicado a conversor abaixador de tenso.

2.10.2 Modulao Delta


O sinal de referncia comparado diretamente com a sada modulada (e no a filtrada). O
sinal de erro integrado e a sada do integrador comparada com zero. A sada do comparador
amostrada a uma dada frequncia, fc, e o sinal de sada do amostrador/segurador comanda a chave. A
figura 2.24 mostra o sistema.
O estado da chave em cada intervalo entre 2 amostragens determinado pelo sinal da integral
do erro de tenso (no instante da amostragem). Deste modo os mnimos tempos de abertura e de
fechamento so iguais ao perodo de amostragem. A robustez do controlador seu ponto forte. O
problema que esta tcnica de controle intrinsecamente assncrona, dificultando o projeto dos
filtros.

DSE FEEC UNICAMP

2014

2-17

Eletrnica de Potncia Cap. 2

J. A.Pomilio

clock
+
vo

Vo

vo
E
v*

clock
fc

integrador
comparador
+

S&H

vo
I
+

v*
referncia

sinal
de
erro

Figura 2.24 - Controlador Delta.

2.11

Modulao Vetorial

Este tpico baseia-se no material do prof. S. Buso, utilizado no curso sobre Controle Digital
de
Conversores
de
Potncia,
e
pode
ser
encontrado
na
ntegra
em
:
http://www.dsce.fee.unicamp.br/~antenor/Digital.html.
Um inversor trifsico, como o mostrado na figura 2.25, pode produzir trs tenses
independentes, V1, V2 e V3. Tais tenses podem apresentar apenas 2 nveis, dependendo de quais
interruptores estiverem conduzindo. Em relao ao ponto neutro, os valores mdios de tais tenses
podem variar entre +E/2 e -E/2, sendo E o valor da tenso no lado CC.
Se a fonte CC possuir um ponto mdio e a carga estiver a ele conectado (conexo estrela com
neutro), o potencial deste ponto no se altera. No entanto, se o neutro da carga no estiver ligado, seu
potencial variar, dependendo dos estados dos interruptores do inversor.
Qualquer conjunto de trs tenses pode ser representado por um vetor no plano definido por
eixos abc, deslocados 120 um do outro, como mostra a figura 2.26. Normalmente a informao sobre
o valor da tenso de neutro perdida, pois se situaria no eixo ortogonal ao plano abc.

+
E
v1 v2 v3
Figura 2.25 - Inversor trifsico tipo fonte de tenso

DSE FEEC UNICAMP

2014

2-18

Eletrnica de Potncia Cap. 2

J. A.Pomilio

V1

b
V3

V2
V1
V2

V3

V2 V3

c
Figura 2.26 - Representao de tenses instantneas no plano abc
possvel representar o mesmo vetor resultante no plano , o que se faz aplicando a
transformao indicada a seguir. O mesmo vetor no plano mostrado na figura 2.27. Esta
transformao vlida tambm para correntes.

V1
1
1
V 1 2 2
V2
V =
3
3

0
2
2 V3

(2.11)

A transformao inversa leva a:


2
V1 = V
3
V
2 3
V2 =
V
3 2
2

V3 =

V
2
3

3 2
2

(2.12)

V3

2/3 V

V3

V2

V1

V2

V1

Figura 2.27 - Vetor de tenso resultante no plano e transformao inversa


Os estados do inversor tambm podem ser representados por vetores, como o exemplo
mostrado na figura 2.28, para o estado chamado 100, no qual V1=E, V2=0 e V3=0.

DSE FEEC UNICAMP

2014

2-19

Eletrnica de Potncia Cap. 2

J. A.Pomilio

V 010
V1
V2
V3

+
E
-

V110
V100

V011
V001

V101

Figura 2.28 - Representao dos estados do inversor no plano ( ou abc)


O vetor nulo, definido como os estados 111 ou 000, ou seja, quando os trs interruptores
superiores, ou os trs inferiores estivem simultaneamente fechados, so representados pelo ponto na
origem do plano.
A modulao vetorial realizada gerando, dentro de cada perodo de comutao, uma
seqncia de diferentes estados do inversor. Tal seqncia normalmente consiste de trs vetores, um
dos quais o vetor nulo. A soma das larguras de pulso relativas a cada estado deve satisfazer
restrio:
1 + 2 + 3 = 1

(2.13)

Para produzir na sada do inversor valores desejados de tenses mdias (calculadas no


perodo de comutao), deve-se obter o vetor resultante V*, como feito nas figuras 2.26 (plano abc)
ou 2.27 (plano ). Verifica-se quais so os estados do inversor que so adjacentes ao vetor V*. Tais
estados, e o estado nulo, sero aqueles que devero ser ativados para produzir as sadas desejadas. As
projees de V* nos vetores adjacentes determinam as respectivas razes cclicas, enquanto a
durao do vetor nulo dada, quando possvel, por:
3 = 1 1 2

(2.14)

A figura 2.29 mostra o procedimento para definir os estados a serem utilizados, suas
respectivas larguras de pulso e os limites de V* que podem ser produzidos com esta tcnica, que so
os vetores contidos no hexgono.
V110

V110
V111

V110

V*
V100

1 V110
3V111

V111
V*

2V100

V*
V100

V100

Figura 2.29 - Definio dos estados do inversor, respectivas larguras de pulso e seus limites
Diferentes estratgias podem ser utilizadas para gerar os vetores necessrios, como mostra a
figura 2.30. No caso (a), o estado V1=1 comum aos dois vetores, sendo mantido fixo durante todo o
perodo de comutao. As comutaes so realizadas nos ramos que produzem V2 e V3.

DSE FEEC UNICAMP

2014

2-20

Eletrnica de Potncia Cap. 2

J. A.Pomilio

V1

V2
E

V3
V100

V110

V111

2T

1T

3T

V100

2T

V110 V111

3T

1T

T
(a)

V1

V2
E

V3
V100

V110

2T

1T

V111 V111

3T 3T

V110

V100

2T

1T

T
(b)

V1

V2
E

V3
V000 V100

V110

T/2 T
2

1T

V111 V110

V100

3 T T
1

V000

2T 3T/2

T
(c)

Figura 2.30 - Possveis realizaes para obter V* (exemplo da fig. 2.27)


No caso (b) tem-se uma estratgia que minimiza as comutaes, o que reduz as perdas do

DSE FEEC UNICAMP

2014

2-21

Eletrnica de Potncia Cap. 2

J. A.Pomilio

conversor. Note que V1 est sempre em 1, como no caso anterior. A diferena que cada perodo
adjacente espelhado, de modo a no ser preciso alterar o estado anterior dos interruptores.
No caso (c) o estado nulo feito com o vetor 111 e com o vetor 000. Sua principal
caracterstica o fato dos pulsos de cada fase estarem centrados exatamente na passagem de um ciclo
de comutao para outro. Esta estratgia facilita a observao, por exemplo, do valor da corrente de
cada fase. Fazendo-se a observao precisamente neste instante tem-se uma amostragem do valor
mdio da corrente (supondo uma carga com caracterstica indutiva, que normalmente ocorre), sem ser
preciso qualquer tipo de processamento do valor amostrado. Pelo fato de se estar distante dos
momentos das comutaes, os eventuais rudos produzidos pelo chaveamento tambm j tero sido
amortecidos, como ilustra a figura 2.31.
A forma de onda obtida da estratgia (c) a mesma que se tem na modulao analgica com
onda triangular, usando um perodo 2T, como mostra a figura 2.32.
No entanto, apesar da simetria dos pulsos, o uso de modulao vetorial leva produo
inerente de uma terceira harmnica nas tenses de fase. Isto pode ser analisado como se o ponto do
vetor nulo no permanecesse no plano, mas se deslocasse ortogonalmente a ele. Observe-se aqui que,
sendo um sistema a trs fios, quando so definidas as tenses em duas fases, a terceira est
necessariamente definida.
corrente

rudo

valor mdio

Figura 2.31 - Amostragem da corrente (carga indutiva) na estratgia (c)

V2 *

V1 *

V3 *

Figura 2.32 Modulao usando portadora triangular


A figura 2.33 ilustra o fato de que a existncia de um nvel comum s 3 fases (no exemplo,

DSE FEEC UNICAMP

2014

2-22

Eletrnica de Potncia Cap. 2

J. A.Pomilio

um nvel CC), no afeta a tenso de linha, que se mantm simtrica e equilibrada. O efeito da terceira
harmnica semelhante, como se v na mesma figura. Ou seja, as tenses de fase possuem a terceira
harmnica, mas ela no se apresenta na tenso de linha, por ser de modo comum.
Esta terceira harmnica, ao reduzir o pico da tenso, permite que a componente fundamental
associada a esta onda tenha um valor de pico de 1,15E, ou seja, maior do que existiria sem a terceira
harmnica! Este fato est mostrado na figura 2.33.
V10

V N0

V10
V20

V 20

V N0
V30

V 30

V N0

V N0
V 23

V 12

V 31

V 23

V 12

V 31

Figura 2.33 - Efeito de tenso de modo comum nas tenses de fase


Os resultados do uso de modulao vetorial e de portadora triangular tornam-se idnticos
caso, nesta ltima, seja adicionada a cada largura de pulso uma componente dada por:
1
[max (1 , 2 , 3 ) + min (1 , 2 , 3 )]
2
.
1.15 E

V N0
E/2
V 10

Figura 2.34 - Efeito da presena de terceira harmnica na modulao vetorial


Sumariamente pode-se concluir que, em cada perodo de comutao, adicionando-se uma
mesma componente, constante ou varivel, a todas as trs referncias, tem-se
O valor instantneo da tenso de fase se altera;
O valor mdio da tenso de fase tambm se altera proporcionalmente;
O valor mdio da tenso entre fases no se altera;
Se no existe conexo do neutro (carga em Y), as tenses na carga no se alteram.
Outra estratgia bastante usada a chamada flat-top, na qual adicionado a cada
componente um valor de razo cclica de modo a requerer apenas dois estados. Isto se obtm
saturando a mxima (ou a mnima) largura de pulso em cada perodo de comutao, como mostra a
figura 2.35. Tambm neste caso obtm-se uma componente fundamental senoidal (se for o caso)
DSE FEEC UNICAMP

2014

2-23

Eletrnica de Potncia Cap. 2

J. A.Pomilio

com amplitude 1,15 E. A reduo nos chaveamentos (diminuindo as perdas de comutao)


evidente.
+E
0
+E

V 10
V 20

0
+E

V 30
E

0
V N0

+E
0

V 10

V 12

V 23

V 10avg

V 31
0

Figura 2.35 Modulao vetorial com tcnica flat-top

2.11.1 Saturao
Quando o vetor de referncia V* excede os limites do hexgono (figura 2.29) deve-se arbitrar
alguma estratgia para, ainda assim, possibilitar o comando do conversor.
Uma possibilidade reduzir o mdulo de V*, mantendo seu ngulo, at ser atingido o limite
do hexgono, como mostra a figura 2.36. A implementao desta estratgia (em um DSP, por
exemplo), exige uma operao de diviso, o que nem sempre est disponvel, ou suficientemente
rpida. Uma outra alternativa manter a maior componente (j feita a projeo de V* nos vetores
adjacentes) e reduzir a menor componente at que a resultante recaia no hexgono. Neste caso no h
operaes aritmticas significativas, sendo de fcil implementao. No entanto tem-se um erro de
amplitude e de fase no vetor gerado.

V*

V*

V*sat

V*sat

Figura 2.36 - Estratgias de tratar saturao da referncia V*


Existem situaes em que uma das projees, por si s, j maior que a unidade, de modo
que as estratgias anteriores no podem ser aplicadas. Neste caso, escolhe-se o vetor mais prximo de
V* e este estado mantido por todo o perodo de comutao. O conversor passa a ter um
funcionamento de onda quase-quadrada. Esta situao ilustrada na figura 2.37. Na mesma figura
mostram-se as regies de saturao leve e de saturao profunda.

DSE FEEC UNICAMP

2014

2-24

Eletrnica de Potncia Cap. 2

J. A.Pomilio

V*'

V*
Saturao leve

V=V'
Saturao profunda
(regio do crculo e externa)

V*"
Figura 2.37 - Saturao profunda (dir.) e limites de saturao (esq.)
O uso da segunda estratgia mostrada na figura 2.36 e desta ltima para a saturao
profunda tem a vantagem de permitir uma passagem suave de uma situao no-saturada para a
saturada, como mostra a figura 2.38.

0
Figura 2.38 - Passagem de modulao vetorial normal para saturada e com saturao profunda:
tenso MLP e corrente resultante em carga indutiva.

2.12

Referncias Bibliogrficas

Francis Labrique e Joo Jos Esteves Santana: Electrnica de Potncia, Edio da Fundao
Calouste Gulbekian, Lisboa, 1991
Muhammad H. Rashid: Power Electronics: Circuits, Devices and Applications, 2nd Ed. Prentice
Hall International Editions, USA, 1993
N. Mohan, T. M. Undeland e W. P. Robbins: Power Electronics, Converters, Applications ans
Design, 2nd Edition, John Willey & Sons, USA, 1994

DSE FEEC UNICAMP

2014

2-25

Eletrnica de Potncia Cap. 2

J. A.Pomilio

K. M. Smedley and S. Cuk: One-Cycle Control of Switching Converters. Proc. of PESC 91, pp.
888-896.
E. Santi and S. Cuk: Modeling of One-Cycle Controlled Switching Converters. Proc. of INTELEC
92, Washington, D.C., USA, Oct. 1992.
W. Tang and F. C. Lee: Charge Control: Modeling, Analysis and Design. Proc. of VPEC Seminar,
1992, Blacksbourg, USA.
S. Buso: Digital Control of Power Converters.
http//www.dsce.fee.unicamp.br/~antenor/Digital.html.

FEEC,

UNICAMP,

1999.

J. Holtz et. Alli: On Continuous Control of PWM Inverters in the Overmodulation Range Including
the Six-Step Mode. Proc. of IEEE IECON, 1992, pp. 307-312.
H. W. van der Broeck et alli: Analysis and Realization of a Pulsewidth Modulator Based on Voltage
Space Vectors. IEEE Trans. on Industry Applications, vol. 24, no. 1, Jan/Feb 1988, pp. 142-150.

DSE FEEC UNICAMP

2014

2-26

Eletrnica de Potncia Cap. 3

J. A. Pomilio

3. CONVERSORES CA-CC - RETIFICADORES


Este captulo se inicia com uma reviso de alguns conceitos bsicos dos retificadores.
Este assunto j deve ter sido objeto de estudo em cursos de graduao, razo pela qual no se faz
uma anlise aprofundada dos mesmos. O foco deste tpico estudar novas estruturas de
retificadores e suas aplicaes.
O fornecimento de energia eltrica feito, essencialmente, a partir de uma rede de
distribuio em corrente alternada, devido, principalmente, facilidade de adaptao do nvel de
tenso por meio de transformadores.
Em muitas aplicaes, no entanto, a carga alimentada exige uma tenso contnua. A
converso CA-CC realizada por conversores chamados retificadores.
Os retificadores podem ser classificados segundo a sua capacidade de ajustar o valor da
tenso de sada (controlados x no controlados); de acordo com o nmero de fases da tenso
alternada de entrada (monofsico, trifsico, hexafsico, etc.); em funo do tipo de conexo dos
elementos retificadores (meia ponte x ponte completa).
Os retificadores no-controlados so aqueles que utilizam diodos como elementos de
retificao, enquanto os controlados utilizam tiristores ou transistores.
Usualmente topologias em meia ponte no so aplicadas. A principal razo que, nesta
conexo, a corrente mdia da entrada apresenta um nvel mdio diferente de zero. Tal nvel
contnuo pode levar elementos magnticos presentes no sistema (indutores e transformadores)
saturao, o que prejudicial ao sistema. Topologias em ponte completa absorvem uma corrente
mdia nula da rede, no afetando, assim, tais elementos magnticos.
A figura 3.1 mostra o circuito e as formas de onda com carga resistiva para um retificador
monofsico com topologia de meia-ponte, tambm chamado de meia-onda.
Corrente mdia de entrada
Vo
Vi=Vp.sen(wt)

+
Vo

Tenso de entrada
0V

Figura 3.1 Topologia e formas de onda (com carga resistiva) de retificador monofsico nocontrolado, meia-onda.
3.1

Retificadores no controlados

A figura 3.2 mostra topologias de retificadores a diodo (no-controlados). Neste caso no


h possibilidade de controlar a tenso de sada devido ausncia de interruptores controlveis.
Tm-se os trs tipos bsicos de carga: resistiva, capacitiva e indutiva.
Com carga resistiva (fig. 3.2.a) as formas de onda da tenso e da corrente na sada do
retificador e na carga so as mesmas, como mostrado na figura 3.3. A corrente de entrada
apresenta-se com a mesma forma e fase da tenso.
Um retificador com carga capacitiva (fig. 3.2.B) faz com que a tenso de sada apresentese alisada, elevando o seu valor mdio em relao carga resistiva. O capacitor carrega-se com a
tenso de pico da entrada (desprezando a queda nos diodos). Quando a tenso de entrada se torna
menor do que a tenso no capacitor os diodos ficam bloqueados e a corrente de sada fornecida
exclusivamente pelo capacitor, o qual vai se descarregando, at que, novamente, a tenso de
DSE FEEC UNICAMP

2014

3-1

Eletrnica de Potncia Cap. 3

J. A. Pomilio

entrada fique maior, recarregando o capacitor. A forma de onda da corrente de entrada muito
diferente de uma senide, apresentando pulsos de corrente nos momentos em que o capacitor
recarregado, como mostrado na figura 3.4.
Para o retificador com carga indutiva (fig. 3.2.C), a carga se comporta como uma fonte de
corrente. Dependendo do valor da indutncia, a corrente de entrada pode apresentar-se quase
como uma corrente quadrada, como mostrado na figura 3.5. Para valores reduzidos de
indutncia, a corrente tende a uma forma que depende do tipo de componente sua jusante. Se
for apenas uma resistncia, tende a uma senide. Se for um capacitor, tende forma de pulso,
mas apresentando uma taxa de variao (di/dt) reduzida.

Vo=Vr

Vp.sin(t)

Vo

Vp.sin(t)

(a)

+
Vr

Vp.sin(t)

(b)

+
Vo

(c)

Figura 3.2 Retificadores monofsicos no-controlados, de onda-completa.


200V

Tenso na sada

100V

0V
200V

Tenso na entrada

0V

-200V
0s

5ms

10ms

15ms

20ms

25ms

30ms

35ms

40ms

Figura 3.3. Formas de onda para retificador com carga resistiva.

Corrente de entrada

Tenso de sada (Vo)

Tenso de entrada

Figura 3.4 Formas de onda para retificador monofsico no-controlado, onda completa, com
carga capacitiva.

DSE FEEC UNICAMP

2014

3-2

Eletrnica de Potncia Cap. 3

J. A. Pomilio

Tenso de entrada

Corrente de entrada
resistivo dominante

capacitivo dominante

indutivo dominante

Figura 3.5. Formas de onda no lado CA para retificador monofsico, onda-completa, nocontrolado, alimentando carga indutiva.
3.1.1 Retificadores no-controlados com entrada trifsica
Quando a potncia da carga alimentada se eleva, via de regra so utilizados retificadores
trifsicos, como mostra a figura 3.6, a fim de, distribuindo a corrente entre as 3 fases, evitar
desequilbrios que poderiam ocorrer caso a corrente fosse consumida de apenas 1 ou 2 fases.
Neste caso a corrente fornecida, a cada intervalo de 60 graus, por apenas 2 das 3 fases.
Podero conduzir aquelas fases que tiverem, em mdulo, as 2 maiores tenses. Ou seja, a fase
que for mais positiva, poder levar o diodo a ela conectado, na semi-ponte superior, conduo.
Na semi-ponte inferior poder conduzir o diodo conectado s fase com tenso mais negativa.
Pela fase com tenso intermediria no haver corrente.
A figura 3.7 mostra formas de onda tpicas considerando que o lado CC composto,
dominantemente, por uma carga resistiva, indutiva ou capacitiva. No primeiro caso a corrente
segue a mesma forma da tenso sobre a carga, ou seja, uma retificao de 6 pulsos. Quando um
filtro indutivo utilizado, tem-se um alisamento da corrente, de modo que a onda apresenta-se
praticamente retangular. J com um filtro capacitivo (mantendo ainda uma pequena indutncia
srie), tem-se os picos de corrente. Com o aumento da indutncia tem-se uma reduo dos picos
e, eventualmente, a corrente no chega a se anular.

Lo
+
Vr

+
Co

Vo

Figura 3.6 Retificador trifsico, onda completa, no controlado.

DSE FEEC UNICAMP

2014

3-3

Eletrnica de Potncia Cap. 3

J. A. Pomilio

Tenso

carga dominante resistiva

carga dominante indutiva

carga dominante capacitiva

Figura 3.7 Formas de onda no lado CA para retificador trifsico, onda-completa, no-controlado,
alimentando diferentes tipos de carga.
3.4 Fator de Potncia
A atual regulamentao brasileira do fator de potncia estabelece que o mnimo fator de
potncia (FP) das unidades consumidoras de 0,92, com o clculo feito por mdia horria. O
consumo de reativos alm do permitido (0,425 varh por cada Wh) cobrado do consumidor. No
intervalo entre 6 e 24 horas isto ocorre se a energia reativa absorvida for indutiva e das 0 s 6
horas, se for capacitiva.
3.4.1

Definio de Fator de Potncia


Fator de potncia definido como a relao entre a potncia ativa (P) e a potncia
aparente (S) consumidas por um dispositivo ou equipamento, independentemente das formas que
as ondas de tenso e corrente apresentem, desde que sejam peridicas (perodo T).
1
v ( t ) ii ( t ) dt
P T i
FP = =
S
VRMS I RMS

(3.1)

Em um sistema com formas de onda senoidais, a equao anterior torna-se igual ao


cosseno da defasagem entre as ondas de tenso e de corrente:

FPsen o = cos

(3.2)

Quando apenas a tenso de entrada for senoidal, o FP expresso por:

sen o

I1

cos 1
(3.3)
I RMS
onde I1 o valor eficaz da componente fundamental e 1 a defasagem entre esta componente da
corrente e a onda de tenso.
Neste caso, a potncia ativa de entrada dada pela mdia do produto da tenso (senoidal)
por todas as componentes harmnicas da corrente (no-senoidal). Esta mdia nula para todas as
harmnicas exceto para a fundamental, devendo-se ponderar tal produto pelo cosseno da
defasagem entre a tenso e a primeira harmnica da corrente. Desta forma, o fator de potncia
expresso como a relao entre o valor eficaz da componente fundamental da corrente e a corrente
eficaz de entrada, multiplicada pelo cosseno da defasagem entre a tenso e a primeira harmnica
da corrente.
FPV

DSE FEEC UNICAMP

2014

3-4

Eletrnica de Potncia Cap. 3

J. A. Pomilio

A relao entre as correntes chamada de fator de forma e o termo em cosseno


chamado de fator de deslocamento.
Por sua vez, o valor eficaz da corrente de entrada tambm pode ser expresso em funo
das componentes harmnicas:

I RMS = I12 + I 2n

(3.4)

n=2

Define-se a Taxa de Distoro Harmnica TDH (em ingls, THD - Total Harmonic
Distortion) como sendo a relao entre o valor eficaz das componentes harmnicas da corrente e
o da fundamental:

I
TDH =

2
n

n= 2

(3.5)

I1
Assim, o FP pode ser rescrito como:

FP =

cos1

(3.6)

1 + TDH 2

evidente a relao entre o FP e a distoro da corrente absorvida da linha. Neste


sentido, existem normas internacionais que regulamentam os valores mximos das harmnicas
de corrente que um dispositivo ou equipamento pode injetar na linha de alimentao.
3.4.2

Desvantagens do baixo fator de potncia (FP) e da alta distoro da corrente


Consideremos aqui aspectos relacionados com o estgio de entrada de fontes de
alimentao. As tomadas da rede eltrica domstica ou industrial possuem uma corrente eficaz
mxima que pode ser absorvida (tipicamente 15A nas tomadas domsticas).
A figura 3.8 mostra uma forma de onda tpica de um circuito retificador alimentando um
filtro capacitivo. Notem-se os picos de corrente e a distoro provocada na tenso de entrada,
devido impedncia da linha de alimentao. O espectro da corrente (figura 3.9) mostra o
elevado contedo harmnico.
Nota-se que o baixo fator de potncia da soluo convencional (filtro capacitivo) o
grande responsvel pela reduzida potncia ativa disponvel para a carga alimentada.
Consideremos os dados comparativos da tabela 3.I.
Suponhamos uma tenso de alimentao de 120 V, sendo possvel consumir 15 A de uma
dada tomada. A potncia aparente mxima disponvel de 1800 VA.
Tabela 3.I: COMPARAO DA POTNCIA ATIVA DE SADA
Convencional
Com correo de FP
Potncia disponvel
1800 VA
1800 VA
Fator de potncia
0,6
1
Eficincia do corretor de fator de potncia
100%
95%
Eficincia da fonte
85%
85%
Potncia disponvel
918 W (51%)
1453 W (81%)

DSE FEEC UNICAMP

2014

3-5

Eletrnica de Potncia Cap. 3

J. A. Pomilio

Podem ser citadas como desvantagens de um baixo FP e elevada distoro os seguintes


fatos:
A mxima potncia ativa absorvvel da rede fortemente limitada pelo FP;
As harmnicas de corrente exigem um sobre-dimensionamento da instalao eltrica e dos
transformadores, alm de aumentar as perdas (efeito pelicular);
A componente de 3a harmnica da corrente, em sistema trifsico com neutro, pode ser muito
maior do que o normal;
Deformao da onda de tenso, devido ao pico da corrente, alm da distoro da forma de
onda, pode causar mau-funcionamento de outros equipamentos conectados mesma rede;
As componentes harmnicas podem excitar ressonncias no sistema de potncia, levando a
picos de tenso e de corrente, podendo danificar dispositivos conectados linha.
10A

1.0A

100mA
0

10mA
-

1.0mA
0Hz

0.2KHz 0.4KHz 0.6KHz 0.8KHz 1.0KHz 1.2KHz 1.4KHz1.6KHz

Figura 3.8 Corrente de entrada e tenso de alimentao de retificador alimentando filtro


capacitivo e respectivo
3.5 Normas IEC 61000-3-2: Distrbios causados por equipamento conectado rede pblica
de baixa tenso
Esta norma (cuja verso anterior era designada de IEC555-2) refere-se s limitaes das
harmnicas de corrente injetadas na rede pblica de alimentao. Aplica-se a equipamentos
eltricos e eletrnicos que tenham uma corrente de entrada de at 16 A por fase, conectado a
uma rede pblica de baixa tenso alternada, de 50 ou 60 Hz, com tenso fase-neutro entre 220 e
240 V. Para tenses inferiores, os limites no foram ainda estabelecidos (1990). A Emenda 14,
de janeiro de 2001 inseriu algumas alteraes nas definies das classes e nos mtodos de
medidas, devendo vigorar a partir de 2004. Em 2006 tem-se uma nova edio e, em 2009, novas
emendas foram adicionadas. As emendas normalmente se referem incluso de procedimentos
classificatrios de equipamentos ou definio de novos procedimentos de testes.
Em todas essas verses os equipamentos so classificados em quatro classes:
Classe A: Equipamentos com alimentao trifsica equilibrada e todos os demais no includos
nas classes seguintes.
Classe B: Ferramentas portteis e equipamentos de soldagem no profissionais.
Classe C: Dispositivos de iluminao com potncia acima de 25 W.
Para potncia igual ou inferior a 25W e exclusivamente para lmpadas de descarga,
aplicam-se os limites da classe A ou ainda: a terceira harmnica da corrente, expressa
como uma porcentagem da corrente fundamental, no pode exceder 86% e a quinta
harmnica no deve exceder a 61%. Alm disso, a forma de onda da corrente de entrada
DSE FEEC UNICAMP

2014

3-6

Eletrnica de Potncia Cap. 3

J. A. Pomilio

deve estar em conformidade com a figura 3.9. Isto , deve superar os 5% de limiar de
corrente antes ou em 60, ter seu pico, antes ou em 65 e no cair abaixo do limiar de 5%
de corrente antes de 90, com referncia a qualquer cruzamento por zero da fundamental
da tenso de alimentao.
Reguladores de intensidade para lmpadas incandescentes (dimmer), aplicam os limites
da classe A.

Figura 3.9 Forma de onda referncia de corrente para dispositivo de iluminao com lmpada de
descarga e potncia menor ou igual a 25W.
Classe D: Equipamentos de TV, computadores pessoais e monitores de vdeo. A potncia ativa
de entrada deve ser igual ou inferior a 600W, medida esta feita obedecendo s condies de
ensaio estabelecidas na norma (que variam de acordo com o tipo de equipamento).
A Tabela 3.II indica os valores mximos para as harmnicas de corrente
Tabela 3.II: Limites para as Harmnicas de Corrente
Ordem da
Harmnica (n)

Classe A
Mxima corrente
[A]

Classe B
Mxima
corrente[A]

Classe C
(>25W) % da
fundamental

Classe D
(< 600 W)
[mA/W]

Classe D
mximo

2,30
1,14
0,77
0,40
0,33
0,21
2,25/n

3,45
1,71
1,155
0,60
0,495
0,315
3,375/n

30.FP
10
7
5
3
3
3

3,4
1,9
1,0
0,5
0,35
0,296
3,85/n

2,30
1,14
0,77
0,40
0,33
0,21
2,25/n

1,08
0,43
0,3
1,83/n

1,62
0,645
0,45
2,76/n

Harmnicas
mpares

3
5
7
9
11
13
15<n<39
Harmnicas
Pares
2
4
6
8<n<40
FP: fator de potncia
DSE FEEC UNICAMP

2014

3-7

Eletrnica de Potncia Cap. 3

J. A. Pomilio

3.6 Norma IEEE Std. 519


Essa Norma estadunidense bastante abrangente, tratando basicamente dos seguintes
assuntos:
Definies e notao simblica;
Normas relacionadas e referncias bibliogrficas;
Gerao de harmnicas;
Caractersticas de resposta do sistema;
Efeitos das harmnicas;
Compensao reativa e controle de harmnicas;
Mtodos de anlise; medies
Prticas recomendadas para consumidores individuais e para concessionrias;
Metodologias recomendadas para avaliao de novas fontes harmnicas;
Exemplos de aplicao.
Devido extenso desses assuntos, destacam-se apenas alguns pontos principais, como
limites de correntes harmnicas para o consumidor e limites de tenses harmnicas globais para
o sistema (concessionrias), limites para notching e interferncia telefnica.
a) Distoro Harmnica
Para consumidores, a Norma 519 estabelece limites de correntes harmnicas em funo
do tamanho da carga em relao ao nvel de curto-circuito local.

Tabela 3.III - Limites de distoro da corrente para consumidores


Icc/Icarga
<20
20-50
50-100
100-1000
>1000

h<11
4
7
10
12
15

11<h<17
2
3.5
4.5
5.5
7

17<h<23
1.5
2.5
4
5
6

23<h<35
0.6
1
1.5
2
2.5

35<h
0.3
0.5
0.7
1
1.4

DDT
5
8
12
15
20

Para essa tabela valem as seguintes definies:


Valores em % da corrente nominal.
Icc = corrente de curto-circuito.

h = ordem da harmnica.
DDT = distoro de demanda total= DHT/Imax.

DHT (Distoro Harmnica Total) definida como sendo a relao de valores eficazes
(de tenses ou correntes) :

DHT =

50

h=2

onde

Vh

V1

(3.7)

Vh = valor eficaz da tenso de ordem harmnica h;


V1 = tenso eficaz da fundamental.

DSE FEEC UNICAMP

2014

3-8

Eletrnica de Potncia Cap. 3

J. A. Pomilio

A Norma 519 recomenda para as concessionrias os seguintes limites harmnicos por


nveis de tenso:
Tabela 3.IV Limites de distoro de tenso para o sistema
Nvel de tenso
< 69kV
69kV - 138kV
> 138kV

Mximo individual
3%
1.5%
1%

Mxima DHT
5%
2.5%
1.5%

b) Recortes (Notching)
A norma d especial ateno s descontinuidades causadas pela comutao de chaves
eletrnicas ("notching"), que uma distoro muito frequente provocada pelos conversores
eletrnicos usados para o acionamento de motores.
w

p rof= d /v.1 0 0 %
a rea = w .d
d

Figura 3.10. Notching de comutao.


Tabela 3.V Limites para recortes de tenso
Notch
Aplic. especiais
Profundidade (d/v)
10%
16400 V.us
rea (wxd) *
DHT
3%
* em condies nominais de tenso e corrente

Sistemas gerais
20%
22800 V.us
5%

Sistemas dedicados
50%
36500 V.us
10%

3.7 Retificadores com alto fator de potncia


So apresentadas a seguir algumas possibilidades de melhoria no fator de potncia de
retificadores no-controlados. Tais circuitos, no entanto, no sero objetos de estudos mais
aprofundados, sendo indicados a ttulo de informao. Este item estudado detalhadamente no
curso de Fontes Chaveadas.
3.7.1

Solues passivas
Solues passivas para a correo do FP oferecem caractersticas como robustez, alta
confiabilidade, insensibilidade a surtos, operao silenciosa. No entanto, existem diversas
desvantagens, tais como:
So pesados e volumosos (em comparao com solues ativas);
Afetam as formas de onda na frequncia fundamental;
Alguns circuitos no podem operar numa larga faixa da tenso de entrada (90 a 240V);
No possibilitam regulao da tenso de sada;
DSE FEEC UNICAMP

2014

3-9

Eletrnica de Potncia Cap. 3

J. A. Pomilio

A resposta dinmica pobre.


A principal vantagem, bvia, a no-presena de elementos ativos.
A colocao de um filtro indutivo na sada do retificador (sem capacitor) produz uma
melhoria significativa do FP uma vez que, idealmente, absorvida uma corrente quadrada da
rede, o que leva a um FP de 0,90. Como grandes indutncias so indesejveis, um filtro LC pode
permitir ainda o mesmo FP, mas com elementos significativamente menores. Obviamente a
presena do indutor em srie com o retificador reduz o valor de pico com que se carrega o
capacitor (cerca de 72% num projeto otimizado). A figura 3.11 mostra a estrutura do filtro.

Carga

vac

Figura 3.10 Filtro LC de sada


A figura 3.12 mostra as formas de onda relativas s correntes de entrada com filtro
capacitivo e com filtro LC. Pelos espectros de tais correntes nota-se a reduo significativa no
contedo harmnico da "onda quadrada" em relao "onda impulsiva". Note ainda a maior
amplitude da componente fundamental obtida no circuito com filtro capacitivo, devido sua
defasagem em relao tenso da rede.
50

tenso
C
LC

-50
0s

20ms

40ms

60ms

80ms

100ms

Time
20A

LC

0A
0Hz

0.2KHz

0.4KHz

0.6KHz

0.8KHz

1.0KHz

1.2KHz

Frequency

Fig. 3.12 Formas de onda e espectro da corrente de retificador monofsico com filtros capacitivo
e LC.
Uma alternativa, e que no reduz significativamente a tenso disponvel para o
retificador, o uso de filtros LC paralelo, sintonizados (na 3a harmnica, por exemplo) na
entrada do retificador. Com tal circuito, mostrado na figura 3.13, no se permite que as
componentes selecionadas circulem pela rede. Obviamente necessrio oferecer um caminho
para elas, o que feito com a adio de um capacitor.
Com este mtodo, supondo ainda uma corrente quadrada na entrada do retificador, chegase a FP elevado (0,95). As harmnicas no bloqueadas pelo filtro sintonizado podero ainda
circular pela rede, mas encontraro um caminho alternativo pelo capacitor. A figura 3.14 mostra
as formas de onda na entrada do retificador e na rede, bem como seus respectivos espectros.

DSE FEEC UNICAMP

2014

3-10

Eletrnica de Potncia Cap. 3

J. A. Pomilio

Io
vac

Figura 3.13 Filtro LC sintonizado de entrada.


20A

-20A
0s

20ms

40ms

60ms

80ms

0.6KHz

0.8KHz

100ms

Time
12A

0A
0Hz

0.2KHz

0.4KHz

1.0KHz

Frequency

Figura 3.14 Correntes na rede e na entrada do retificador e respectivos espectros.


3.7.2

Solues ativas para retificadores com alto FP


Os pr-reguladores de FP ativos empregam interruptores controlados associados a
elementos passivos.
Algumas topologias operam o interruptor na frequncia da rede (retificada), o que implica
no uso de indutores e capacitores dimensionados para baixa frequncia. Outras, por trabalharem
em alta frequncia, podem permitir reduo nos valores dos elementos de filtragem.
3.7.2.1 Conversor Suga
A figura 3.15 mostra as formas de onda referentes a um conversor que comuta o
transistor na frequncia da rede. O interruptor acionado de modo a iniciar a corrente de linha
antecipadamente (em relao a quando aconteceria a carga do capacitor de sada).
O fator de potncia resultante se eleva de cerca de 0,6 para algo prximo a 0,9. A TDH,
no entanto, ainda elevada e os limites da norma IEC61000-3-2, podem no ser atendidos,
dependendo do valor da indutncia, da potncia de sada e do tempo de conduo do transistor.
Adicionalmente tem-se um pequeno efeito boost que pode elevar um pouco a tenso de sada
em relao ao valor que haveria caso se tivesse apenas o filtro LC.

DSE FEEC UNICAMP

2014

3-11

Eletrnica de Potncia Cap. 3

J. A. Pomilio

Vac

120Hz

0s

10ms

20ms

30ms

40ms

50ms

60ms

70ms

80ms

90ms

100ms

Figura 3.15 Formas de onda e circuito com interruptor controlado na frequncia da rede
3.7.2.2 Conversor elevador de tenso (boost) como PFP (Pr-regulador de Fator de Potncia)
A figura 3.16 mostra o diagrama geral do circuito e do controle de um conversor elevador
de tenso operando como retificador de alto fator de potncia, com controle da corrente mdia
instantnea.
Este tipo de conversor tem sido o mais utilizado como PFP em funo de suas vantagens
estruturais como:
a presena do indutor na entrada bloqueia a propagao de variaes bruscas na tenso de
rede (spikes), alm de facilitar a obteno da forma desejada da corrente (senoidal);
energia armazenada mais eficientemente no capacitor de sada, o qual opera em alta tenso
(Vo>E), permitindo valores relativamente menores de capacitncia;
controle da forma de onda mantido para todo valor instantneo da tenso de entrada,
inclusive o zero;
como a corrente de entrada no interrompida (no modo de conduo contnua), as
exigncias de filtros de IEM so minimizadas.
A figura 3.17 mostra, esquematicamente, a ao de um controle MLP de modo a obter
uma corrente mdia (desprezando as componentes na frequncia de comutao) com a mesma
forma da tenso de entrada.
Comportamentos semelhantes podem ser obtidos com os conversores 'Cuk e SEPIC. O
conversor abaixador-elevador de tenso e o conversor Zeta tambm permitem implementar
retificadores com alto fator de potncia, mas quando operando no modo de conduo
descontnua.
+

Vac

Vo

Compensador de corrente

Iref
K

FPB

A.B
C2

Regulador
de Tenso - PI

erro

Vref
+

Figura 3.16 Circuito de controle de conversor elevador de tenso operando como retificador de
alto fator de potncia, com controle da corrente mdia instantnea.
DSE FEEC UNICAMP

2014

3-12

Eletrnica de Potncia Cap. 3

J. A. Pomilio

Corrente no interruptor
Corrente de entrada (no indutor)

Figura 3.17 Formas de onda tpicas da corrente pelo indutor e no interruptor e resultado
experimental em conversor elevador de tenso
3.5 Comutao
Para qualquer tipo de retificador, nos instantes em que ocorre a transferncia de corrente
de um diodo para outro de uma mesma semiponte (lado superior ou inferior do retificador) caso
exista alguma indutncia na conexo de entrada, esta transio no pode ser instantnea.
Quando a alimentao feita por meio de transformadores, devido indutncia de
disperso dos mesmos, este fenmeno se acentua, embora ocorra sempre, uma vez que as linhas
de alimentao sempre apresentam alguma caracterstica indutiva. Em tais situaes, durante
alguns instantes esto em conduo simultnea o diodo que est entrando em conduo e aquele
que est sendo desligado. Isto significa, do ponto de vista da rede, um curto-circuito aplicado
aps as indutncias de entrada, Li. A tenso efetiva na entrada do retificador ser a mdia das
tenses presentes nas fases. Tal distoro mostrada na figura 3.18, num circuito trifsico
alimentando carga indutiva. A soma das correntes pelas fases em comutao igual corrente
drenada pela carga. Quando termina o intervalo de comutao, a tenso retorna sua forma
normal (neste caso em que o di/dt em regime nulo).
Corrente de fase

Vi
Lf
Vp.sin(t)

Li

Vr

Vo

Tenso de fase

intervalo de comutao

Figura 3.18 Topologia de retificador trifsico, no-controlado, com carga indutiva. Formas de
onda tpicas, indicando o fenmeno da comutao.
Quando a carga capacitiva, as indutncias de entrada atuam no sentido de reduzir a
derivada inicial da corrente, como mostrado na figura 3.19. Neste caso, como a corrente
apresenta-se variando, as mesmas indutncias apresentaro uma queda de tenso, de modo que a
tenso Vi mostra-se significativamente distorcida. Note que a tenso Vi de linha igual tenso
presente no capacitor, fazendo com que tal tenso apresente um topo achatado. Qualquer outro
DSE FEEC UNICAMP

2014

3-13

Eletrnica de Potncia Cap. 3

J. A. Pomilio

equipamento conectado nestes pontos ser, assim, alimentado por uma tenso distorcida. NO
exemplo ilustrado a distoro, no entanto, no devida ao fenmeno de comutao, pois quando
h mudana nos componentes que conduzem, a corrente inicial nula.

tenso de sada

Vi

corrente
0

Li
Cf

Vo

tenso de fase
tenso de linha

Figura 3.19 Topologia de retificador trifsico, no-controlado, com carga capacitiva e formas de
onda tpicas, indicando distoro da tenso (no devida comutao).
3.6 Retificadores Controlados
Os circuitos retificadores controlados constituem a principal aplicao dos tiristores em
conversores estticos. Possuem vasta aplicao industrial, no acionamento de motores de corrente
contnua, em estaes retificadoras para alimentao de redes de transmisso CC, no acionamento
de locomotivas, etc.
Analisaremos brevemente pontes retificadoras monofsicas, embora o estudo das pontes
trifsicas no seja substancialmente diferente. Para potncia superior a alguns kVA geralmente se
usam pontes trifsicas (ou mesmo hexafsicas). A Figura 3.20 mostra 3 estruturas de pontes
retificadores monofsicas.
+
D1

T1
+
vi(t)

vo(t)
D2
-

T2

(a)

+
T1

T2

+
vi(t)

T1
D3 vo(t)

D1

+
T2

+
vi(t)

vo(t)
T3

D2

T4
-

vi(t)=Vp.sin(wt)

(b)

(c)

Figura 3.20 - Pontes retificadoras monofsicas:


a) Semicontrolada assimtrica; b) Semicontrolada simtrica; c) Totalmente controlada.
A principal vantagem das pontes semicontroladas o uso de apenas 2 tiristores, sendo
indicadas quando o fluxo de energia ser apenas da fonte para a carga. Neste circuito a tenso de
sada, vo(t), pode assumir apenas valores (instantneos e mdios) positivos. Sempre que a tenso de
sada tender a se inverter haver um caminho interno que manter esta tenso em zero,
desconectando a carga da rede.
Quando a carga for resistiva, a forma de onda da corrente de linha ser a mesma da
tenso sobre a carga (obviamente sem a retificao). Com carga indutiva, a corrente ir se
DSE FEEC UNICAMP

2014

3-14

Eletrnica de Potncia Cap. 3

J. A. Pomilio

alisando medida que aumenta a constante de tempo eltrica da carga, tendo, no limite, uma
forma plana. Vista da entrada, a corrente assume uma forma retangular, como mostram as figuras
a seguir.
a)Ponte semicontrolada assimtrica
Na ponte assimtrica, cujas formas de onda esto mostradas na figura 3.21, existe um
caminho de livre-circulao formado pelos diodos D1 e D3. Supondo a polaridade da tenso da
entrada como indicada em 3.20, o disparo de T1 conecta a entrada carga (suposta indutiva) atravs
do tiristor e D2. Quando a tenso de entrada se inverter, D1 entrar em conduo e T1 cortar.
Enquanto, devido ao tempo de desligamento do tiristor, T1, D1 e D2 conduzirem, a fonte estar
curto-circuitada, com sua corrente sendo limitada pela impedncia da fonte. Quando T2 for
disparado, D1 cortar.
O intervalo de conduo de cada SCR de (). Cada diodo conduz por (+). A figura
3.14 mostra formas de onda para este conversor.
vg1(t)
vg2(t)

vo(t)

iD1(t)
iD2(t)
iT1(t)
iT2(t)
Corrente de entrada

Figura 3.21 - Formas de onda de ponte retificadora semicontrolada assimtrica, com carga
altamente indutiva.
A tenso mdia de sada, calculada a cada semiciclo dada por:

Vo =

Vp
1
V p sin d =
(1 + cos )

(3.8)

A tenso eficaz de sada :

1
(V p sin)2 d = V p 1 + sin(2)
Vef =

2 2
4

(3.9)

Para uma corrente de carga constante, de valor Io, a corrente eficaz na entrada :

I ef =

2
I o d = I o 1

DSE FEEC UNICAMP

(3.10)

2014

3-15

Eletrnica de Potncia Cap. 3

J. A. Pomilio

Com tais valores, possvel explicitar o fator de potncia desta carga visto pela rede:

FP =

P
2 (1 + cos )
=
S
2

(3.11)

Por inspeo da forma de onda, o fator de deslocamento da componente fundamental da


corrente :

FD1 = cos
2

(3.12)

b) Ponte semicontrolada simtrica


Neste circuito no existe um caminho natural de livre-circulao, a qual deve ocorrer sempre
atravs de um SCR e um diodo. As mesmas equaes da ponte assimtrica so vlidas para este
conversor.
vg1(t)
vg2(t)

vo(t)

iT1(t)
iD2(t)
iT2(t)
iD1(t)
Corrente de entrada

Corrente da carga RL

0
200V

Tenso na carga

Pulsos de disparo
-200V
0s

20ms

40ms

60ms

80ms

100ms

Figura 3.22 Formas de onda de ponte retificadora semi-controlada simtrica, com carga
altamente indutiva. Funcionamento normal (superior) e efeito da supresso dos pulsos de
comando (inferior).

DSE FEEC UNICAMP

2014

3-16

Eletrnica de Potncia Cap. 3

J. A. Pomilio

Supondo vi(t) com a polaridade indicada, quando T1 for disparado, a corrente circular por
T1 e D2. Quando a tenso da fonte inverter a polaridade, D1 entrar em conduo e D2 bloquear.
A tenso na carga ser nula pois T1 e D1 conduziro, supondo que a corrente no se interrompa
(carga indutiva). Quando T2 for disparado, T1 bloquear. Diodos e tiristores conduzem, cada um
por 180o.
Note que se T2 no for disparado, e supondo que T1 continue a conduzir, em funo da
elevada constante de tempo eltrica da carga, no prximo semiciclo positivo a fonte ser novamente
acoplada carga fornecendo-lhe mais corrente. Ou seja, a simples retirada dos pulsos de disparo
no garante o desacoplamento entre carga e fonte. Para que isso ocorra necessrio diminuir o
ngulo de disparo para que a corrente se torne descontnua e assim T1 corte. Obviamente o mesmo
comportamento pode ocorrer com respeito ao outro par de componentes. Este comportamento
ilustrado na figura 3.22.
Isto pode ser evitado pela incluso do diodo de livre-circulao D3, o qual entrar em
conduo quando a tenso se inverter, desligando T1 e D1. A vantagem da montagem assimtrica
que os catodos esto num mesmo potencial, de modo que os sinais de acionamento podem estar
num mesmo potencial.
c) Ponte totalmente controlada
Seu principal uso no acionamento de motor de corrente contnua quando necessria uma
operao em dois quadrantes do plano tenso x corrente. Nestes circuitos no pode haver inverso
de polaridade na corrente, de modo que, mantida a polaridade da tenso Eg, no possvel a
frenagem da mquina. A tenso sobre a carga pode se tornar negativa, desde que exista um
elemento indutivo que mantenha a circulao de corrente pelos tiristores, mesmo quando
reversamente polarizados. A energia retornada fonte nesta situao aquela acumulada na
indutncia de armadura. Formas de onda tpicas esto mostradas na figura 3.23.
Os pares de componentes T1 e T4, T2 e T3 devem ser disparados simultaneamente, a fim de
garantir um caminho para a corrente atravs da fonte.
No caso de corrente descontnua (corrente da carga vai a zero dentro de cada semiciclo da
rede), os tiristores desligaro quando a corrente cair abaixo da corrente de manuteno. No caso de
conduo contnua, o par de tiristores desligar quando a polaridade da fonte se inverter e for
disparado outro par de tiristores.
Assim, se houver inverso na polaridade da tenso de entrada, mas no for acionado o outro
par de SCRs, a tenso nos terminais do retificador ser negativa.
+ Io

i i(t)
0A
-Io
Io

iT 2 (t)= iT 3(t)

0A
iT 1 (t)= iT 4(t)

Io
0A
2 00V

vi(t)
vo(t)

0
-2 00V
0s

5m s

10m s

1 5m s

20m s

25 m s

30 m s

3 5m s

40 m s

Figura 3.23 Formas de onda para ponte totalmente controlada, monofsica, alimentando carga
indutiva.
DSE FEEC UNICAMP

2014

3-17

Eletrnica de Potncia Cap. 3

J. A. Pomilio

A tenso mdia de sada, calculada a cada semiciclo dada por:


Vo =

sin d =

2V p

cos

(3.13)

A tenso eficaz de sada igual ao valor eficaz da tenso de entrada (supondo conduo
contnua do conversor, ou seja, a ponte retificadora sempre est em funcionamento). A corrente
eficaz na entrada vale Io.
Com tais valores, possvel explicitar o fator de potncia desta carga visto pela rede:
FP =

P 2 2 cos
=
S

(3.14)

A corrente de entrada apresenta-se como uma onda quadrada, com sua componente
fundamental defasada de um ngulo em relao tenso. Durante os intervalos em que a
corrente e tenso na entrada apresentam sinais opostos, h um fluxo de energia da carga para a
fonte. Em regime permanente e com carga passiva, no entanto, o fluxo de potncia sempre da
fonte para a carga, ou seja, o ngulo de disparo deve ser inferior a 90.
Quando se faz o acionamento de um motor CC, a carga comporta-se como um circuito
RL ao qual se adiciona uma fonte de tenso CC, que representa a fora contra-eletro-motriz de
armadura, como mostrado na figura 3.24. Em situaes em que a constante de tempo pequena,
ou ento a tenso Eg elevada, possvel que a corrente se anule, fazendo com que os tiristores
comutem dentro de um semiciclo da rede. Em tal situao, como no h corrente, a tenso vista
nos terminais da mquina, vo(t), ser a prpria tenso de armadura. A tenso vo(t) ser igual
tenso de entrada (retificada) apenas enquanto os tiristores conduzirem.
Numa situao de conduo descontnua, para que seja possvel acionar os tiristores,
necessrio que no ngulo de disparo a tenso de entrada seja superior tenso Eg, de modo que
os SCRs estejam diretamente polarizados. Isto significa que, medida que a mquina se acelera,
elevando o valor da tenso de armadura, existe um mnimo ngulo de disparo possvel. Tal
comportamento est ilustrado na figura 3.25. No caso (a), com tenso Eg nula, o acionamento
pode ser feito com um pequeno ngulo de disparo. A corrente elevada e no se anula dentro de
cada semiperodo. No caso (b), com tenso mais elevada, a conduo se torna descontnua,
desligando os tiristores dentro de cada semiciclo. Quanto a tenso de armadura se torna maior do
que a de entrada, no instante de disparo, perde-se o pulso, e os tiristores no so ligados.

T1

+
T2

+
vi(t)

vo(t)
D1

D2
-

ia(t)

La
Ra
Eg

Figura 3.24 Retificador monofsico semicontrolado, acionando motor CC.

DSE FEEC UNICAMP

2014

3-18

Eletrnica de Potncia Cap. 3

J. A. Pomilio

(a)

(b)

(c)
Figura 3.25. Formas de onda de retificador semicontrolado, acionando motor CC, em diferentes
valores de Eg (velocidade). De cima para baixo: vT1, iD1, ia, vo e vi.

3.7.1

Retificadores trifsicos
A figura 3.26 mostra circuitos de retificadores trifsicos. No caso a) tem-se um retificador
semicontrolado, enquanto em b) tem-se um retificador totalmente controlado. Diferentemente do
caso monofsico, no circuito trifsico no h o circuito simtrico.
Lf

Vp.sin(wt)
Li
van(t)

vo(t)

Vo

D1

a)

T1

Vp.sin(wt)
Li
van(t)

Lf
+

vo(t)

Vo

b)
Figura 3.26 Retificador trifsico semicontrolado (a) e controlado (b).
DSE FEEC UNICAMP

2014

3-19

Eletrnica de Potncia Cap. 3

J. A. Pomilio

Tambm para estes retificadores, a verso semicontrolada no permite a inverso da


tenso instantnea no barramento CC. possvel a colocao de um diodo de roda livre que
entra em operao quando tal tenso se anula. Na ausncia do diodo, a conduo se d pelo
ltimo tiristor acionado e pelo diodo do mesmo ramo.
A figura 3.27 mostra formas de onda para diferentes ngulos de disparo, sendo
desprezada a indutncia de entrada. Este ngulo definido a partir do ponto em que a tenso da
respectiva fase se torna a maior em valor absoluto ou, o que equivalente, quando a tenso de
linha se torna positiva. Nestas simulaes a carga uma fonte de corrente constante, razo pela
qual no h alterao na corrente com o ngulo de disparo. Para um ngulo nulo, as formas de
onda so idnticas s do retificador a diodo. A faixa de controle vai de 0 a 60 graus. Note-se que
a conduo do diodo independe do ngulo de disparo (na ausncia do diodo de livre-circulao).
A forma de onda da corrente na rede assimtrica, dando origem a componentes espectrais de
ordem par, o que no desejvel.
A figura 3.28 mostra resultados anlogos, tambm sem indutncias de entrada, para um
retificador totalmente controlado. A carga um circuito RL (4 , 16 mH), de modo que a
corrente se altera medida que muda o ngulo de disparo e, conseqentemente, a tenso mdia
aplicada carga. Para um ngulo de 0 grau a forma de onda idntica a do retificador a diodos.
Na ausncia de um diodo de roda-livre a tenso instantnea aplicada no barramento CC pode ser
negativa, o que ocorre para um ngulo de disparo superior a 60 graus. Como no h
possibilidade de inverso no sentido da corrente, uma tenso negativa leva diminuio da
corrente at sua extino (em uma carga passiva).
A corrente da rede simtrica, apresentando apenas componentes espectrais de ordem
mpar, exceto os mltiplos da terceira, que no existem.
A tenso mdia no barramento CC dada por:

Vo =

3 2
Vlinha
cos
RMS

(3.15)

Uma corrente no lado CC de baixa ondulao reflete para o lado CA uma onda quase
quadrada, com conduo de 120 a cada 180, deslocada de um ngulo em relao tenso.
Neste caso pode-se determinar o espectro da corrente em relao corrente da carga, Io. A
corrente eficaz no lado CA 81,6% da corrente no lado CC.
A componente fundamental Ii1 = 0,78 I o , enquanto as harmnicas so dadas por:
I
Iih = i1 , onde n=6k+1, para k=1,2...
(3.16)
n
Isto permite determinar que a distoro harmnica total da corrente de 31,08%.
O fator de deslocamento (ngulo entre a tenso e a componente fundamental da corrente)
igual a (cos ). O fator de potncia :

FP =

3
cos

DSE FEEC UNICAMP

(3.17)

2014

3-20

Eletrnica de Potncia Cap. 3

J. A. Pomilio

400

200

0
200

-200

a) ngulo de disparo: 0 graus


400

200

0
200

-2 0 0

b) ngulo de disparo: 30 graus


400

200

-2 0 0
200

-2 0 0

c) ngulo de disparo: 60 graus


Figura 3.27 Formas de onda de retificador trifsico semi-controlado.
De cima para baixo: tenso instantnea no barramento CC (vo(t)); Corrente no diodo D1; Tenso da
fase A (van(t)); Corrente na fase A.

DSE FEEC UNICAMP

2014

3-21

Eletrnica de Potncia Cap. 3

J. A. Pomilio

400

200

0
200

-200
16.7ms

20.0ms

25.0ms

30.0ms

35.0ms

40.0ms

45.0ms

50.0ms

a) ngulo de disparo: 30 graus


400

200

-200
200

-200
16.7ms

20.0ms

25.0ms

30.0ms

35.0ms

40.0ms

45.0ms

50.0ms

b) ngulo de disparo: 60 graus


400

200

-200
200

-200
16.7ms

20.0ms

25.0ms

30.0ms

35.0ms

40.0ms

45.0ms

50.0ms

c) ngulo de disparo: 75 graus


Figura 3.28 Formas de onda de retificador trifsico controlado.
De cima para baixo: tenso instantnea no barramento CC (vo(t)); Corrente no tiristor T1; Tenso da
fase A (van(t)); Corrente na fase A.

DSE FEEC UNICAMP

2014

3-22

Eletrnica de Potncia Cap. 3

J. A. Pomilio

3.6 Associao de Retificadores


Em determinadas situaes pode ser conveniente fazer-se uma associao de circuitos
retificadores. Isto se aplica a retificadores controlados ou no. A anlise que se segue, embora
tome como exemplo retificadores a diodo, pode ser estendida tambm para circuitos com
tiristores e mistos.
So essencialmente 3 as situaes em que so feitas associaes de retificadores:
Uma associao srie, como mostra a figura 3.29, normalmente empregada em situaes
em que se deseja uma tenso CC de sada elevada, que no poderia ser obtida com um
retificador nico;
Uma associao em paralelo, como mostra a figura 3.30, feita quando a carga exige uma
corrente que no poderia ser fornecida por um nico retificador;
Em ambos os casos, quando se deseja reduzir o contedo harmnico da corrente drenada da
rede.

Lo
+
Io
Vr
+
Vo
+
Vr

Figura 3.29 Associao em srie de retificadores no controlados. Circuito de 12 pulsos.


Notem-se em ambos os circuitos mostrados que as tenses de entrada de cada um dos
retificadores no so as mesmas. Isto feito com o objetivo de melhorar a forma de onda da
corrente de entrada, como mostra a figura 3.30.
No exemplo, no qual se tm um retificador de 12 pulsos, cada um dos retificadores
alimentado por tenses de mesmo valor eficaz, mas com defasagem de 30o entre os sistemas
trifsicos. Isto faz com que a corrente da rede se apresente de uma forma multinvel. Neste
caso, tm-se 6 nveis e o respectivo espectro (mostrado na figura 3.31) mostra que s existem
harmnicos em frequncias de ordem 12k+1, ou seja, aps a fundamental, teremos as
componentes de ordem 11a, 13a, 23a, 25a, e assim por diante. Obviamente, dada a ordem elevada
e a amplitude reduzida, um eventual processo de filtragem exigiria elementos LC de valor
reduzido, comparado com retificadores de 6 pulsos.
No circuito srie, a tenso CC total apresenta uma ondulao em 720 Hz (da o nome 12
pulsos) e uma variao pico a pico de apenas 3% do valor CC. Aqui tambm, uma eventual
filtragem seria facilitada pela frequncia elevada e pela pequena amplitude das variaes.

DSE FEEC UNICAMP

2014

3-23

Eletrnica de Potncia Cap. 3

J. A. Pomilio

Transformador de interfase
+
Io
Vr
+
Vo
+
Vr

Figura 3.30 Associao em paralelo de retificadores no controlados. Circuito de 12 pulsos.


Numa associao em paralelo, importante que as tenses mdias de ambas as pontes
retificadoras sejam as mesmas. Mesmo nesta situao, faz-se uso de um indutor (ou
transformador) chamado de interfase, sobre o qual se tem a diferena instantnea das tenses
de cada um dos retificadores. A tenso mdia aplicada carga ser a mdia das duas tenses
retificadas e a corrente ser dividida na razo inversa das reatncias. Caso elas sejam iguais, cada
ponte fornecer metade da corrente total.
600

Tenso total
400

Tenso em cada retificador


200

Tenso de fase

Corrente de fase
-200
0s

10ms

11a
0A
0Hz

20ms

13a

0.5KHz

30ms

40ms

50ms

23a 25a

1.0KHz

1.5KHz

2.0KHz

2.5KHz

3.0KHz

Figura 3.31 Formas de onda e espectro da corrente na rede para retificador de 12 pulsos.

DSE FEEC UNICAMP

2014

3-24

Eletrnica de Potncia Cap. 3

J. A. Pomilio

Um caso tpico de aplicao da associao em srie de retificadores na transmisso de


energia em corrente contnua, em alta tenso (HVDC), como o caso da linha CC que conecta
Itaipu a So Roque (SP), trazendo a energia comprada do Paraguai (originalmente em 50 Hz). O
sistema opera, via dois cabos, que esto alimentados em +/- 600 kV, transmitindo uma potncia
de 6000 MW. Neste caso tm-se retificadores controlados, permitindo um controle do sistema,
incluindo a absoro/fornecimento de reativos.

Figura 3.32 Esquema de sistema de transmisso HVDC


http://www.emrwebsite.org/uploads/images/EMR06/images/img-lec-belanger-1.gif
O uso de conexes HVDC tem crescido em aplicaes que necessitam de transposies
martimas. Nas condies submarinhas, uso de CA, em funo de efeitos capacitivos dos cabos
trifsicos, limita a capacidade de transmisso de energia. Para conexes com mais de 100 km o
uso de HVDC tem se mostrado economicamente vantajoso, mesmo com o acrscimo do custo
dos conversores. A figura 3.34 ilustra as conexes CC na Europa. Em tais aplicaes a tenso
CC menor do que a empregada em longas conexes, sendo da ordem de 200 a 300 kV.
Tambm a interconexo de parques elicos off-shore tem se utilizado, crescentemente, de
conexes CC.
Os sistemas off-shore tm sido denominados de HVDC-light devido menor tenso de
operao e menor potncia transmitida. Por conta de tal reduo, torna-se possvel o emprego de
IGBTs ao invs de tiristores, nos circuitos retificadores/inversores.

Figura 3.33 Vlvula de tiristores em sistema HVDC


http://cigre.org.au/events/Web/images/HVDC_Pole_2_Valve_Hall.jpg
DSE FEEC UNICAMP

2014

3-25

Eletrnica de Potncia Cap. 3

J. A. Pomilio

Figura 3.34 Linhas HVDC na Europa: existentes (vermelho), em construo (verde), planejadas
(azul). http://en.wikipedia.org/wiki/High-voltage_direct_current

3.7 Retificador MLP


Quando a ponte retificadora formada por interruptores controlados na entrada em
conduo e no desligamento, como transistores ou GTOs (Gate Turn-off thyristors), possvel se
fazer um comando adequado de tais componentes de modo a absorver da rede uma corrente
senoidal, enquanto se controla a tenso de sada (caso esta seja a varivel de interesse).
O lado CC pode se comportar como uma fonte de tenso, quando apresenta um filtro
capacitivo. Neste caso a conexo com a rede deve ser feita por meio de indutores no lado CA. Se
o barramento CC se comportar como uma fonte de corrente (tendo um indutor na sada do
retificador), a interface com o lado CA deve utilizar capacitores, que permitam acomodar valores
instantaneamente diferentes entre a corrente CC e a corrente no lado CA. Tais circuitos esto
mostrados na figura 3.35.
A ideia bsica comandar adequadamente os interruptores de modo que a corrente mdia
instantnea no lado CA tenha a mesma forma da tenso da respectiva fase e esteja em fase com
ela.

DSE FEEC UNICAMP

2014

3-26

Eletrnica de Potncia Cap. 3

J. A. Pomilio

Icc

Vo
Vcc

Cf

(a)
(b)
Figura 3.35 Topologias de conversores CA-CC trifsicos, operando em MLP, com sada em
tenso (a) e em corrente (b).
A obteno de uma sada que recupere a onda de referncia facilitada pela forma do
espectro, como visto no captulo anterior. Um filtro passa baixas com frequncia de corte acima e
50/60 Hz perfeitamente capaz de produzir uma atenuao bastante efetiva em componentes na
faixa dos kHz.

3.8.1

Retificador tipo fonte de tenso

A figura 3.36 mostra formas de onde para um retificador monofsico, PWM, tipo fonte de
tenso. O objetivo manter regulada a tenso CC e, ao mesmo tempo, absorver uma corrente
senoidal e em fase com a tenso (resultando fator de potncia unitrio). Essa a mesma
estratgia usada nos retificadores a diodo com correo de fator de potncia, apresentados no
incio do presente captulo.
10

SEL>>
-10
V(L1:2)/20

I(L1)

400V

0V

-400V
0s
V(D5:1)

10ms
V(SUM1:IN2)*200

20ms

30ms

40ms

50ms

60ms

70ms

80ms

V(L1:2)
Time

Figura 3.36 Formas de onda de retificador PWM monofsico tipo fonte de tenso. Acima:
Tenso e corrente na fonte. Abaixo: referncia (vermelho), fonte (azul) e PWM (verde).
A figura 3.37 mostra uma possvel implementao para o controle de um retificador tipo
fonte de tenso, ou seja, com um capacitor no lado CC e indutores no lado CA.

DSE FEEC UNICAMP

2014

3-27

Eletrnica de Potncia Cap. 3

J. A. Pomilio

Essa uma possvel estratgia de controle, denominada, sntese de carga resistiva, na


qual a forma de onda da corrente copia a forma de onda da tenso, tendo sua amplitude ajustada
pelo regulador de tenso da sada.
-

Tenso de
sada VCC
Filtro
indutivo de
rede

Retificador
Fonte de Tenso

Compensador de
tenso PI

Sensor de
corrente

Tenso
CA

ICA
-

Carga

Ref. de

+ tenso CC

+
Referncia ICA*

Comando para
conversor

Erro de
corrente
Compensador

MLP ou MLC

Indutncia de acoplamento: 40 mH
Vcc = 200 V
V rede = 180 V (pico)
V ref. = 188 V (pico)
= + 15

VL

VINV
IS

VS

Figura 3.37 Possvel estrutura de controle de retificador PWM e diagrama fasorial para resultar
IS em fase com VS, conhecida a reatncia de acoplamento, a corrente necessria e a tenso da
rede.
400V

300V

200V

SEL>>
100V
V(GAIN8:IN)
20

-20
0s
I(V6)

50ms
V(GAIN9:OUT)*10

100ms

150ms

200ms

250ms

300ms

350ms

400ms

450ms

500ms

Time

Figura 3.38 Resposta dinmica do controlador variao de carga. Tenso CC inicial: 180V.
Ref. de tenso: 300V. Aumento de carga (100%) em 300 ms.
Regulador PI de tenso e controle por histerese.

DSE FEEC UNICAMP

2014

3-28

Eletrnica de Potncia Cap. 3

3.8.2

J. A. Pomilio

Retificador tipo fonte de corrente

A figura 3.39 mostra um retificador PWM trifsico no qual a sada apresenta uma
corrente CC, a qual deve ser regulada, de modo a manter a tenso Vo no valor desejado.
Io
Lo
i sa

va

i sb

vb

isc

ia

S1

S2

S3

ib

vc

Co
o

Ro
Vo

ic

S4

S5

S6

Figura 3.39 Topologia do conversor CA-CC trifsico, operando em MLP, com sada de corrente.
A idia bsica comandar adequadamente os interruptores de modo que a corrente mdia
instantnea no lado CA tenha a mesma forma da tenso da respectiva fase e esteja em fase com
ela.
Na entrada do retificador, supondo desprezvel a ondulao da corrente pelo indutor, as
correntes instantneas pelas fases tm forma retangular, com amplitude dada pela corrente CC e
largura determinada pela lei de modulao dos interruptores, como ilustra a figura 3.40.
Simultaneamente haver corrente apenas por 2 das 3 fases, uma vez que se 2 interruptores de
uma mesma semiponte conduzirem se colocaria em curto 2 das fases, como se pode concluir da
figura 3.39 No entanto, aps uma adequada filtragem das componentes de alta frequncia, a
corrente de sada, apresentar apenas o valor mdio que ter uma forma senoidal, se esta tiver
sido a forma do sinal de referncia usado para produzir os sinais de comando dos interruptores.

+Io

-Io
Figura 3.40 Forma de onda instantnea das correntes no lado CA.
A figura 3.41 mostra as tenses de entrada e referncias de corrente a serem seguidas.
Consideremos, sem perda de validade para uma anlise geral, que as referncias de corrente
esto em fase com as tenses da rede. Em cada perodo da rede existem 6 intervalos, que se
iniciam nos cruzamentos das referncias de corrente. Cada intervalo corresponde a um modo de
funcionamento distinto.
Consideremos o intervalo (t1 - t2). A referncia ira a maior positiva e irb a maior
negativa. Considerando que a corrente de sada Io perfeitamente contnua, o interruptor S1
DSE FEEC UNICAMP

2014

3-29

Eletrnica de Potncia Cap. 3

J. A. Pomilio

pode ser acionado de acordo com uma lei de modulao senoidal, m1, de modo que a corrente ia
siga a referncia ira em termos dos componentes de baixa frequncia do espectro.
Da mesma forma, uma lei de modulao m5 pode ser adotada para S5, fazendo com que
ib siga a referncia irb.
vb

va

t1'

irc

irb

ira

t1

vc

t2

t3

t4

t5

t6

t7

Figura 3.41 Tenses de entrada e referncia de corrente.


Quando a chave S1 aberta, uma outra chave da semi-ponte superior deve ser fechada
para permitir a continuidade da corrente. Quando S5 aberta, outro interruptor da semi-ponte
negativa deve entrar em conduo. Para estas funes, S3 e S6 so usadas, uma vez que elas no
alteram as correntes pelas fases a e b. A forma senoidal desejada para a fase c resultado do fato
que a soma das correntes nas 3 fases nula. Quando S3 e S6 conduzirem simultaneamente, criase um caminho de livre-circulao para a corrente CC. A figura 3.42 mostra os sinais de
comando para os interruptores e a forma de onda da tenso instantnea sobre o indutor CC, a
qual apresenta um comportamento de 3 nveis. Uma vez que a frequncia de chaveamento deve
ser muito maior do que a frequncia da rede, pode-se considerar que, dentro de cada ciclo de
chaveamento as tenses da rede so constantes.
As formas de onda mostradas correspondem ao intervalo t1<t<t2, no qual va>vb, em
mdulo e, conseqentemente, a>b.
S1

S5
S6

S3
5
1

va-vb
va-vc
vo

Figura 3.42 Sinais de comando para os interruptores e tenso instantnea no lado CC.

DSE FEEC UNICAMP

2014

3-30

Eletrnica de Potncia Cap. 3

J. A. Pomilio

3.8.2.1 Equaes bsicas


Seja x(t) uma funo lgica que descreve o estado de uma chave genrica S.
Correspondentemente, a lei de modulao m(t) pode ser definida como uma funo contnua
dada pelo contedo de baixa frequncia de x(t). Como x(t) assume apenas valores 0 e 1, m(t)
limitada entre 0 e 1.
O fato de apenas um interruptor estar fechado em cada semi-ponte ao mesmo tempo, faz
com que apenas um x(t), relacionado a cada semi-ponte, a cada instante, possa ser 1:
i a = ( x1 x 4 ) Io
i b = ( x 2 x5 ) Io

(3.18)

i c = ( x 3 x 6 ) Io
A tenso instantnea no lado CC :
v o = (x1 x 4 ) v a + ( x 2 x 5 ) v b + ( x 3 x 6 ) v c

(3.19)

Desprezando as componentes de alta frequncia no espectro de x(t), as equaes (3.18) e


(3.19) podem ser rescritas como:
i a = ( m1 m 4 ) Io
i b = ( m 2 m5 ) Io

(3.20)

i c = ( m 3 m 6 ) Io
v o = ( m1 m 4 ) v a + ( m 2 m 5 ) v b + ( m 3 m 6 ) v c

(3.21)

No intervalo t1 - t2, dadas as amplitudes das tenses da rede, as seguintes condies


devem ser satisfeitas:
x4 = 0
x2 = 0

(3.22)

x 3 = x1
x 6 = x5

Para obter as correntes senoidais de entrada tem-se (note que estamos supondo corrente
em fase com a tenso, mas esta anlise vale para qualquer tipo de corrente):
m1 = M sin(t )
m 3 = 1 m1 = 1 M sin(t )
m5 = M sin(t 120 o )

(3.23)

m 6 = 1 m5 = 1 + M sin(t 120 )
o

m4 = m2 = 0
onde M o ndice de modulao que determina a amplitude das correntes.
De (3.20) e (3.23) tem-se:

DSE FEEC UNICAMP

2014

3-31

Eletrnica de Potncia Cap. 3

J. A. Pomilio

i a = Io M sin(t )
i b = Io M sin(t 120 o )

(3.24)

i c = Io M sin(t + 120 )
o

Assim, desde que a corrente do lado CC seja perfeitamente contnua, as correntes


desejadas sero obtidas no lado CA.
Procedendo analogamente para a expresso da tenso mdia do lado CC, e considerando
as tenses senoidais, simtricas e em fase com as referncias de corrente, a tenso mdia do lado
CC apresenta-se constante, sendo dada por:
3 Vp M
v o = M [ v a sin(t ) + v b sin(t 120 o ) + v c sin(t + 120 o )] =
(3.25)
2

onde Vp a valor de pico das tenses CA (fase - neutro).


Ou seja, a tenso CC no afetada por componentes de baixa frequncia.
O ndice de modulao, M, determina tanto a amplitude da tenso mdia do lado CC
quanto a amplitude das correntes alternadas do lado ca.
Observe-se ainda que a sntese da corrente desejada pode ser feita em malha aberta, ou
seja,no preciso realimentar a corrente, preciso apenas que se disponha da referncia
adequada.

3.8.2.2 Absoro de reativos


Esta tcnica de controle pode ser estendida variando-se a fase entre a tenso ca e as
respectivas correntes, permitindo assim a circulao de uma quantidade controlvel de potncia
reativa.
Para este objetivo, as referncias de corrente, ir, devem estar defasadas das tenses de
uma fase adequada, . As equaes das correntes no sofrem alteraes, enquanto a tenso CC
passa a ser expressa por:
vo =

3 Vp M
2

cos

(3.26)

Note que se o inversor fornece apenas energia reativa a tenso mdia no lado CC nula,
como de se esperar, j que se trata de um elemento puramente indutivo.
Generalizando um pouco mais, qualquer forma de corrente pode ser sintetizada, desde
que uma referncia adequada seja utilizada, o que torna esta topologia bastante prpria para a
implementao de filtros ativos de potncia.
A figura 3.43 mostra um resultado experimental de um conversor operando baseado neste
princpio. A corrente alternada sintetizada apresenta uma ondulao superposta, relativa
ressonncia do filtro de alta frequncia.

3.8.2.3 Controle da corrente CC


Numa situao de regime, para que no haja mudana na corrente CC, a tenso mdia
sobre o indutor deve ser nula. Como o indutor possui perdas, ou ainda, porque transitoriamente
houve uma absoro (ou entrega) de potncia ativa, possvel que ocorra uma variao no nvel
da corrente CC. O controle do conversor deve prever um modo de manter, em regime, a corrente
no valor Io desejado. Isto pode ser feito alterando a fase das referncias de corrente. Se a
defasagem entre tenso e corrente for 90o, o inversor s trabalha com energia reativa. Se a fase
for menor do que 90o, isto significa que o inversor est entregando ao resto do sistema um pouco
de potncia ativa, o que faz com que a corrente Io tenda a diminuir (aparece uma tenso mdia
DSE FEEC UNICAMP

2014

3-32

Eletrnica de Potncia Cap. 3

J. A. Pomilio

positiva no lado CC). Fazendo com que a defasagem seja maior do que 90o o inversor absorve
potncia ativa do sistema, levando ao crescimento da corrente Io. Uma vez atingido o valor Io
desejado, o controle deve retornar referncia de regime. O mesmo efeito pode ser obtido
controlando-se a amplitude do sinal de referncia em funo do erro da corrente CC.

ia

Figura 3.43 Tenso (40V/div) e corrente (10A/div) de entrada. Horiz.: 4ms/div.

3.8 Referncias bibliogrficas


Crestani, M. Com uma terceira portaria, o novo fator de potncia j vale em abril. Eletricidade
Moderna, ano 22, no 239, fevereiro de 1994.
International Electrotechnical Comission: IEC 61000-3-2: Electromagnetic Compatibility
(EMC) Part 3: Limits Section 2: Limits for Harmonic Current Emissions (Equipment input
current < 16 A per phase). 1999.
EN 61000-3-2:2006+A2:2009. It is identical to IEC 61000-3-2:2005, incorporating amendments
1:2008 and 2:2009. It supersedes, BS EN 61000-3-2:2006 which was withdrawn on 1 July 2012.
IEEE Std. 519 "IEEE Recommended Practices and Requirements for Harmonic Control in
Electric Power Systems". Edition Oct. 1991.
S. B. Dewan: Optimum Input and Output Filters for a Single-Phase Rectifier Power Supply.
IEEE Trans. On Industry Applications, vol. IA-17, no. 3, May/June 1981
A. R. Prasad, P. D. Ziogas and S. Manlas: A Novel Passive Waveshaping Method for SinglePhase Diode Rectifier. Proc. Of IECON 90, pp. 1041-1050
R. Gohr Jr. and A. J. Perin: Three-Phase Rectifier Filters Analysis. Proc. Of Brazilian Power
Electronics Conference, COBEP 91,Florianpolis - SC, pp. 281-283.
I. Suga, M. Kimata, Y. Ohnishi and R. Uchida: New Switching Method for Single-phase AC to
DC converter. IEEE PCC 93, Yokohama, Japan, 1993.
C. de S e Silva, Power factor correction with the UC3854, Unitrode Application Note U-125,
Unitrode Corporation, USA, 1986.
Mohan, Undeland & Robbins, Power Electronics, IEEE Press, 2nd Edition, 1995.
DSE FEEC UNICAMP

2014

3-33

Eletrnica de Potncia Cap. 4

J. A. Pomilio

4. CONVERSORES CC-CC PARA ACIONAMENTO DE MQUINAS DE


CORRENTE CONTNUA
As aplicaes de mquinas de corrente contnua (MCC) so bastante variadas, incluindo,
por exemplo, a trao de veculos eltricos e o acionamento de mquinas operatrizes.
4.1 Princpios de acionamento de mquinas de corrente contnua
Apresentam-se brevemente as equaes bsicas de uma mquina de corrente contnua,
atravs das quais possvel determinar os parmetros a serem ajustados quando se deseja
control-la.
A figura 4.1 mostra um diagrama esquemtico indicando o circuito eltrico da MCC.
O enrolamento de campo pode ser conectado de diferentes maneiras em relao ao
enrolamento de armadura: em srie (as correntes de campo e de armadura so iguais); em
paralelo (as tenses de campo e a tenso terminal, Vt, de armadura so iguais) e independente.
Embora historicamente tenha se utilizado em grande escala a conexo srie para aplicaes em
trao, devido ao alto torque de partida que produz, com o advento dos conversores eletrnicos
de potncia passou-se a utilizar a excitao independente, em virtude da maior flexibilidade que
apresenta em termos do controle da MCC.
Tw
J

Ra

T
La
+

Vt

B
Lf

Rf

Eg

ia -

If

Vf
-

Figura 4.1 Circuito eltrico de MCC

4.1.1 Equaes estticas


Existem 2 equaes bsicas para a MCC que relacionam as grandezas eltricas s
mecnicas:
Eg = K v

(4.1)

T = K t ia

(4.2)

Onde:
Eg: fora contra-eletro-motriz de armadura
K: constante determinada por caractersticas construtivas da MCC (normalmente K=Kv=Kt)
DSE FEEC UNICAMP

2014

4-1

Eletrnica de Potncia Cap. 4

J. A. Pomilio

: fluxo de entreferro
: velocidade angular da mquina
ia: corrente de armadura
J: momento de inrcia incluindo a carga mecnica.
T: torque
B: atrito
Do circuito eltrico da figura 4.1 obtm-se que a tenso terminal da mquina dada por:

v t (t ) = E g + R a i a (t ) + L a

d
i a (t )
dt

(4.3)

Considerando apenas os valores mdios da tenso terminal e da corrente de armadura, o


termo relativo sua derivada torna-se nulo, de modo que se pode escrever de (4.1) e (4.3):

Vt R a I a
K

(4.4)

Assim, a velocidade de uma MCC pode ser controlada atravs de 3 variveis: a tenso
terminal, o fluxo de entreferro e a resistncia de armadura.
O controle pela resistncia de armadura era feito em sistemas de trao, com resistncias
de potncia conectadas em srie com a armadura (e com o campo, j que se utilizava excitao
srie). Tais resistncias iam sendo curto-circuitadas medida que se desejava aumentar a tenso
terminal de armadura e, consequentemente, aumentar a velocidade da MCC. Era um controle
essencialmente manual, comandado pelo operador do veculo.
O controle da velocidade pelo fluxo de entreferro utilizado em acionamentos
independentes, mas quando se deseja velocidade acima da velocidade base da mquina. Ou seja,
tipicamente opera-se com campo pleno (para maximizar o torque) e, ao ser atingida a velocidade
base, pelo enfraquecimento do campo pode-se ter uma maior velocidade, s custas de uma
diminuio no torque.
A figura 4.2 ilustra um perfil tpico de acionamento.

velocidade

torque
mximo

controle de
campo

controle de
armadura

potncia

torque
velocidade
base

velocidade
mxima

Figura 4.2. Controle de MCC pela armadura e pelo campo


Dada a elevada constante de tempo eltrica do enrolamento de campo (para enrolamento
independente), no possvel fazer variaes rpidas de velocidade por meio deste controle. Esta

DSE FEEC UNICAMP

2014

4-2

Eletrnica de Potncia Cap. 4

J. A. Pomilio

uma alternativa com uso principalmente em trao, na qual as exigncias de resposta dinmica
so menores.
Do ponto de vista de um melhor desempenho sistmico, o controle atravs da tenso
terminal o mais indicado, uma vez que permite ajustes relativamente rpidos (sempre limitados
pela dinmica eltrica e mecnica do sistema), alm de, adicionalmente, possibilitar o controle
do torque, atravs do controle da corrente de armadura. o mtodo geralmente utilizado no
acionamento de MCC em processos industriais.

4.1.2 Equaes dinmicas


O comportamento dinmico de um sistema dado por suas propriedades de
armazenamento de energia. No caso de MCC a energia pode ser acumulada, magneticamente, nas
indutncias da mquina e, mecanicamente, na massa girante.
Relacionada energia magntica, tem-se que ela armazenada nas indutncias de campo
e de armadura. Como, por construo, os campos produzidos por estes enrolamentos esto a 90o
eltricos um do outro, no h indutncia mtua entre eles, podendo-se consider-los
independentemente.
Considerando o fluxo de campo constante e excitado separadamente, tem-se o diagrama
de blocos mostrado na figura 4.3.

Conversor

vt (s)+

ia(s)

K.

T(s) +

Tw(s)
-

Ra + s.La

(s)

B + s.J

Eg(s)
K.

Figura 4.3 Diagrama de blocos de MCC com excitao independente.


A equao do conjugado para o sistema mecnico dada por:
T(t ) = K i a ( t ) = J

d
( t ) + B ( t ) + Tw ( t )
dt

(4.5)

Tw o torque exercido pela carga acoplada ao eixo da mquina. Sendo suposto o linear
sistema, pode-se, a partir do modelo da figura 4.3, obter por superposio uma expresso para a
velocidade da mquina:
(s) =

R a + sL a
K
Vt (s)
Tw (s)
2
(R a + sL a )(B + sJ ) + (K )
(R a + sL a )(B + sJ ) + (K ) 2

(4.6)

Fazendo Tw(s)=0, a relao dinmica entre a velocidade e a tenso terminal :

(s)
K
=
Vt (s) (R a + sL a )(B + sJ ) + ( K ) 2

(4.6.a)

Fazendo Vt(s)=0 tem-se:

DSE FEEC UNICAMP

2014

4-3

Eletrnica de Potncia Cap. 4

J. A. Pomilio

(R a + sL a )
(s)
=
Tw (s) (R a + sL a )(B + sJ ) + (K ) 2

(4.6.b)

Para ter-se uma viso mais clara sobre o comportamento dinmico da mquina CC,
consideremos que seu atrito viscoso seja desprezvel (B=0) e que a mquina esteja sem carga
mecnica e que a constante de tempo mecnica seja muito maior que a eltrica, o que permite
escrever:
(s)
1

Vt (s) (1 + m s ) ( a s + 1) K

(4.7)

a e m so, respectivamente, as constantes de tempo eltrica (de armadura) e mecnica,


cujos valores so dados por:
a =

m =

La
Ra

(4.8)

JRa

(4.9)

(K )2

Dada a caracterstica de segunda ordem do sistema, pode-se obter os parmetros relativos


freqncia natural no-amortecida do sistema e ao coeficiente de amortecimento, dados
respectivamente por:

1
m a

(4.10)

1
2 a

(4.11)

Para mquinas de grande porte, usadas, em geral, em trao, a constante de tempo eltrica
muito menor do que a constante de tempo mecnica, de modo que o sistema, do ponto de vista
do acionamento, pode ser considerado como de primeira ordem, desprezando a constante de
tempo eltrica. Isto j no ocorre para mquinas de pequeno porte, como as usadas em
automao industrial, nas quais o sistema, via de regra, efetivamente considerado como de
segunda ordem.

4.1.3 Quadrantes de operao


Do ponto de vista do acionamento da MCC, pode-se definir, no plano torque x
velocidade, 4 regies de operao, como indicado na figura 4.4. Note-se que o mesmo plano
pode ser colocado em termos do valor mdio da corrente de armadura (Ia) e da fora contraeletro-motriz de armadura, Eg, caso se suponha constante o fluxo de entreferro.
No quadrante I tem-se torque e velocidade positivos, indicando, que a mquina est
operando como motor e girando num dado sentido. Em termos de trao, poder-se-ia dizer que se
est operando em trao para frente.
DSE FEEC UNICAMP

2014

4-4

Eletrnica de Potncia Cap. 4

J. A. Pomilio

No quadrante III, tanto o torque quanto a velocidade so negativos, caracterizando uma


operao de acelerao em r.
J o quadrante II se caracteriza por um movimento em r (velocidade negativa) e torque
positivo, implicando, assim, numa frenagem.
No quadrante IV, tem-se velocidade positiva e torque negativo, ou seja, frenagem. Temse um movimento de avano, mas com reduo da velocidade.
Sintetizando, tem-se a seguinte tabela:

Quadrante
I
II
III
IV

Torque
(Ia)
>0
>0
<0
<0

Velocidade
(Eg)
>0
<0
<0
>0

Sentido de
rotao
avante
r
r
avante

Variao da
velocidade
acelera
freia
acelera
freia

Uma outra classificao usual para estes conversores , ao invs da velocidade,


considerar-se a polaridade da tenso mdia terminal:
Classe A: Operao no I quadrante
Classe B: Operao no IV quadrante
Classe C: Operao no I e IV quadrantes
Classe D: Operao nos I e II quadrantes
Classe E: Operao nos 4 quadrantes.
Note-se que no existe uma relao direta entre a polaridade da tenso terminal e o
sentido de rotao da MCC, uma vez que, transitoriamente, pode-se ter Vt com uma polaridade e
Eg com outra.
Assim, o plano Torque x Velocidade pode ser usado para definir aspectos de trao e
frenagem, mas o mesmo no ocorre com o plano Ia x Vt.
Velocidade angular

IV

Vt

IV

Torque

III

II

Ia

III

II

Figura 4.4 Regies de acionamento de MCC.

4.2 Topologias de conversores para acionamento de MCC


A grande maioria dos acionamentos feita utilizando-se conversores abaixadores de
tenso, ou seja, aqueles nos quais a tenso mdia aplicada carga menor do que a tenso de
alimentao do conversor. Conversores elevadores de tenso so usados quando se deseja freiar a
mquina, com envio de energia para a fonte (frenagem regenerativa). Tais conversores so
denominados chopper, em ingls. Em portugus recebem diferentes denominaes, como:
recortador, pulsador, chaveador, etc.
DSE FEEC UNICAMP

2014

4-5

Eletrnica de Potncia Cap. 4

J. A. Pomilio

Diferentemente do que ocorre com as fontes chaveadas (tema do captulo 5), neste caso
no existe a preocupao com a filtragem da tenso antes de aplic-la carga. Assim, a tenso
terminal instantnea a prpria tenso sobre o diodo de circulao, enquanto a corrente filtrada
pela indutncia de armadura.
O comando usual por Modulao por Largura de Pulso, com uma freqncia de
chaveamento cujo perodo seja muito menor do que a constante de tempo eltrica da carga, a fim
de permitir uma reduzida ondulao na corrente e, portanto, no torque. Outra possibilidade,
usada quando se deseja um controle de torque mais preciso o controle por MLC (histerese)

4.2.1 Conversor Classe A


A figura 4.5 mostra uma topologia de conversor que opera apenas no I quadrante. Dada a
caracterstica indutiva da carga, o uso do diodo de circulao (free-wheeling) indispensvel.
Note-se que a corrente da carga pode circular apenas no sentido indicado na figura, assim
como a tenso de armadura no pode ser invertida em relao indicada, uma vez que o diodo
impede a existncia de tenses negativas aplicadas no terminal da MCC.
ia

La

Ra
vt

+
Eg
-

Figura 4.5 Conversor para I quadrante.


Em termos do comportamento da corrente de armadura, duas situaes so possveis: o
Modo de Conduo Contnua e o Modo de Conduo Descontnua, como mostrado na figura 4.6.
Na hiptese de que a constante de tempo eltrica da mquina seja muito maior do que o perodo
de chaveamento, pode-se considerar que a corrente tem uma variao praticamente linear. Na
realidade a variao do tipo exponencial.
No primeiro caso a corrente de armadura no vai a zero dentro de cada ciclo de
chaveamento, o que significa que existe corrente circulando pelo diodo durante todo o tempo em
que o transistor permanece desligado, ou seja, uma tenso terminal nula. J em conduo
descontnua, a corrente de armadura vai a zero, fazendo com que o diodo deixe de conduzir.
Como no h corrente, no h queda de tenso sobre Ra e La, de modo que a tenso vista nos
terminais da MCC a prpria tenso de armadura, Eg.
A operao em um ou outro modo de funcionamento depende de diversos parmetros do
sistema. Desprezando as quedas de tenso no transistor e no diodo, o valor mdio da tenso
terminal, em conduo contnua :
Vt = E

t1
= E
T

(4.12)

o chamado ciclo de trabalho, razo cclica ou largura de pulso.

DSE FEEC UNICAMP

2014

4-6

Eletrnica de Potncia Cap. 4

J. A. Pomilio

Conduo contnua
I1
I
Io

Conduo descontnua
tx

I1

Ia

Ia
0

iD

i
E
Vt

v
t1

E
t

T=t2

Eg
0

t1

t2

Figura 4.6. Formas de onda tpicas nos modos de conduo contnua e descontnua
No intervalo em que a corrente de armadura cresce (entre 0 e t1) a corrente expressa
por:
ia ( t ) = Io e

EE )
(
+
1 e

t
a

Ra

(4.13)

No intervalo de decaimento da corrente, ou seja, entre t1 e t2, tem-se:


( t t 1 )
a

ia ( t ) = I1 e

( t t 1 )
Eg
a

1 e
R a

(4.14)

Aproximaes (1a ordem) das equaes anteriores so dadas, respectivamente, por:

t E Eg t
ia ( t ) = Io 1 +

Ra
a
a

(4.15)

( t t 1 ) E g t t1
ia ( t ) = I1 1

a Ra a

(4.16)

No modo de conduo descontnua, a corrente Io nula e t2<T. A tenso terminal mdia


:
Vt = E + E g

tx
T

(4.17)

A durao do intervalo tx depende de vrios parmetros, sendo dada por:


DSE FEEC UNICAMP

2014

4-7

Eletrnica de Potncia Cap. 4

t x = T t 2 = T (1 )

J. A. Pomilio

(E Eg ) a T

(4.18)

E g a + (E Eg ) T

Sendo a>>T, a equao anterior se simplifica para:


tx
T

(4.19)

Eg

Fazendo-se t2=T obtm-se o ciclo de trabalho que determina a passagem do modo de


conduo contnua para o modo de conduo descontnua, que dado pela raiz positiva da
equao:
E

Eg a
a
2 +
1
=0
( E E g ) T ( E E g ) T

(4.20)

Sendo a>>T, a equao anterior se simplifica para:

Eg

(4.21)

No caso crtico, substituindo (4.21) em (4.19), tem-se que tx=0. A figura 4.7 mostra o
valor do ciclo de trabalho crtico para diferentes relaes entre a constante de tempo eltrica e o
perodo de chaveamento.
Nas figuras 4.8 e 4.9 tem-se as curvas caractersticas estticas do conversor para
diferentes tenses de armadura. Em 4.8, no modo descontnuo, a tenso terminal igual a Eg,
enquanto em 4.9, como a queda resistiva no desprezvel, o valor da tenso terminal sempre
superior tenso Eg.
Em termos de uma modelagem do conversor para uma anlise dinmica, se a operao
ocorrer no modo de conduo contnua, pode-se represent-lo por um ganho, o que j no
possvel no caso de conduo descontnua. Note-se que, nesta situao, o ganho incremental
(dVt/d) muito baixo, tendendo a zero para a>>T.
crit

cond.
contnua

0.8

a /T=1

0.6

cond.
descontnua

0.4

a /T=10

0.2
0

20

40

60
Eg/E (%)

80

100

Figura 4.7. Ciclo de trabalho crtico que delimita o modo de operao.

DSE FEEC UNICAMP

2014

4-8

Eletrnica de Potncia Cap. 4

J. A. Pomilio

100
Eg/E=0,8

80
Vt/E (%)

Eg/E=0,6

60
Eg/E=0,4

40
Eg/E=0,2

20
0

0.2

0.4

0.6
0.8
1

Figura 4.8. Caracterstica esttica do conversor para I quadrante para a/T=10.


100
Eg/E=0,8

80
Eg/E=0,6

60
Eg/E=0,4

Vt/E (%)

40
Eg/E=0,2

20
0

0.2

0.4

0.6

0.8

Figura 4.9. Caracterstica esttica do conversor para I quadrante para a/T=1.


Em conduo contnua a ondulao da corrente dada por:

I =

E
Ra

1 e

T
a

+e

T
a

1 e

(1 ) T
a

(4.22)

T
a

Utilizando as linearizaes apresentadas tem-se:


I =

2 E T (1 )

(4.23)

R a (2 a T )

A ondulao ser mxima para 50% de ciclo de trabalho, valendo:


I max =

ET

(4.24)

4 La

A corrente mdia :
Ia =

E Eg

(4.25)

Ra

DSE FEEC UNICAMP

2014

4-9

Eletrnica de Potncia Cap. 4

J. A. Pomilio

4.2.2 Conversor Classe B


Nesta situao, na qual a velocidade mantm seu sentido (portanto tambm o faz Eg) e o
torque (a corrente de armadura) se inverte, a topologia apresenta-se como mostrada na figura
4.10, na qual o diodo e o transistor trocaram de posio, havendo uma inverso no sentido da
corrente de armadura e da fonte.
ia

La

If

Ra
vt

E
i

+
Eg

Figura 4.10. Conversor Classe B: operao no IV quadrante - frenagem avante.


Para que seja possvel corrente retornar fonte (supondo-a receptiva), necessrio que
a tenso terminal mdia tenha um valor maior do que a tenso da fonte. Isto pode ocorrer se
Eg>E ou ainda pela ao do prprio conversor.
O primeiro caso (Eg>E) ocorre, por exemplo, quando se faz controle de velocidade
atravs do enfraquecimento do campo. Ao se desejar freiar a MCC, eleva-se a corrente de campo,
aumentando Eg, possibilitando a transferncia de energia da mquina para a fonte. Isto possvel
at a velocidade base. Uma outra possibilidade a MCC girar, por ao de um torque externo,
acima da velocidade base (por exemplo, um veculo numa descida).
Nosso objetivo aqui, no entanto, analisar esta frenagem quando comandada pelo
conversor. As formas de onda mostradas na figura 4.11 referem-se operao nos modos de
conduo contnua e descontnua.
Conduo contnua

Conduo descontnua
tx

Ia

ia

Ii

If i f

If

iT
E

vt

Eg
0

t1

E
Eg
0

t1

t2

Figura 4.11 Formas de onda tpicas de conversor classe B.


Durante a conduo do transistor acumula-se energia na indutncia de armadura. Quando
este componente desligado, a continuidade da corrente por La leva conduo do diodo,
DSE FEEC UNICAMP

2014

4-10

Eletrnica de Potncia Cap. 4

J. A. Pomilio

fazendo com que a energia acumulada na indutncia e aquela retirada da MCC sejam entregues
fonte. Quanto maior for o ciclo de trabalho, maior ser a corrente e, portanto, maior a energia
retirada da mquina.
Desprezando as quedas de tenso no transistor e no diodo, o valor mdio da tenso
terminal, em conduo contnua :
Vt = E (1 )

(4.26)

No intervalo em que a corrente de armadura cresce (entre 0 e t1) a corrente expressa


por:

i a (t ) = Io e

t
Eg

+
1 e a
R a

(4.27)

No intervalo de decaimento da corrente, ou seja, entre t1 e t2, tem-se:

i a (t ) = I1 e

( t t 1 )
a

( t t 1 )
E Eg
a

1 e
R a

(4.28)

Aproximaes (1a ordem) das equaes anteriores so dadas, respectivamente, por:

( )

t Eg
t
i a (t ) = Io 1 +

a Ra a

(4.29)

(t t 1 ) E E g t t 1
i a (t ) = I 1 1

a
a
Ra

(4.30)

No modo descontnuo a corrente Io nula e t2<T. A tenso terminal mdia :


Vt = E ( t 2 T ) + E g

tx
T

(4.31)

A durao do intervalo tx depende de vrios parmetros, sendo dada por:

t x = T t 2 = T (1 ) +

Eg a T
E g ( a T ) E a

(4.32)

Sendo a>>T, a equao anterior se simplifica para:

tx
E
1
T
E Eg

(4.33)

O ciclo de trabalho que determina a passagem do modo de conduo contnua para o


modo de conduo descontnua dado pela raiz positiva da equao:
DSE FEEC UNICAMP

2014

4-11

Eletrnica de Potncia Cap. 4

J. A. Pomilio

E
(E E g ) a
a
2 +
1
=0
E gT
E g T

(4.34)

Sendo a>>T, a equao anterior se simplifica para:


1

Eg

(4.35)

A figura 4.12 mostra o valor do ciclo de trabalho crtico para diferentes relaes entre a
constante de tempo eltrica e o perodo de chaveamento.
Na figura 4.13 tem-se as curvas caractersticas estticas do conversor para diferentes
tenses de armadura. No modo de conduo descontnua, a tenso terminal tende a Eg, supondo
a queda resistiva no desprezvel, o valor da tenso terminal sempre inferior a esta tenso.
Em conduo contnua, a corrente mdia de armadura :
Ia =

Eg E (1 )
Ra

(4.36)

Em conduo descontnua a corrente mdia baixa, de modo que o torque frenante


produzido pequeno. Uma frenagem eficiente realizada operando-se com conduo contnua.
Na hiptese em que a fonte de alimentao no seja receptiva ao retorno da energia
(como, por exemplo, um retificador a diodos), deve-se prever um meio de dissipar a energia
retirada da MCC. Em geral, isto feito sobre uma resistncia, caracterizando a chamada
frenagem dinmica.

1
0.8
a/T=1

0.6
0.4
a/T=10

0.2
0

60
80
100
Eg/E (%)
Figura 4.12. Ciclo de trabalho crtico para conversor Classe B.

DSE FEEC UNICAMP

20

40

2014

4-12

Eletrnica de Potncia Cap. 4

J. A. Pomilio

100

Vt/E (%)
80
Eg/E=0,6

60
Eg/E=0,4

40
Eg/E=0,2

20

0.2

0.4

0.6

0.8

Figura 4.13. Caracterstica de transferncia esttica de conversor Classe B (a/T=1).

4.2.3 Conversor Classe C


Neste caso pode-se operar tanto em trao quanto em frenagem, mas sem alterar o sentido
de rotao da mquina. O circuito mostrado na figura 4.14 realiza tal funo.
O conjunto T3/D3/Rd, usado caso se deseje fazer frenagem dinmica.
O acionamento do I quadrante feito aplicando-se o sinal de comando em T1, ficando T2
e T3 desligados. O intervalo de circulao se d via D2 e D3.
A frenagem (IV quadrante) regenerativa feita mantendo-se T1 desligado e aplicando o
sinal de comando a T2, enquanto T3 mantido constantemente ligado. O intervalo de circulao
ocorre via D1 e T3.
A presena de T3 possibilita a realizao de frenagem dinmica, ou seja, dissipativa.
Neste caso, T1 mantido desligado (D1 no existe) e T2 ligado. O sinal de comando aplicado a
T3. Quando T3 desliga a corrente continua a circular pelo resistor Rd, dissipando a a energia
retirada da mquina.
D1
La
ia
D2

Ra
T1

vt

E
T2

Rd
D3

+
Eg
-

T3

Figura 4.14 Conversor Classe C, com frenagem dinmica.


Exceto para a operao com frenagem dinmica, as caractersticas estticas deste
conversor so uma unio das caractersticas descritas para os conversores classe A e B.

4.2.4 Conversor Classe D


Neste tipo de conversor no ocorre frenagem (ou seja, a corrente de armadura circula
sempre no mesmo sentido), mas a polaridade da tenso terminal pode ser alternada. A figura 4.15
mostra tal topologia. Uma aplicao tpica no acionamento de motores de passo, de relutncia,

DSE FEEC UNICAMP

2014

4-13

Eletrnica de Potncia Cap. 4

J. A. Pomilio

ou brushless quando se deseja apressar a extino da corrente aps o perodo de alimentao de


uma dada fase do motor.

D2

T1

vt

E
La

ia

Ra
Eg

T4

D3

Figura 4.15 Conversor Classe D.


Tipicamente os transistores so acionados simultaneamente, aplicando uma tenso
terminal positiva MCC. Quando so desligados, a continuidade da corrente se d pela conduo
dos diodos, fazendo com que a tenso terminal se inverta. Note que, como no ocorre inverso
no sentido da corrente, no est havendo frenagem da mquina. O retorno de energia para a fonte
se d pela absoro da energia acumulada na indutncia de armadura e no pela diminuio da
energia presente na massa girante acoplada ao eixo da mquina.
A figura 4.16 mostra as formas de onda tpicas para operao nos modos de conduo
contnua e descontnua. Observe que a tenso terminal varia entre +E e -E.
Conduo contnua
I1
I
Io

Conduo descontnua
I1

Ia

tx

ia
Ia

0
iD

i
E
Vt

vt

-E
0

t1

T=t2

t1

-E
t2

Eg

Figura 4.16. Formas de onda do conversor Classe D.


A operao em um ou outro modo de funcionamento depende de diversos parmetros do
sistema. Desprezando as quedas de tenso no transistor e no diodo, o valor mdio da tenso
terminal, em conduo contnua :
Vt = E ( 2 1)

(4.37)

Note que para um ciclo de trabalho inferior a 50% ter-se-ia uma tenso terminal negativa.
Uma situao deste tipo poderia ocorrer em dois casos: transitoriamente, quando a largura de
DSE FEEC UNICAMP

2014

4-14

Eletrnica de Potncia Cap. 4

J. A. Pomilio

pulso reduzida rapidamente, enquanto a corrente de armadura se mantm contnua, levando os


diodos a conduzirem por alguns ciclos completos; a outra hiptese a de uma tenso de
armadura com polaridade oposta indicada, o que poderia ocorrer, nesta topologia, caso
houvesse um torque externo levando a este movimento, ou uma inverso na corrente de campo,
uma vez que o conversor no permite um torque que conduza a MCC ao outro sentido de
rotao.
No intervalo em que a corrente de armadura cresce (entre 0 e t1) a corrente dada por:
i a ( t ) = Io e

( E E g ) 1 e t

(4.38)

Ra

No intervalo de decaimento da corrente, ou seja, entre t1 e t2, tem-se:


i a (t ) = I 1 e

( t t 1 )
a

( t t 1 )
(E + E g )
a

1 e
Ra

(4.39)

Aproximaes (1a ordem) das equaes anteriores so dadas, respectivamente, por:

t E Eg
t
i a ( t ) = Io 1

+
Ra
a
a

(4.40)

(t t 1 ) (E + E g ) t t 1
i a ( t ) = I 1 1

a
Ra
a

(4.41)

No modo de conduo descontnua a corrente Io nula e t2<T. A tenso terminal mdia :

t2
tx
Vt = E 2 + E g

T
T

(4.42)

A durao do intervalo tx depende de vrios parmetros, sendo dada por:


t x = T t 2 = T (1 )

( E Eg ) T a
( E Eg ) T + ( E + Eg ) a

(4.43)

Sendo a>>T, a equao anterior se simplifica para:


E Eg
1 1 +

T
E + Eg

tx

(4.44)

O ciclo de trabalho que determina a passagem do modo de conduo contnua para a


descontnua dado pela raiz positiva da equao:

DSE FEEC UNICAMP

2014

4-15

Eletrnica de Potncia Cap. 4

J. A. Pomilio

2E
(E + E g ) a
a
2 +
1
=0
( E E g ) T ( E E g ) T

(4.41)

Sendo a>>T, a equao anterior se simplifica para:

E + Eg

(4.42)

2E

A figura 4.17 mostra o valor do ciclo de trabalho crtico para diferentes relaes entre a
constante de tempo eltrica e o perodo de chaveamento.

a/T=1

0.8

a/T=10
0.6

0.4

0.2

20

40

60
Eg/E (%)

80

100

Figura 4.17. Ciclo de trabalho crtico para conversor Classe D.


Na figura 4.18 tem-se as curvas caractersticas estticas do conversor para diferentes
tenses de armadura, supondo a queda resistiva desprezvel, ou seja, o valor da tenso terminal
igual tenso Eg. Indicam-se apenas valores para tenso terminal positiva pois esta a nica
possibilidade de operao em regime proporcionada pelo conversor sob anlise.
100

Vt/E (%)

Eg/E=0,8
80

60
Eg/E=0,4
40

20
Eg/E=0
0

0.2

0.4

0.6

0.8

Figura 4.18. Caracterstica esttica do conversor classe D para a>>T.

4.2.5 Conversor Classe E


Neste tipo de conversor possvel a operao nos quatro quadrantes do plano torque x
velocidade, ou seja, trao e frenagem avante e r. A figura 4.19 mostra tal topologia.
DSE FEEC UNICAMP

2014

4-16

Eletrnica de Potncia Cap. 4

J. A. Pomilio

T1

vt

D1
La

E
D3

T3

T2

D2

Ra
Eg

ia

D4

T4

Figura 4.19 Conversor Classe E.


Diferentes possibilidades de comando dos transistores existem:

4.2.5.1 Comando simultneo


O par de transistores T1/T4 ou o par T2/T3 acionado simultaneamente. Quando um par
desligado, a continuidade da corrente se d pela conduo dos diodos em antiparalelo com o
outro par, fazendo com que a tenso terminal da MCC se inverta. Note que se no ocorre
inverso no sentido da corrente no est havendo frenagem da mquina. O retorno de energia
para a fonte se d pela absoro da energia acumulada na indutncia de armadura e no pela
diminuio da energia presente na massa girante acoplada ao eixo da mquina. As formas de
onda so as mesmas mostradas na figura 4.16.
O acionamento no I e II quadrantes (torque positivo) feito aplicando-se o sinal de
comando a T1 e T4, ficando T2 e T3 desligados. O acionamento no III e IV quadrantes (torque
negativo) feito comandando-se T2 e T3.
As equaes e curvas vlidas para este conversor so as mesmas, para trao, mostradas
para o conversor Classe D, ou seja, desprezando as quedas de tenso nos transistores e nos
diodos, o valor mdio da tenso terminal, em conduo contnua :
Vt = E ( 2 1)

(4.43)

Quando o sistema entra no modo de conduo descontnua a corrente mdia tende a um


valor muito baixo e praticamente no h torque, de modo que a velocidade (e consequentemente
Eg) permanece praticamente constante.
Note que para um ciclo de trabalho inferior a 50% tem-se uma tenso terminal negativa.
Uma situao deste tipo poderia ocorrer transitoriamente, quando a largura de pulso fosse
reduzida rapidamente, enquanto a corrente de armadura se mantm contnua, levando os diodos a
conduzirem por um intervalo de tempo maior do que o fazem os transistores. Neste caso, como
no h inverso no sentido da corrente de armadura e supondo Eg>0, o processo continua sendo
de trao e a energia entregue fonte aquela acumulada na indutncia de armadura.
Uma outra hiptese a de uma tenso de armadura com polaridade oposta indicada, ou
seja, com a MCC girando no outro sentido de rotao ( r). Neste caso, mantida a polaridade da
corrente mdia de armadura, tem-se efetivamente um processo de frenagem.

DSE FEEC UNICAMP

2014

4-17

Eletrnica de Potncia Cap. 4

J. A. Pomilio

100
Vt/E (%)

Eg/E=0,2

20
0

Trao

Eg/E=0,6

60

Acionamento
de T1 e T4

Eg/E=0
Eg/E=-0,2

-20
Eg/E=-0,6

-60

Frenagem se Eg<0
-100

0.2

0.4

0.5

0.6

0.8

Figura 4.20. Caracterstica esttica (em trao, I quadrante e frenagem, II quadrante) do


conversor classe E para a>>T.
O acionamento de T2 e T3, deixando T1 e T4 desligados, permite a operao nos
quadrantes III e IV. Sempre considerando a polaridade indicada na figura 4.19, isto significa uma
corrente de armadura negativa. Para a polaridade da tenso de armadura indicada na figura, ou
seja, Eg>0, durante a conduo destes transistores a tenso terminal instantnea ser negativa e a
tenso da fonte se somar a Eg. Durante a conduo dos diodos a tenso sobre a indutncia
(desprezando a queda em Ra) ser a diferena destas tenses. A figura 4.21 mostra as formas de
onda.
Desprezando as quedas de tenso no transistor e no diodo, o valor mdio da tenso
terminal, em conduo contnua :
Vt = E (1 2 )

(4.44)

Ter-se- frenagem regenerativa, com um fluxo de potncia da MCC para a fonte, quando
o intervalo de conduo dos diodos for superior ao dos transistores. Isto ocorrer para um ciclo
de trabalho inferior a 50%. Sempre supondo Eg>0, para >0,5, a energia retirada da fonte maior
do que a devolvida, ou seja, o que se tem uma frenagem dinmica com a energia sendo
dissipada sobre a resistncia de armadura!
No intervalo em que a corrente de armadura cresce em mdulo (entre 0 e t1) a corrente
expressa por:

i a ( t ) = Io e

t
E + Eg )
(

+
1 e

(4.45)

Ra

No intervalo de decaimento da corrente, ou seja, entre t1 e t2, tem-se:


i a (t ) = I 1 e

( t t 1 )
a

( t t 1 )
(E E g )
a

1 e
Ra

(4.46)

Aproximaes (1a ordem) das equaes anteriores so dadas, respectivamente, por:

DSE FEEC UNICAMP

2014

4-18

Eletrnica de Potncia Cap. 4

J. A. Pomilio

t E + Eg
t
i a ( t ) = Io 1

+
Ra
a
a

(4.47)

(t t 1 ) (E E g ) t t 1
i a ( t ) = I 1 1

a
Ra
a

(4.48)

Conduo contnua

Conduo descontnua
0

Ia

Ia
tx

I1
iD

E
Vt

-E
0

t1

Eg

t
-E

T=t2

t1

t2

Figura 4.21. Formas de onda do conversor Classe E, para frenagem.

No modo de conduo descontnua a corrente Io nula e t2<T. A tenso terminal mdia :


t2

tx
Vt = E 2 + E g
T

(4.49)

A durao do intervalo tx depende de vrios parmetros, sendo dada por:


t x = T t 2 = T (1 )

( E + Eg ) T a
( E + Eg ) T + ( E Eg ) a

(4.50)

Sendo a>>T, a equao anterior se simplifica para:


E + Eg
1 1 +

T
E Eg

tx

(4.51)

O ciclo de trabalho que determina a passagem do modo de conduo contnua para a


descontnua dado pela raiz positiva da equao:
2E
(E E )
g
a
a
2 +
=0
1
( E + E g ) T ( E + E g ) T

DSE FEEC UNICAMP

(4.52)

2014

4-19

Eletrnica de Potncia Cap. 4

J. A. Pomilio

Sendo a>>T, a equao anterior se simplifica para:

E Eg

(4.53)

2E

A figura 4.22 mostra o valor do ciclo de trabalho crtico para diferentes relaes entre a
constante de tempo eltrica e o perodo de chaveamento.
Na figura 4.23 tem-se as curvas caractersticas estticas do conversor para diferentes
tenses de armadura, supondo a queda resistiva desprezvel, ou seja, o valor da tenso terminal
igual tenso Eg.
Se a tenso Eg for negativa, isto significa que a MCC est girando no sentido oposto.
Neste caso o comando de T2/T3 implica numa operao de trao r. Para <0,5, no havendo
inverso no sentido da corrente, continua-se num procedimento de trao, mas com uma tenso
terminal positiva, o que significa que est sendo retirada energia acumulada na indutncia de
armadura e entregando-a fonte. Este procedimento s possvel transitoriamente.

1
0.8
0.6
0.4

a/T=1
a/T=10

0.2
0

20

40

60
Eg/E (%)

80

100

Figura 4.22. Ciclo de trabalho crtico para conversor Classe E, operando em frenagem.
100
Vt/E (%)
75

Frenagem regenerativa
Se Eg>0
Eg/E=0,5

50
25

Eg/E=0
0
25

Trao r
Se Eg<0

Eg/E=-0,5
50
75
100

0.2

0.4

0.6

0.8

Figura 4.23. Caracterstica esttica do conversor classe E para a>>T. Acionamento de T2/T3.

DSE FEEC UNICAMP

2014

4-20

Eletrnica de Potncia Cap. 4

J. A. Pomilio

4.2.5.2 Comandos separados


Uma outra forma de comandar os transistores, e que determina diferentes formas de onda
para a tenso terminal descrita a seguir:
Para tenso terminal positiva mantm-se T1 (ou T4) sempre ligado, fazendo-se a modulao
sobre T4 (ou T1). O perodo de circulao ocorrer no atravs da fonte, mas numa malha
interna, formada, por exemplo, por T1 e D2, fazendo com que a tenso terminal se anule.
Tem-se para o conversor um comportamento igual ao Classe A, valendo, inclusive, as mesmas
equaes.
Para tenso terminal negativa mantm-se T2 (ou T3) sempre ligado, fazendo-se a modulao
sobre T3 (ou T2). O perodo de circulao ocorrer no atravs da fonte, mas numa malha
interna, formada, por exemplo, por T2 e D1.
Este acionamento no permite frenagem regenerativa, uma vez que a corrente que circula
pelos diodos no retorna para a fonte. A vantagem que, em trao, como o ciclo de trabalho
crtico menor do que no caso anterior, a corrente tende ao modo contnuo.
4.2.5.3 Deslocamento de fase
Neste tipo de acionamento os comandos para os pares T1/T4 e T2/T3 so
complementares, ou seja, quando se desliga um par se liga o outro. Isto garante a no existncia
de descontinuidade na corrente pois, quando ela tende a se anular (circulando pelos diodos), os
transistores acionados em antiparalelo permitiro sua reverso. O inconveniente que, mesmo
com a MCC parada (tenso mdia nula) os transistores esto sendo acionados com ciclo de
trabalho de 50%.
Para se ter uma tenso mdia positiva o intervalo de conduo de T1/T4 deve ser maior
do que o de T2/T3, e vice-versa, como indicado na figura 4.24.
As frenagens ocorrem naturalmente quando, para uma dada polaridade da tenso de
armadura se faz o acionamento (com largura de pulso maior que 50%) do par de transistores que
produz uma tenso terminal com polaridade oposta.

T1/T4

T2/T3

+E

vt
-E
Ia
Ia
Figura 4.24 Formas de onda de Conversor Classe E, com acionamento por deslocamento de fase.

DSE FEEC UNICAMP

2014

4-21

Eletrnica de Potncia Cap. 4

J. A. Pomilio

4.3 Princpios de motores com ms permanentes


Um problema dos motores CC convencionais so as escovas, devido ao desgaste e
centelhamento produzido. Uma alternativa introduzir no rotor um m permanente que faz as
vezes da armadura. Obviamente no se tem mais a possibilidade de controle atravs da variao
do respectivo campo magntico.
Abrem-se, no entanto, outras possibilidades de acionamento, com o aumento do nmero
de plos. O funcionamento do motor, no entanto, depende de um conversor eletrnico que faa a
adequada alimentao dos enrolamentos do estator.
A figura 4.25 ilustra um motor com 2 plos e as respectivas bobinas do estator.

Figura 4.25 Estrutura bsica de motor de mas parmanentes de dois plos e respectivas bobinas.
(extrado de http://www.basilnetworks.com/article/motors/analysis3.html em 8/2/2006).
Com a energizao seqncial de cada bobina cria-se um campo resultante que impe um
deslocamento no rotor, buscando o devido alinhamento, o que leva rotao do eixo.
Motores assim simples so normalmente utilizados em brinquedos e sistemas de baixo
custo, como ventiladores para computadores. No entanto o motor de 2 plos, embora possa
operar em elevadas velocidades, apresenta elevada ondulao de torque.
Com o aumento do nmero de plos possvel obter um comportamento mais plano do
torque embora, normalmente, isso implique numa reduo da velocidade. A figura 4.26 mostra
um motor com 4 plos.
A reduo da velocidade decorre da dificuldade de se conseguir desmagnetizar a bobina
antecessora ao mesmo tempo em que se alimenta a bobina seguinte. Observe que o campo ainda
produzido pela bobina anterior produz um torque que se ope rotao desejada.
A minimizao deste efeito exige que o conversor que alimenta o motor seja capaz de
levar a zero da meneira mais rpida possvel a corrente da bobina que est sendo desligada, o que
justifica o uso de topologias classe D.

DSE FEEC UNICAMP

2014

4-22

Eletrnica de Potncia Cap. 4

J. A. Pomilio

Figura 4.26 Motor com m permanente com 4 plos.


Para motores com trs fases, que so os de menor custo e exigem menor quantidade de
dispositivos eletrnicos, a reduo da ondulao de torque pode ser obtida com um acionamento
que module a corrente das fases e que permita correntes negativas, o que se consegue com o
conversor classe E, ou, para uma quantidade menor de componentes, um conversor trifsico
como mostra a figura 4.27.

Figura 4.27 Inversor trifsico para acionamento de motor de 2 plos (3 enrolamentos de estator).
Figura obtida em 8/2/2006 em http://mag-net.ee.umist.ac.uk/reports/P11/p11.html

O acionamento de cada bobina necessita de informaes sobre a posio do rotor.


Existem diversas tcnicas de sensoriamento, assim como estratgias sensorless. A figura 4.28
ilustra uma aplicao tpica que usa sensor de posio e realimentao de corrente.

DSE FEEC UNICAMP

2014

4-23

Eletrnica de Potncia Cap. 4

J. A. Pomilio

Figura 4.28 Acionamento de motor brushless. Figura obtida em 8/2/2006 em


http://www.mathworks.com/access/helpdesk/help/toolbox/physmod/powersys/electr33.html

4.4 Motor de relutncia comutada


O motor de relutncia comutada (ou varivel) - utiliza o princpio da atrao magntica
para produzir torque. No existem enrolamentos nem ms permanentes no rotor, o qual
constitudo de chapas de ao com formato adequado para formarem plos magnticos, como
mostra a figura 4.29. O nmero de plos do estator deve ser diferente do rotor, de modo a sempre
haver plos desalinhados.
Quando um dado enrolamento do estator energizado (no caso da figura, o enrolamento
B), o plo do rotor mais prximo ser atrado de forma a minimizar o caminho magntico do
fluxo, ou seja, minimizar a relutncia. No caso da figura, haver um movimento do rotor no
sentido anti-horrio.
A rotao obtida pela energizao seqencial dos enrolamentos do estator. O torque
desenvolvido funo da corrente do estator e das caractersticas ferromagnticas do material.
Normalmente necessrio um sensor de posio para identificar qual e quando um enrolamento
deve ser energizado, como ilustra a figura 4.30. No entanto existem tcnicas mais modernas que
podem prescindir do sensor.
Por seu baixo custo, robustez e tolerncia a falhas, tais motores tem tido crescente
aplicao em aparelhos eletrodomsticos, como refrigeradores, ar-condicionado, mquinas de
lavar, etc.
Algumas propriedades deste motor so:
Robustez, devido ausncia de enrolamentos e contatos com o rotor.
Para uma mesma aplicao, a inrcia menor do que em motores CC convencionais ou
de induo, o que traz benefcios para os mancais, especialmente em aplicaes com
grande quantidade de partidas e paradas.
Para uma mesma potncia, o tamanho menor do que motores CC convencionais.

DSE FEEC UNICAMP

2014

4-24

Eletrnica de Potncia Cap. 4

J. A. Pomilio

Tolerante falha no circuito eletrnico de acionamento, pois possvel manter a rotao


mesmo na ausncia de alimentao de uma ou mais fases (dependendo do projeto do
motor).
Disponibilidade de torque mesmo com o motor parado.
Velocidade mxima limitada apenas pelos mancais.
Elevada eficincia em ampla faixa de torque e velocidade.
Operao em 4 quadrantes.

Figura 4.29 Princpio construtivo e de operao de motor de relutncia comutada.


Imagem obtida em 14/2/2006 em http://emsyl.ece.ua.edu/vasquez/websim.html

Figura 4.30 Circuito completo de acionamento e controle de motor de relutncia produzido pela
NEC. Imagem obtida em 14/2/2006 em:
http://www.eu.necel.com/applications/industrial/motor_control/030_general_motor_control/060_switched_reluctance/
DSE FEEC UNICAMP

2014

4-25

Eletrnica de Potncia Cap. 4

J. A. Pomilio

4.5 Referncias Bibliogrficas


Dewan, S. B.; Slemon, G. R. e Straughen, A.: Power Semiconductor Drives, John Wiley &
Sons, New York, USA, 1984.
N. Mohan, T. M. Undeland e W. P. Robbins: Power Electronics, Converters, Applications ans
Design, 2nd Edition, John Willey & Sons, USA, 1994
Barton, T. H.: The Transfer Characteristics of a Chopper Drive. IEEE Trans. On Industry
Applications, vol. IA-16, no. 4, Jul/Aug 1980, pp. 489-495
Schonek, J. : Pulsador Reversvel para a Alimentao de uma Mquina de Corrente Contnua
nos Quatro Quadrantes do Plano Torque velocidade. Anais do II Congresso Brasileiro de
Automtica, Florianpolis, SC, 1978.
Pomilio, J. A.: Frenagem Regenerativa de Mquina CC Acionada por Recortador: Maximizao
da Energia Regenerada. Dissertao de Mestrado, FEC - UNICAMP, 1986.

DSE FEEC UNICAMP

2014

4-26

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

5. TOPOLOGIAS BSICAS DE FONTES CHAVEADAS


Apresentam-se a seguir as estruturas circuitais bsicas que realizam a funo de, a partir
de uma fonte de tenso fixa na entrada, fornecer uma tenso de valor diferente e, eventualmente
varivel na sada. Neste caso, diferentemente do que se viu para os conversores para
acionamento de mquinas de corrente contnua, existe um filtro capacitivo na sada, de modo a
manter, sobre ele, a tenso estabilizada.
5.1

Conversor abaixador de tenso (step-down ou buck): Vo<E

A tenso de entrada (E) recortada pela chave T. Considere-se Vo constante. Assim, a


corrente pela carga (Ro) tem ondulao desprezvel, possuindo apenas um nvel contnuo. A
figura 5.1 mostra a topologia.
Com o transistor conduzindo (diodo cortado), transfere-se energia da fonte para o indutor
(cresce iL) e para o capacitor (quando iL>Vo/R).
Quando T desliga, o diodo conduz, dando continuidade corrente do indutor. A energia
armazenada em L entregue ao capacitor e carga. Enquanto o valor instantneo da corrente
pelo indutor for maior do que a corrente da carga, a diferena carrega o capacitor. Quando a
corrente for menor, o capacitor se descarrega, suprindo a diferena a fim de manter constante a
corrente da carga (j que estamos supondo constante a tenso Vo).

iT

iL

T
iD

vD

Ro
Co

Vo
Io

Figura 5.1 Conversor abaixador de tenso


Se a corrente pelo indutor no vai a zero durante a conduo do diodo, diz-se que o
circuito opera no modo de conduo contnua. Caso contrrio tem-se o modo descontnuo. Via
de regra, prefere-se operar no modo de conduo contnua devido a haver neste caso uma relao
bem determinada entre a largura de pulso e a tenso mdia de sada. A figura 5.2 mostra as
formas de onda tpicas de ambos os modos de operao.
5.1.1 Modo de conduo contnua (MCC)
Este modo de operao definido como aquele em que a corrente pelo diodo no vai a
zero antes que o transistor seja religado. Em alguns conversores isto coincide com o fato da
corrente pelo indutor no se anular, em outros, no.
A obteno da relao entrada/sada pode ser feita a partir do comportamento do
elemento que transfere energia da entrada para a sada. Sabe-se que a tenso mdia sobre uma
indutncia, em regime, nula, como mostrado na figura 5.3.

DSE FEEC UNICAMP

2014

5-1

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

Conduo contnua

Conduo descontnua
t

tT

Io

Io

t2

tx

Iomax

Io

iD

E
Vo

vD

Vo

0
Figura 5.2 Formas de onda tpicas nos modos de conduo contnua e descontnua

vL
V1
A1

t1
A2
V2

Figura 5.3 Tenso sobre uma indutncia em regime.

A1 = A 2
V1 t 1 = V2 ( t 1)

(5.1)

No caso do conversor abaixador, quanto T conduz, vL=E-Vo, e quando D conduz, vL=Vo


(E Vo) t T = Vo ( t T )
(5.2)

Vo t T
=

5.1.2 Modo de conduo descontnua (MCD)


A modelagem que se segue pressupe um comportamento de corrente constante na sada.
Caso a hiptese seja de resistncia constante ou de potncia constante, as equaes
resultantes so diversas daquelas ora apresentadas. Isto vlido tambm para os demais
conversores apresentados na seqncia.
DSE FEEC UNICAMP

2014

5-2

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

A corrente do indutor ser descontnua quando seu valor mdio for inferior metade de
seu valor de pico (Io<Io/2). A condio limite dada por:
I o ( E Vo) t T ( E Vo)
=
=
2
2L
2L

Io =

(5.3)

Com a corrente sendo nula durante o intervalo tx, tem-se:

(E Vo) t T = Vo ( t T t x )

(5.4)

Vo

=
t
E
1 x

(5.5)

Escrevendo em termos de variveis conhecidas, tem-se:


Ii =

I o max
2

I o max =

(corrente mdia de entrada)

( E Vo) t T
L

(5.6)

(5.7)

Como a potncia de entrada suposta igual potncia de sada, chega-se a:


Vo Ii I o max ( E Vo) 2
=
=
=
E
Io
2 Io
2 Io L
2 L Ii
Vo
= 1
E
E 2
Vo =

(5.8)

E
2 L Io
1+
E 2

(5.9)

Vamos definir o parmetro K, que se relaciona com a descontinuidade como sendo:

K=

L Io
E

(5.10)

A relao sada/entrada pode ser rescrita como:

Vo
2
= 2
E
+2K

(5.11)

O ciclo de trabalho crtico, no qual h a passagem do modo de conduo contnua para a


descontnua dado por:
DSE FEEC UNICAMP

2014

5-3

Eletrnica de Potncia - Cap. 5

crit =

J. A. Pomilio

1 1 8 K
2

(5.12)

A figura 5.4 mostra a caracterstica esttica do conversor para diferentes valores de K. Na


figura 5.5 tem-se a variao da tenso de sada com a corrente de carga. Note-se que a conduo
descontnua tende a ocorrer para pequenos valores de Io, levando exigncia da garantia de um
consumo mnimo. Existe um limite para Io acima do qual a conduo sempre contnua e a
tenso de sada no alterada pela corrente.
1

Cond. descontnua

0.75

K=.01

Vo/E

K=.1

K=.05

0.5

0.25

Cond. contnua
0
0

0.2

0.4

0.6

0.8

Figura 5.4 Caracterstica de controle do conversor abaixador de tenso nos modos de conduo
contnua e descontnua.
1

Cond. contnua

0.8

=0,8
=0,6

0.6

Vo/E

Cond. descontnua

0.4

=0,4
=0,2

0.2
0
0

Io

E.
8L

Figura 5.5 Caracterstica de sada do conversor abaixador de tenso nos modos de conduo
contnua e descontnua.

5.1.3 Dimensionamento de L e de C
Da condio limite entre o modo de conduo contnua e descontnua, tem-se:

I omin =

( E Vo)
2L

(5.14)

Caso se deseje operar sempre no modo de conduo contnua deve-se ter:


L min =

E (1 )
2 Io(min)

(5.15)

Quanto ao capacitor de sada, ele pode ser definido a partir da variao da tenso
admitida, lembrando-se que enquanto a corrente pelo indutor for maior que Io (corrente na carga,
DSE FEEC UNICAMP

2014

5-4

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

suposta constante) o capacitor se carrega e, quando for menor, o capacitor se descarrega, levando
a uma variao de tenso Vo.

Q =

1 Io Io

=
2 2 2
8

(5.16)

A variao da corrente :

Io =

(E Vo) t T E (1 )
=
L
L

(5.17)

Substituindo (5.17) em (5.16) tem-se:

Vo =

Q 2 E (1 )
=
Co
8 L Co

(5.18)

Logo,

Co =

Vo (1 ) 2
8 L Vo

(5.19)

Muitas vezes o limitante para a ondulao da tenso no a capacitncia, mas sim a


resistncia srie equivalente (Rse) do capacitor. Tal resistncia produz uma queda de tenso que
se soma queda na capacitncia, podendo ser dominante. A reduo de Rse feita pela colocao
em paralelo de vrios capacitores.

5.2 Conversor elevador de tenso (step-up ou boost): Vo>E


Quando T ligado, a tenso E aplicada ao indutor. O diodo fica reversamente
polarizado (pois Vo>E). Acumula-se energia em L, a qual ser enviada ao capacitor e carga
quando T desligar. A figura 5.6 mostra esta topologia. A corrente de sada, iD, sempre
descontnua, enquanto iL (corrente de entrada) pode ser contnua ou descontnua.
Tambm neste caso tem-se a operao no modo de conduo contnua ou descontnua.
As formas de onda so mostradas na figura 5.7.

5.2.1 Modo de conduo contnua


Quando T conduz: vL=E (durante tT)
Quando D conduz: vL=-(Vo-E) (durante -tT)

Ii =

E t T (Vo E)( t T )
=
L
L

(5.20)

Vo =

E
1

(5.21)

Embora para 1, Vo , na prtica os elementos parasitas e no ideais do circuito


(como as resistncias do indutor e da fonte) impedem o crescimento da tenso acima de um certo
DSE FEEC UNICAMP

2014

5-5

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

limite, no qual as perdas nestes elementos resistivos se tornam maiores do que a energia
transferida pelo indutor para a sada.
vL

Io

iD D

iL

iT

vT

+
Ro

Co

Vo

Figura 5.6 Conversor elevador de tenso

Conduo contnua

Conduo descontnua

tT

Ii

tT

t2 tx

iL

Ii

Io i D

Io

iT
Vo

vT

E
0

Vo
E

Figura 5.7 Formas de onda tpicas de conversor elevador de tenso.

Nota-se que a corrente de entrada a prpria corrente pelo indutor e que a corrente mdia
pelo diodo a corrente da carga (j que a corrente mdia pelo capacitor nula).

5.2.2 Modo de conduo descontnua


Quando T conduz: vL = E, (durante tT)
Quando D conduz: vL = -(Vo-E), durante (-tT-tx)
Vo = E

1 tx

(5.22)

1 tx

Escrevendo em termos de variveis conhecidas, tem-se:


DSE FEEC UNICAMP

2014

5-6

Eletrnica de Potncia - Cap. 5

Vo = E +

J. A. Pomilio

E2 2
2 L Io

(5.23)

A relao sada/entrada pode ser rescrita como:


Vo
2
= 1+
E
2K

(5.24)

O ciclo de trabalho crtico, no qual h a passagem do modo de conduo contnua para a


descontnua dado por:
crit =

1 1 8 K
2

(5.25)

A figura 5.8 mostra a caracterstica esttica do conversor para diferentes valores de K. Na


figura 5.9 tem-se a variao da tenso de sada com a corrente de carga. Note-se que a conduo
descontnua tende a ocorrer para pequenos valores de Io, levando exigncia da garantia de um
consumo mnimo. Existe um limite para Io acima do qual a conduo sempre contnua e a
tenso de sada no alterada pela corrente.
50

K=.01
40

Vo/E

30

cond. descontnua

K=.02

20

K=.05

10
0

0.2

0.4

0.6

0.8

Figura 5.8 Caracterstica esttica do conversor elevador de tenso nos modos de conduo
contnua e descontnua, para diferentes valores de K.
10

cond. contnua

Vo/E
4

=.8

cond.
descontnua

=.6
=.4
=.2

0.04

0.08

Io

0.12

0.16

0.2

E.
8.L

Figura 5.9 Caracterstica de sada do conversor elevador de tenso.


DSE FEEC UNICAMP

2014

5-7

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

5.2.3 Dimensionamento de L e de C
O limiar para a conduo descontnua dado por:

Ii =

Ii E t T Vo (1 )
=
=
2
2L
2L

(5.26)

Io =

Ii ( t T ) E (1 )
=
2
2L

(5.27)

L min =

E (1 )
2 Io(min)

(5.28)

iD

Io

Para o clculo do capacitor deve-se considerar


a forma de onda da corrente de sada. Admitindo-se a
hiptese que o valor mnimo instantneo atingido por
esta corrente maior que a corrente mdia de sada,
Io, o capacitor se carrega durante a conduo do diodo
e fornece toda a corrente de sada durante a conduo
do transistor.

Co =

Io(max)
Vo

(5.29)

5.3 Conversor abaixador-elevador (buck-boost)


Neste conversor, a tenso de sada tem polaridade oposta da tenso de entrada. A figura
5.10 mostra o circuito.
Quando T ligado, transfere-se energia da fonte para o indutor. O diodo no conduz e o
capacitor alimenta a carga. Quando T desliga, a continuidade da corrente do indutor se faz pela
conduo do diodo. A energia armazenada em L entregue ao capacitor e carga. Tanto a
corrente de entrada quanto a de sada so descontnuas. A figura 5.11. mostra as formas de onda
nos modos de conduo contnua e descontnua (no indutor).

vT
iT

iD

vL

Vo

Ro

Co

iL

Io

Figura 5.10 Conversor abaixador-elevador de tenso

5.3.1 Modo de conduo contnua


Quando T conduz: vL=E, (durante tT)
DSE FEEC UNICAMP

2014

5-8

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

Quando D conduz: vL=-Vo, (durante -tT)

E t T Vo ( t T )
=
L
L
Vo =

(5.30)

E
1

(5.31)

Conduo contnua

Conduo descontnua

tT

tT

t2 tx

iL

Io i D

Io

iT
E+Vo
vT

E+Vo

(a)

(b)

Figura 5.11 Formas de onda do conversor abaixador-elevador de tenso operando em conduo


contnua (a) e descontnua (b).

5.3.2 Modo de conduo descontnua


Quando T conduz: vL = E, (durante tT)
Quando D conduz: vL = -Vo, durante (-tT-tx)
Vo =

E
1 tx

(5.32)

A corrente mxima de entrada, que a corrente pelo transistor, ocorre ao final do intervalo de
conduo do transistor:

Ii max =

E tT
L

(5.33)

Seu valor mdio :

Ii =

Ii max t T
2

DSE FEEC UNICAMP

(5.34)

2014

5-9

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

Do balano de potncia tem-se:

Ii =

Io Vo
E

(5.35)

O que permite escrever:

Vo =

E2 2
2 L Io

(5.36)

Uma interessante caracterstica do conversor abaixador-elevador quando operando no


modo de conduo descontnua que ele funciona como uma fonte de potncia constante.

Po =

E2 2
2L

(5.37)

A relao sada/entrada pode ser rescrita como:


Vo
2
=
E
2K

(5.38)

O ciclo de trabalho crtico, no qual h a passagem do modo de conduo contnua para a


descontnua dado por:
crit =

1 1 8 K
2

(5.39)

A figura 5.12 mostra a caracterstica esttica do conversor para diferentes valores de K.


50

K=.01

40

cond. descontnua
30

Vo/E
20

K=.02

10

K=.05

0.2

0.4

0.6

0.8

Figura 5.12 Caracterstica esttica do conversor abaixador-elevador de tenso nos modos de


conduo contnua e descontnua, para diferentes valores de K.
Na figura 5.13 tem-se a variao da tenso de sada com a corrente de carga. Note-se que
a conduo descontnua tende a ocorrer para pequenos valores de Io, levando exigncia da

DSE FEEC UNICAMP

2014

5-10

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

garantia de um consumo mnimo. Existe um limite para Io acima do qual a conduo sempre
contnua e a tenso de sada no alterada pela corrente.
10

cond. contnua

Vo/E

=.8

cond.
descontnua
0

0.04

=.6
=.4
=.2
0.08

Io

0.12

0.16

0.2

E.
8.L

Figura 5.13 Caracterstica de sada do conversor abaixador-elevador de tenso.

5.3.3 Clculo de L e de C
O limiar entre as situaes de conduo contnua e descontnua dado por:
I L ( t T ) Vo ( t T ) (1 ) Vo (1 ) 2
Io =
=
=
2
2L
2L

L min =

E (1 )
2 Io(min)

(5.40)

(5.41)

Quanto ao capacitor, como a forma de onda da corrente de sada a mesma do conversor


elevador de tenso, o clculo segue a mesma expresso.

Co =

Io(max)
Vo

(5.42)

5.4 Conversor uk
Diferentemente dos conversores anteriores, no conversor uk, cuja topologia mostrada
na figura 5.14, a transferncia de energia da fonte para a carga feita por meio de um capacitor.
Como vantagem, existe o fato de que tanto a corrente de entrada quanto a de sada
poderem ser contnuas, devido presena dos indutores. Alm disso, ambos indutores esto
sujeitos ao mesmo valor instantneo de tenso, de modo que possvel constru-los num mesmo
ncleo. Este eventual acoplamento magntico permite, com projeto adequado, eliminar a
ondulao de corrente em um dos enrolamentos. Os interruptores devem suportar a soma das
tenses de entrada e sada.
A tenso de sada apresenta-se com polaridade invertida em relao tenso de entrada.

DSE FEEC UNICAMP

2014

5-11

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

VC1
+

I L1
L1

I L2
L2

C1

Ro
Co

Vo
+

Figura 5.14 Conversor uk


Em regime, como as tenses mdias sobre os indutores so nulas, tem-se: VC1=E+Vo.
Com o transistor desligado, iL1 e iL2 fluem pelo diodo. C1 se carrega, recebendo energia
de L1. A energia armazenada em L2 enviada sada.
Quando o transistor ligado, D desliga e iL1 e iL2 fluem por T. Como VC1>Vo, C1 se
descarrega, transferindo energia para L2 e para a sada. L1 acumula energia retirada da fonte.
A figura 5.15 mostra as formas de onda de corrente nos modos de conduo contnua e
descontnua. Note-se que no modo descontnuo a corrente pelos indutores no se anula, mas sim
ocorre uma inverso em uma das correntes, que ir se igualar outra. Na verdade, a
descontinuidade caracterizada pelo anulamento da corrente pelo diodo, fato que ocorre tambm
nas outras topologias j estudadas.
i

Conduo contnua

Conduo descontnua
i L1

L1

I1
Ix
i

i L2

L2

I2

-Ix

C1

V1

t2

tx

Figura 5.15. Formas de onda do conversor uk em conduo contnua e descontnua


Assumindo que iL1 e iL2 so constantes, e como a corrente mdia por um capacitor nula
(em regime), tem-se:

I L2 t T = I L1 ( t T )
DSE FEEC UNICAMP

(5.43)

2014

5-12

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

I L1 E = I L2 Vo

(5.44)

E
1

(5.45)

Vo =

Uma vez que a caracterstica esttica do conversor uk idntica ao do conversor


abaixador-elevador de tenso, as mesmas curvas caractersticas apresentadas anteriormente so
vlidas tambm para esta topologia. A diferena que a indutncia utilizada nas equaes deve
L L
ser substituda por Le, onde L e = 1 2 .
L1 + L 2

5.4.1 Dimensionamento de C1
C1 deve ser tal que no se descarregue totalmente durante a conduo de T.
Considerando iL1 e iL2 constantes, a variao da tenso linear. A figura 5.16 mostra a tenso no
capacitor numa situao crtica.
v

C1

2VC1
V C1
t

Figura 5.16. Tenso no capacitor intermedirio numa situao crtica.

VC1 = E + Vo

(5.46)

Na condio limite:

Io = I L2 = C1
C1 min =

2 (E + Vo)
tT

(5.47)

Io(max) (1 )
2E

(5.48)

5.4.2 Dimensionamento de L1
Considerando C1 grande o suficiente para que sua variao de tenso seja desprezvel, L1
deve ser tal que no permita que iL1 se anule. A figura 5.17 mostra a corrente por L1 numa
situao crtica.

E=

L1 I L1max
tT

DSE FEEC UNICAMP

(5.49)

2014

5-13

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

E+Vo
+

L1

L1

L1max

Figura 5.17 Corrente por L1 em situao crtica.

Ii = I L1 =

I L1 max
2

(5.50)

Quando T conduz:

L1 =

E tT
2 Ii

L1min =

(5.51)

E (1 )
2 Io(min)

(5.52)

5.4.3 Clculo de L2
Analogamente anlise anterior, obtm-se para L2:
L 2 min =

E
2 Io(min)

(5.53)

5.4.4 Clculo de Co (capacitor de sada)


Como a corrente de sada contnua, o dimensionamento de C idntico ao realizado
para o conversor abaixador de tenso.

Co =

E 2
8 L 2 Vo

(5.54)

5.5 Conversor SEPIC


O conversor SEPIC (Single Ended Primary Inductance Converter) mostrado na figura
5.18.
Possui uma caracterstica de transferncia do tipo abaixadora-elevadora de tenso.
Diferentemente do conversor uk, a corrente de sada pulsada e no existe inverso na
polaridade da tenso de sada. Como no conversor uk, os interruptores ficam sujeitos a uma
tenso que a soma das tenses de entrada e de sada e a transferncia de energia da entrada para
a sada se faz via capacitor. Sua principal vantagem no circuito isolado quando a indutncia L2
pode ser a prpria indutncia de magnetizao do transformador.

DSE FEEC UNICAMP

2014

5-14

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

L1

C1

Vo
E

Co

L2

Ro

Figura 5.18 Topologia do conversor SEPIC.


O funcionamento no modo descontnuo tambm igual ao do conversor uk, ou seja, a
corrente pelo diodo de sada se anula, de modo que as correntes pelas indutncias se tornam
iguais.

5.6 Conversor Zeta


O conversor Zeta, cuja topologia est mostrada na figura 5.19, tambm possui uma
caracterstica abaixadora-elevadora de tenso. Na verdade, a diferena entre este conversor, o
uk e o SEPIC apenas a posio relativa dos componentes.
Aqui a corrente de entrada descontnua e a de sada continua. A transferncia de
energia se faz via capacitor. A indutncia L1 pode ser a prpria indutncia de magnetizao na
verso isolada. A operao no modo descontnuo tambm se caracteriza pela inverso do sentido
da corrente por uma das indutncias. A posio do interruptor permite uma natural proteo
contra sobrecorrentes.

T
E

L1

Ro

L2

C1
D

Co

Vo

Figura 5.19 Topologia do conversor Zeta.

5.7 Conversores com isolao


Em muitas aplicaes necessrio que a sada esteja eletricamente isolada da entrada,
fazendo-se uso de transformadores. Em alguns casos o uso desta isolao implica na alterao do
circuito para permitir um adequado funcionamento do transformador, ou seja, para evitar a
saturao do ncleo magntico. Relembre-se que no possvel interromper o fluxo magntico
produzido pela fora magneto-motriz aplicada aos enrolamentos.

5.7.1 Conversor uk isolado


Neste circuito a isolao se faz pela introduo de um transformador no circuito.
Utilizam-se 2 capacitores para a transferncia da energia da entrada para a sada. A figura 5.20
mostra o circuito.
DSE FEEC UNICAMP

2014

5-15

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

N1
L1
E

N2

C1
T

L2

C2

V1

V2

Co

Vo

Figura 5.20. Conversor uk com isolao


A tenso de sada, no modo contnuo de conduo, dada por:
Vo =

N2 E

N1 (1 )

(5.55)

O balano de carga deve se verificar para C1 e C2. Com N1=N2, C1=C2, tendo o dobro
do valor obtido pelo mtodo de clculo indicado anteriormente no circuito sem isolao. Para
outras relaes de transformao deve-se obedecer a N1.C1=N2.C2, ou V1.C1=V2.C2.
Note que quando T conduz a tenso em N1 VC1=E (em N2 tem-se VC1.N2/N1). Quando
D conduz, a tenso em N2 VC2=Vo (em N1 tem-se VC2.N1/N2). A corrente pelos enrolamentos
no possui nvel contnuo e o dispositivo comporta-se, efetivamente, como um transformador.

5.7.2 Conversores SEPIC e Zeta isolados


Apesar das diversas semelhanas entre os conversores uk, SEPIC e Zeta, na verso
isolada tem-se uma mudana significativa quanto ao projeto do transformador. Note que no
SEPIC a corrente mdia pelo secundrio no nula, pois a prpria corrente mdia da carga.
Ou seja, o dispositivo magntico no se comporta efetivamente como uma transformador. Isto
significa que ele deve possuir um entreferro a fim de no saturar. Isto aumenta o seu volume em
relao ao transformador de um conversor Cuk para a mesma potncia. O mesmo ocorre com o
conversor Zeta, no qual a corrente contnua existe no primrio. Entretanto, como j foi dito, estes
elementos magnticos podem ser construdos de modo que as indutncias Lp seja as prprias
indutncias L2 (SEPIC) ou L1 (Zeta), de modo que existam apenas dois elementos magnticos
no conversor, enquanto no `Cuk sero trs.

L1

C1
Lp

Ls

Co

Vo E
Ro

T
Lp

Ls

Ro
+

L2

C1
D

Co

Vo

(a)
(b)
Figura 21 Conversores SEPIC (a) e Zeta (b) isolados.

5.7.3 Conversor fly-back (derivado do abaixador-elevador)


Assim como no conversor Zeta, o elemento magntico comporta-se como um indutor
bifilar e no como um transformador. Quando T conduz, armazena-se energia na indutncia do
"primrio" (no campo magntico) e o diodo fica reversamente polarizado. Quando T desliga,
para manter a continuidade do fluxo, o diodo entra em conduo, e a energia acumulada no
campo magntico enviada sada. A figura 5.22 mostra o circuito.
DSE FEEC UNICAMP

2014

5-16

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

Note-se que as correntes mdias nos enrolamentos no so nulas, levando necessidade


de colocao de entreferro no "transformador".
A tenso de sada, no modo contnuo de conduo, dada por:
Vo =

N2 E

N1 (1 )

(5.56)
D

Co

L1

N1

Vo

N2

Figura 5.22 Conversor fly-back

5.7.4 Conversor forward (derivado do abaixador de tenso)


Quando T conduz, aplica-se E em N1. D1 fica diretamente polarizado e cresce a corrente
por L. Quando T desliga, a corrente do indutor de sada tem continuidade via D3. Quanto ao
transformador, necessrio um caminho que permita a circulao de uma corrente que d
continuidade ao fluxo magntico, de modo a absorver a energia acumulada no campo, relativa
indutncia de magnetizao. Isto se d pela conduo de D2. Durante este intervalo (conduo
de D2) aplica-se uma tenso negativa em N2, que se reflete em N3, e ocorre um retorno de
energia para a fonte. A figura 5.23 mostra o circuito.

D2

D1

L
+

D3

Co

Vo

N1 N2 N3
Figura 5.23 Conversor forward
Para garantir a desmagnetizao do ncleo a cada ciclo o conversor opera sempre no
modo descontnuo.
Existe um mximo ciclo de trabalho que garante a desmagnetizao do transformador
(tenso mdia nula), o qual depende da relao de espiras existente. A figura 5.24 mostra o
circuito equivalente no intervalo de desmagnetizao.
A tenso total nos enrolamentos N1 e N2, chamada de Vp, :
Va =

E( N1 + N 2)
N1

DSE FEEC UNICAMP

Vb =

E( N1 + N 2)
N2

2014

(5.57)

5-17

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

T
E

N1

.
.

Vp
Va
A1
Vp
A2

N2

tT

Vb

A1=A2

Figura 5.24 Forma de onda no enrolamento de primrio.


Outra possibilidade, que prescinde do enrolamento de desmagnetizao, a introduo
de um diodo zener no secundrio, pelo qual circula a corrente no momento do desligamento de
T. Esta soluo, mostrada na figura 5.25, no entanto, provoca uma perda de energia sobre o
zener, alm de limitar o ciclo de trabalho em funo da tenso.

..
E

Figura 5.25 Conversor forward com desmagnetizao por diodo zener.

5.7.5 Conversor push-pull


O conversor push-pull , na verdade, um arranjo de 2 conversores forward,
trabalhando em contra-fase, conforme mostrado na figura 5.26.
Quando T1 conduz (considerando as polaridades dos enrolamentos), nos secundrios
aparecem tenses como as indicadas na figura 5.27. Neste intervalo D1 no conduz e D2 conduz,
mantendo nulo o fluxo no transformador (desconsiderando a magnetizao).
Note que no intervalo entre as condues dos transistores, os diodos D1 e D2 conduzem
simultaneamente (no instante em que T1 desligado, o fluxo nulo garantido pela conduo de
ambos os diodos, cada um conduzindo metade da corrente), atuando como diodos de livrecirculao e curto-circuitando o secundrio do transformador.
A tenso de sada dada por:

Vo =

2E
n

(5.58)

O ciclo de trabalho deve ser menor que 0,5 de modo a evitar a conduo simultnea dos
transistores. n a relao de espiras do transformador.
Os transistores devem suportar uma tenso com o dobro do valor da tenso de entrada.
Outro problema deste circuito refere-se possibilidade de saturao do transformador caso a
conduo dos transistores no seja idntica (o que garante uma tenso mdia nula aplicada ao
primrio). A figura 5.27 mostra algumas formas de onda do conversor.

DSE FEEC UNICAMP

2014

5-18

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

Vce1
I c1

I D1

..
.. ..

D1

n:1

T1
V1=E

.
E

T2

io
Co

E/n

+
Ro

Vo

.
E/n

I c2

I D2 D2

Figura 5.26 Conversor push-pull.


T1/D2

V1

D1/D2 T2/D1 D1/D2

+E

Ic1

-E

I D1

2E

Vce1

E
io

Io

Figura 5.27 Formas de onda do conversor push-pull.

5.7.5.1 Conversor em meia-ponte


Uma alterao no circuito que permite contornar ambos inconvenientes do conversor
push-pull leva ao conversor com topologia em 1/2 ponte, mostrado na figura 5.28. Neste caso
cria-se um ponto mdio na alimentao, por meio de um divisor capacitivo, o que faz com que os
transistores tenham que suportar 50% da tenso do caso anterior, embora a corrente seja o dobro.
O uso de um capacitor de desacoplamento garante uma tenso mdia nula no primrio do
transformador. Este capacitor deve ser escolhido de modo a evitar ressonncia com o indutor de
sada e, ainda, para que sobre ele no recaia uma tenso maior que um pequeno percentual da
tenso de alimentao (durante a conduo de cada transistor).

DSE FEEC UNICAMP

2014

5-19

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

E/2
T1

.
E/2

T2

.
..
.
.

.
.
..

Co

Vo

Figura 5.28 Conversor em meia-ponte

5.7.5.2 Conversor em ponte completa


Pode-se obter o mesmo desempenho do conversor em 1/2 ponte, sem o problema da
maior corrente pelo transistor, com o conversor em ponte completa. O preo o uso de 4
transistores, como mostrado na figura 5.29.

T1

T3

.
.
.
.
.
.
.

T2

T4

.
..

.
.
..

Co

+
Vo

.
.

Figura 5.29 Conversor em ponte completa.

5.8 Considerao sobre a mxima tenso de sada no conversor elevador de tenso


Pelas funes indicadas anteriormente, tanto para o conversor elevador de tenso quanto
para o abaixador-elevador (e para o uk, SEPIC e Zeta), quando o ciclo de trabalho tende
unidade, a tenso de sada tende a infinito. Nos circuitos reais, no entanto, isto no ocorre, uma
vez que as quedas de tenso presentes nos componentes, especialmente nas chaves, na fonte de
entrada e nos indutores, produzem perdas. Tais perdas, medida que aumenta a corrente,
tornam-se mais elevadas, reduzindo o rendimento do conversor. As curvas de Vo x se alteram
e passam a apresentar um ponto de mximo, o qual depende das perdas do circuito.
DSE FEEC UNICAMP

2014

5-20

Eletrnica de Potncia - Cap. 5

J. A. Pomilio

A figura 5.30 mostra a curva da tenso de sada normalizada em funo da largura do


pulso para o conversor elevador de tenso.
Se considerarmos as perdas relativas ao indutor e fonte de entrada, podemos redesenhar
o circuito como mostrado na figura 5.31.
Para tal circuito, a tenso disponvel para alimentao do conversor se torna (E-Vr),
podendo-se prosseguir a anlise a partir desta nova tenso de entrada. A hiptese que a
ondulao da corrente pelo indutor desprezvel, de modo a se poder supor Vr constante.
O objetivo obter uma nova expresso para Vo, em funo apenas do ciclo de trabalho e
das resistncias de carga e de entrada. O resultado est mostrado na figura 5.32.

40

Vo( d )
20

0.2

0.4

0.6

0.8

Figura 5.30 Caracterstica esttica de conversor elevador de tenso no modo contnuo.

Vr
Ii
RL
E

E-Vr

Io
Co

Ro

+
Vo

Figura 5.31 Conversor elevador de tenso considerando a resistncia do indutor.

Vo =

E Vr
1

(5.59)

Vr = R L Ii

(5.60)

Vo = Ro Io

Io = Ii (1 )
Vr =

(5.61)

R L Io
R L Vo
=
1
(1 ) Ro

DSE FEEC UNICAMP

(5.62)

2014

5-21

Eletrnica de Potncia - Cap. 5

E
Vo =
Vo
=
E

J. A. Pomilio

R L Vo
R L Vo
E
(1 ) Ro
=

1
1 Ro (1 ) 2

(5.63)

1
(1 ) 2 +

(5.64)

RL
Ro

Vo( d )
2

0
0

0.2

0.4

0.6

0.8

Figura 5.32 Caracterstica esttica de conversor elevador de tenso, no modo contnuo,


considerando as perdas devido ao indutor.

5.9 Referncias Bibliogrficas


N. Mohan, T. M. Undeland and W. P. Robbins: Power Electronics: Converters, Applications
and Design. John Wiley & Sons, 2nd Edition, 1994.
G. Chryssis: High Frequency Switching Power Supplies: Theory and design. McGraw-Hill,
New York, 1984.
R. D. Middlebrook and S. uk: Advances in Switched-Mode Power Conversion, TESLAco,
Pasadena, USA, 1981.
E. R. Hnatek: Design of Solid State Power Supplies. Van Nostrand Reinhold, New York, 3rd
Edition, 1989.

DSE FEEC UNICAMP

2014

5-22

Eletrnica de Potncia - Cap. 6

J. A. Pomilio

6. CONVERSORES CC-CA COMO FONTES DE ALIMENTAO COM


FREQUNCIA FIXA
Sero estudados neste captulo os conversores CC-CA que fornecem em suas sadas
tenses com frequncia fixa, para aplicao como fonte de tenso, especialmente em fontes de
alimentao ininterrupta (chamadas de no-break ou UPS - Uninterruptible Power Supplies,
em ingls).
Qualquer sistema no qual o fornecimento da energia eltrica no pode ser interrompido
deve prever uma fonte de emergncia para supri-lo. Quando a potncia instalada muito grande
tem-se, em geral, um sistema de acionamento imediato, alimentado a partir de baterias, e um
sistema motor-gerador que, por necessitar de alguns minutos para estar em condies ideais de
operao, no pode ser usado de imediato. Tal arranjo usado, por exemplo, em centrais
telefnicas, hospitais, etc.
Quando as cargas crticas so distribudas, como no caso de microcomputadores, pode-se
usar UPSs modulares, de acionamento imediato e que sejam capazes de manter a operao do
equipamento por um tempo suficiente. Com isso, operaes que estavam em curso no sero
perdidas.
Alm disso, os sistemas mais modernos devem ter a capacidade de trocar informaes
com os computadores, de forma a otimizar seu funcionamento, mas isto no ser tema deste
curso.
Interessam aqui as topologias empregadas na realizao dos conversores de potncia que,
a partir de uma fonte CC produzem uma sada alternada, seja ela senoidal ou no.
6.1 Requisitos de qualidade na alimentao de equipamentos sensveis
Especialmente para os equipamentos de computao, so estabelecidos limites em termos
da qualidade da energia a ele suprida. No entanto, graas ao de grandes usurios
(especialmente militares), a CBEMA (Computer Business Equipment Manufacturers
Association) adotou as curvas mostradas na figura 6.1. Estas curvas aparecem na norma IEEE
446 como prtica recomendada para sistemas de alimentao de emergncia, em aplicaes
industriais e comerciais. Para equipamentos de tecnologia da informao, foi definido pelos
fabricantes a curva ITIC, tambm mostrada na figura 6.1.
As curvas definem um envelope dentro do qual deve estar o valor da tenso suprida ao
equipamento. Ou seja, quando os limites forem violados, o sistema de alimentao ininterrupta
deve atuar, no sentido de manter a alimentao dentro de valores aceitveis.
Em outras palavras, se a tenso de alimentao estiver dentro dos limites no devem
ocorrer mal-funcionamentos do equipamento alimentado. Violaes dos limites podem, ento,
provocar falhas, que devem ser evitadas.
Via de regra, quem suporta a alimentao do equipamento na ocorrncia de falhas de
curta durao so as capacitncias das fontes de alimentao internas, de modo que,
eventualmente, mesmo violaes mais demoradas do que aquelas indicadas podem ser
suportadas.
Nota-se na figura 6.1 que, em regime, a tenso deve estar limitada a uma sobretenso de
6% e uma subtenso de 13%. Quanto menor a durao da perturbao, maior a alterao
admitida, uma vez que os elementos armazenadores de energia internos ao equipamento devem
ser capazes de absorv-la. Assim, por exemplo, a tenso pode ir a zero por meio ciclo, ou ainda
haver um surto de tenso com 3 vezes o valor nominal (eficaz), desde que com durao inferior a
100 s.

DSE FEEC UNICAMP

2014

6-1

Eletrnica de Potncia - Cap. 6

J. A. Pomilio

Figura 6.1 Envelope de tolerncia de tenso tpico para sistema computacional (adaptado da
norma IEEE 466). Curva CBEMA (acima) e curva ITIC (abaixo).
Outra definio em termos da tenso suprida a Distoro Harmnica Total (THD) que
tem um limite de 5%. Alm disso, para alimentao trifsica, tolera-se um desbalanceamento
entre as fases de 3 a 6%. No que se refere frequncia, tem-se um desvio mximo admissvel de
+0,5 Hz (em torno de 60 Hz), com uma mxima taxa de variao de 1 Hz/s.

DSE FEEC UNICAMP

2014

6-2

Eletrnica de Potncia - Cap. 6

J. A. Pomilio

6.2 Classificao das UPS


So definidas trs configuraes, indicadas, simplificadamente, na figura 6.2:
linha prioritria;
inversor prioritrio;
interativo com a linha.
Todas as estruturas contm um elemento armazenador de energia que , tipicamente, um
banco de baterias.
A configurao de linha prioritria possui um retificador, que fornece a carga para as
baterias, um inversor (conversor CC-CA) e uma chave que transfere automaticamente a
alimentao da carga da linha para o inversor, em caso de falha. Quando o inversor for
conectado carga deve faz-lo de modo a que sua tenso tenha a mesma amplitude e fase da
tenso esperada na linha. Como o inversor no realiza nenhuma funo de regulao da tenso
enquanto a alimentao provier da linha, alguns equipamentos podem possuir um estabilizador
de tenso a jusante da chave. A deteco da falha e a transferncia da alimentao podem ser
feitas em menos de 1/4 de ciclo, o que garante a alimentao do equipamento crtico. Uma vez
que este sistema no apresenta uma efetiva isolao e proteo da carga contra distrbios na
linha e dado que ele altera seu funcionamento exatamente quando ocorre uma falha, tal estrutura
utilizada principalmente para sistemas de baixos custo e potncia, quando a operao no
altamente crtica. Esta estrutura conhecida como off-line.
A configurao com inversor preferencial padro para equipamentos crticos, uma vez
que a carga alimentada por uma tenso controlada e estabilizada pelo inversor, estando isolada
(no necessariamente galvanicamente) da rede. Neste caso a alimentao provm sempre do
inversor, cuja alimentao CC vir da rede (atravs do retificador) ou da bateria, em caso de
falha. O conversor no altera sua operao na ocorrncia da falha e no existe nenhuma
descontinuidade na tenso suprida. Como o retificador deve suprir a carga, e no apenas
recarregar as baterias (como no caso anterior), ele dimensionado para a potncia do
equipamento alimentado. A presena da chave (by-pass) para, em caso de falha da UPS, passar
a alimentao rede em menos de 1/4 de ciclo. O inversor pode possuir ainda uma limitao
automtica de corrente contra sobrecargas. Esta estrutura conhecida como on-line.
A configurao interativa com a linha possui apenas um conversor CC-CA. Este sistema
possui a vantagem (sobre a configurao linha preferencial) de permitir um condicionamento da
tenso aplicada carga. Normalmente o fluxo de potncia vai, atravs do indutor L, da rede para
a carga, e o conversor mantm as baterias carregadas. Em caso de falha, a chave se abre e o
inversor passa a alimentar o equipamento crtico. Quando existe tenso na linha, o inversor
produz uma tenso no ponto A com a mesma frequncia da linha, mas com amplitude
controlada. Se as tenses nos pontos A e B forem idnticas em frequncia, fase e amplitude no
haver corrente pelo indutor e toda energia da carga ser fornecida pelo inversor. Alterando-se a
fase da tenso no ponto A pode-se controlar o fluxo de corrente por L. Assim, controlando a fase
da tenso em A pode-se fazer com que provenha da linha toda a energia ativa necessria para
alimentar a carga, ficando a cargo do inversor fornecer a energia no ativa (reativos e
harmnicos). Neste caso, como o inversor no fornece potncia ativa, a condio de carga das
baterias no se altera. Adicionalmente, tem-se que a corrente absorvida da linha senoidal e em
fase com sua tenso, ou seja, o UPS opera como um compensador de fator de potncia,
independente da carga. Esta anlise supe uma carga com alta impedncia de entrada, o que no
verdade em situao muito usual em que a carga tem um comportamento de fonte de tenso
(retificador com filtro capacitivo).

DSE FEEC UNICAMP

2014

6-3

Eletrnica de Potncia - Cap. 6

J. A. Pomilio

Retificador

Inversor
Equipamento

Linha
Chave esttica
("by-pass")
Bateria

(a) Linha Prioritria

Retificador

Inversor
Equipamento

Linha
Chave esttica
("by-pass")
Bateria

(b) Inversor Prioritrio


Linha

Equipamento

L
Inversor
Carregador

Bateria

(c) Interativo com a linha


Figura 6.2 Configuraes de UPS.
O fato de no fazer uso de dupla converso, ou seja, o retificador no est inserido na
alimentao da carga, faz com que o rendimento do conjunto seja superior ao da estrutura
Inversor prioritrio, de modo a ser aplicvel em potncias mais elevadas.
6.3 Outras Caractersticas de UPS
6.3.1 Forma de onda da sada
A obteno de uma onda senoidal (em um conversor CC-CA) mais complexa do que
uma tenso de forma quadrada. Por este motivo, as UPS de baixa potncia e para cargas no
altamente crticas, podem fornecer uma tenso quadrada em sua sada e utilizam uma
configurao do tipo Linha preferencial. Como, normalmente, alimentam pequenos
computadores de uso pessoal, os quais tem um estgio de entrada com um retificador a diodos e
filtro capacitivo, o parmetro principal que a tenso possua o mesmo valor de pico da tenso
normal (rede). Comparativamente a uma onda senoidal, tal tenso apresentar um maior valor
DSE FEEC UNICAMP

2014

6-4

Eletrnica de Potncia - Cap. 6

J. A. Pomilio

eficaz, mas que no traz maiores conseqncias. Dado o espectro da onda produzida, haver um
maior aquecimento em transformadores e indutores eventualmente presentes, mas que, dado o
curto prazo de atuao da UPS, em geral no causam maiores problemas.
Em sistemas de maior porte e criticidade so usados inversores com sada senoidal.
6.3.2 Isolao eltrica
A isolao eltrica entre entrada e sada necessria quando, por motivo de segurana ou
de norma, deve-se aterrar um dos terminais da sada.
Dois tipos de isolao podem ser utilizados: em baixa ou em alta frequncia. Como se
sabe, quanto maior a frequncia de operao, menores as dimenses do transformador, o que
tende a reduzir custo, volume e peso. No entanto, isolao em alta frequncia possvel apenas
em alguns pontos e para algumas topologias dos conversores CA-CC e CC-CA. J a isolao em
baixa frequncia pode ser colocada na entrada (rede) ou na sada da UPS.
6.3.3 Paralelismo
Conectar em paralelo duas ou mais UPSs necessrio quando se deseja ampliar a
potncia instalada ou aumentar a confiabilidade do sistema.
No primeiro caso, o fator determinante o econmico, quando mais barato utilizar uma
UPS adicional para alimentar um acrscimo de carga do que trocar todo o sistema j existente.
No outro caso, para cargas muito crticas, a redundncia torna-se necessria.
As questes a serem consideradas so diversas:
deve-se garantir que as tenses de sada sejam idnticas e que as correntes sejam igualmente
distribudas;
em caso de falha de qualquer uma das UPS, as demais devem ser capazes de manter o
equipamento crtico em operao;
para manter a identidade das tenses, uma das UPS deve produzir a referncia para as demais;
em caso de falha, uma outra deve assumir tal funo.
6.4 Componentes de uma UPS esttica
6.4.1 Retificador
O retificador, alm de produzir a tenso CC que alimenta o inversor tem tambm como
funo manter as baterias carregadas.
As baterias sero adequadamente carregadas desde que a tenso de sada do retificador
seja um pouco superior tenso nominal das baterias, de modo a suprir as perdas devidas s
quedas resistivas presentes. Tenses menores no permitiro um processo adequado de recarga,
enquanto tenses muito elevadas podem produzir correntes excessivas, levando eletrlise.
Caso as baterias estejam muito descarregadas, possvel que o retificador tenha seu
limite de corrente atingido. Em tal caso, a recarga feita a corrente constante, at que a tenso
suba a nveis adequados.
Considerando adicionalmente a possibilidade de variao da tenso da linha, pode-se
concluir que o retificador deve ser do tipo controlado. A soluo mais simples e barata usar um
retificador a tiristores, com controle da tenso de sada atravs da variao do ngulo de disparo,
como mostrado na figura 6.3.

DSE FEEC UNICAMP

2014

6-5

Eletrnica de Potncia - Cap. 6

J. A. Pomilio

Lf

300V
Vr
200V

Cf

Vr

Vo
100V

0V
Baterias

0s

5ms

10ms

15ms

20ms

Figura 6.3 Retificador controlado a tiristores com forma de onda de tenso tpica de sada.
Para sistemas de maior potncia, comum utilizar retificadores de 12 ou mesmo 24
pulsos, a fim de minimizar o contedo harmnico da corrente absorvida da linha. Tal
implementao, no entanto, exige a presena de um transformador na entrada do retificador.
A utilizao de uma ponte de diodos tem o inconveniente de no permitir ajustar o valor
da tenso de sada. Isto poderia ser feito, por exemplo, adicionando um conversor CC-CC,
operando em alta frequncia. A figura 6.4 mostra diferentes possibilidades de implementao.
No primeiro caso o recortador estabiliza tambm a tenso fornecida ao inversor, devendo, assim,
suportar toda a potncia da carga. No segundo caso ele controla apenas a recarga das baterias,
sendo, portanto, de muito menor potncia. O inversor dever ser capaz de ajustar sua operao
de modo que a variao na tenso CC (produzida por variaes na tenso da rede) no afete a
tenso fornecida pela UPS.

Retificador

Recortador

Inversor

Retificador

Inversor

MLP

Recortador
MLP

Figura 6.4 Configuraes com retificador a diodos.


O recente desenvolvimento de retificadores com correo de fator de potncia, sejam
monofsicos ou trifsicos, vem permitir, aliado ao controle da tenso de sada, absorver uma
corrente senoidal e em fase com a tenso da rede, implicando num fator de potncia que tende
unidade. A figura 6.5 mostra possveis topologias para este tipo de circuito. No primeiro caso
tem-se um retificador trifsico no qual as chaves semicondutoras so transistores, permitindo a
aplicao de modulao por largura de pulso, o que possibilita absorver uma corrente senoidal na
rede. A tenso CC de sada sempre maior do que o valor de pico da tenso de entrada, trata-se
pois, de uma topologia elevadora de tenso. No outro caso tem-se um conversor tipo elevador de
tenso, com entrada monofsica. Um controle adequado do ciclo de trabalho permite, tambm
aqui, a absoro de uma corrente senoidal.

DSE FEEC UNICAMP

2014

6-6

Eletrnica de Potncia - Cap. 6

J. A. Pomilio

Vo

Vo

Figura 6.5 Retificador MLP e conversor elevador de tenso para correo de fator de potncia.
6.4.2 Inversor
O inversor o principal constituinte de uma UPS, uma vez que ele quem determina a
qualidade da energia fornecida carga.
Deve fornecer uma tenso alternada, com frequncia, forma e amplitude invariantes, a
despeito de eventuais alteraes na alimentao CC ou na carga.
A configurao bsica mostrada na figura 6.6, para um inversor trifsico. Uma sada
monofsica pode ser obtida utilizando-se apenas 2 ramos, ao invs de 3.

Vcc

Vca

Figura 6.6 Inversor trifsico.


6.4.2.1 Inversor com sada quadrada
Consideremos o circuito de um inversor monofsico como mostrado na figura 6.7.
As leis de modulao so numerosas, a mais simples talvez seja a que produz uma onda
retangular, na prpria frequncia de sada que se deseja. Em tal caso, uma tenso positiva aplicada
carga quando T1 e T4 conduzirem (estando T2 e T3 desligados). A tenso negativa obtida
complementarmente. O papel dos diodos garantir um caminho para a corrente em caso de a carga
apresentar caracterstica indutiva. Note que a conduo dos diodos no afeta a forma da tenso
desejada. Este tipo de modulao no permite o controle da amplitude nem do valor eficaz da tenso
de sada.

DSE FEEC UNICAMP

2014

6-7

Eletrnica de Potncia - Cap. 6

D2

J. A. Pomilio

T2 D1

T1

Ia
+E
A

T2/T3

Carga

Vs

Monofsica

IA

T1/T4
-E

D4

T4 D3

T3

D1

D2

D4

D3

Figura 6.7. Inversor monofsico e forma de onda quadrada de sada (carga indutiva).
6.4.2.2 Inversor com sada quase-quadrada.
Uma alternativa que permite ajustar o valor eficaz da tenso de sada e eliminar algumas
harmnicas a chamada onda quase-quadrada, na qual se mantm um nvel de tenso nulo sobre a
carga durante parte do perodo, como mostrado na figura 6.8.
Para obter este tipo de onda, uma possibilidade a seguinte: quando se deseja tenso
positiva na carga mantm-se T1 e T4 conduzindo (T2 e T3 desligados). A tenso negativa obtida
complementarmente. Os intervalos de tenso nula so obtidos mantendo T1 conduzindo e
desligando T4. Com corrente positiva, D2 entrar em conduo. Quando T1 desligar D3 entra em
conduo, aguardando o momento em que T2 e T3 conduzem, o que ocorre quando a corrente se
inverte. O intervalo de tenso nula seguinte obtido com o desligamento de T3 e a continuidade de
conduo de T2.
Nota-se que esto presentes os mltiplos mpares da frequncia de chaveamento, o que
significa que a filtragem de tal sinal para a obteno apenas da fundamental exige um filtro com
frequncia de corte muito prxima da prpria frequncia desejada. Este espectro varia de acordo
com a largura do pulso. Para este caso particular no esto presentes os mltiplos da terceira
harmnica.
V

+E

T1/D2

D2/D3
I

T2/T3

T1/T4
D1/D4

-E
0

T2/D1
120 o

180 o

300 o

360

Figura 6.8 Forma de onda quase-quadrada.


6.4.2.3 Inversor ferro-ressonante
A obteno de uma onda senoidal a partir de ondas quadradas possvel atravs de
filtragem. O tamanho do filtro determinado no apenas pela quantidade de harmnicas que se
quer minimizar, mas tambm pela frequncia de tais harmnicas. Quanto menores forem as
frequncias, maior ser o filtro (maiores valores de indutncia e capacitncia com conseqente
maior volume e peso).
Quanto menor for o filtro (menor impedncia) melhor ser a regulao de tenso na sada,
especialmente em situaes transitrias, uma vez que valores elevados de indutncia e
capacitncia produzem respostas lentas a perturbaes. Alm disso, as distores introduzidas
pela carga distorcero menos a tenso fornecida.
O conceito bsico do inversor ferro-ressonante sintonizar um filtro na frequncia
desejada na sada (50 ou 60Hz), de modo a eliminar as harmnicas. Adicionalmente o conversor
apresenta outras importantes caractersticas para uma UPS, quais sejam: regulao da tenso de
sada e limitao da corrente.
A figura 6.9 mostra o esquema bsico do conversor.

DSE FEEC UNICAMP

2014

6-8

Eletrnica de Potncia - Cap. 6

J. A. Pomilio

Ld

Vi

Cr Vo

Figura 6.9 Estgio ferro-ressonante.


O capacitor Cr, associado indutncia de disperso, Ld e, eventualmente, a uma
indutncia adicional, perfazem um circuito ressonante, sintonizado na frequncia desejada. Mais
de um caminho de fluxo magntico existe no ncleo do transformador, permitindo ao secundrio
saturar, enquanto o primrio opera na regio linear. Como resultado, o circuito de sada
apresenta-se limitado em tenso (devido saturao do secundrio), enquanto o primrio (que
no satura) mantm a caracterstica de limitao da corrente, devido indutncia srie presente
no circuito. A tenso de sada, devido saturao, apresenta-se como uma senide truncada. Seu
contedo harmnico, no entanto, menor do que o da onda quadrada presente na entrada do
transformador.
A principal vantagem deste tipo de UPS sua simplicidade, aliada a razoveis
caractersticas. Como desvantagem tem-se o volume e o peso caractersticos de um
transformador/filtro que deve operar na frequncia da rede.
6.4.2.4 Inversor Modulao por Largura de Pulso - MLP
Outra maneira de obter um sinal alternado de baixa frequncia atravs de uma modulao
em alta frequncia.
possvel obter este tipo de modulao ao comparar uma tenso de referncia (que seja
imagem da tenso de sada buscada), com um sinal triangular simtrico cuja frequncia determine a
frequncia de chaveamento. A frequncia da onda triangular (chamada portadora) deve ser, no
mnimo 20 vezes superior mxima frequncia da onda de referncia, para que se obtenha uma
reproduo aceitvel da forma de onda sobre a carga, depois de efetuada a filtragem. A largura do
pulso de sada do modulador varia de acordo com a amplitude relativa da referncia em comparao
com a portadora (triangular). Tem-se, assim, uma Modulao por Largura de Pulso.
A tenso de sada, que aplicada carga, formada por uma sucesso de ondas retangulares
de amplitude igual tenso de alimentao CC e durao varivel.
A figura 6.10 mostra a modulao de uma onda senoidal, produzindo na sada uma tenso
com 2 nveis, na frequncia da onda triangular.
Referencia senoidal

Portadora

Sinal MLP

Figura 6.10. Sinal MLP de 2 nveis.

DSE FEEC UNICAMP

2014

6-9

Eletrnica de Potncia - Cap. 6

J. A. Pomilio

possvel ainda obter uma modulao a 3 nveis (positivo, zero e negativo). Este tipo de
modulao apresenta um menor contedo harmnico, como mostra a figura 6.11. Um sinal de 3
nveis ligeiramente mais complicado para ser gerado analogicamente.
Uma maneira de faz-lo de acordo com a seguinte seqncia:
durante o semiciclo positivo, T1 permanece sempre ligado;
o sinal MLP enviado a T4 e o mesmo sinal barrado enviado a T2.
no semiciclo negativo, quem permanece conduzindo T3,
o sinal MLP enviado a T2 e o sinal barrado vai para T4.
Desta forma, na presena de uma carga indutiva (portanto com a corrente atrasada em
relao tenso), possvel manter sobre a carga uma onda efetivamente modulada em largura de
pulso, de modo que, depois de filtrada, recupere-se o sinal de referncia. Deve-se prever, neste caso,
um atraso nas bordas de subida em todas as comutaes do sinal MLP (e no apenas na passagem
de T1/T3). Estes atrasos introduzem uma pequena distoro no sinal MLP, uma vez que pulsos
muito estreitos sero absorvidos pelo atraso imposto e pelos atrasos normais do circuito acionador.
400V

-400V
400V

-400V
10ms

15ms

20ms

25ms

30ms

35ms

40ms

200V

0V
200V

0V

0Hz

5KHz

10KHz

15KHz

20KHz

Figura 6.11. Formas de onda da tenso de fase e de linha em inversor trifsico em semi-ponte.
Indicam-se ainda os respectivos sinais MLP filtrados. Espectro dos sinais MLP de 2 e 3 nveis.
A obteno de uma sada que recupere a onda de referncia facilitada pela forma do
espectro. Note-se que, aps a componente espectral relativa referncia, aparecem componentes
nas vizinhanas da frequncia de chaveamento. Ou seja, um filtro passa baixas com frequncia de
corte acima e 50/60 Hz perfeitamente capaz de produzir uma atenuao bastante efetiva em
componentes na faixa dos kHz. Na figura 6.11 tem-se tambm as formas de onda filtradas. Uma
reduo ainda mais efetiva das componentes de alta frequncia obtida com o uso de filtro de
ordem superior.
O uso de um filtro no amortecido pode levar ao surgimento de componentes oscilatrias na
frequncia de ressonncia, que podem ser excitadas na ocorrncia de transitrios na rede ou na
carga. Em regime elas no se manifestam, uma vez que o espectro da onda MLP no as excita. Os
menores valores dos elementos de filtragem tornam a resposta dinmica deste sistema mais rpida
que as anteriores.

DSE FEEC UNICAMP

2014

6-10

Eletrnica de Potncia - Cap. 6

J. A. Pomilio

Normalmente a obteno de uma forma de onda adequada, principalmente quando se


alimenta uma carga no-linear, somente obtida por meios ativos, atravs da realimentao da
tenso de sada.
A figura 6.12 mostra o resultado experimental de uma UPS monofsica alimentando uma
carga no-linear. Neste caso a carga isolada por meio de um transformador de baixa-frequncia. O
filtro passivo de segunda ordem, LC, no qual a indutncia de sada do inversor inclui a indutncia
de disperso do transformador. Um valor de distoro harmnica compatvel com a norma foi
obtido com realimentao da tenso de sada.

Figura 6.12. Tenses e correntes no primrio e na carga


(THDv=5,5%, THDi=50%, Vrms=108,9 V, FC=2,4).
Quando se trata de um inversor trifsico, 2 arranjos podem ser feitos: utilizando 3 inversores
monofsicos (o que exige 12 transistores, e chamado de ponte completa) ou um arranjo chamado
de semiponte, com 6 transistores, como o mostrado na figura 6.13.

Ponte completa

Semi-ponte

Figura 6.13. Topologias de inversor em ponte completa e em semiponte.

DSE FEEC UNICAMP

2014

6-11

Eletrnica de Potncia - Cap. 6

J. A. Pomilio

Em termos do conversor em semiponte, o sinal de comando enviado a cada ramo do


inversor do tipo 2 nveis (quando um transistor liga, o complementar desliga). Assim, a tenso de
fase apresenta-se em 2 nveis. No entanto, a tenso de linha (entre 2 fases) apresenta-se de 3 nveis.
6.4.2.5 Inversor multinvel
Os conversores multinveis apresentam vantagens sobre conversores PWM,
especialmente para aplicaes de mdia e alta potncia, tais como: possibilidade de conexo
direta com a rede sem que seja necessrio o uso de transformadores; reduo dos nveis de
Interferncia Eletromagntica (EMI) devido menor taxa de variao da tenso de sada;
possibilidade de obteno de nveis mais altos de potncia sem a necessidade de associaes em
srie e/ou paralelo de chaves, etc.
Por outro lado, h algumas desvantagens que devem ser consideradas para a escolha de
uma topologia multinvel como conversor CC/CA. As estratgias de modulao so mais
complexas do que para conversores convencionais. Alm disso, Microcontroladores (C) e
Processadores Digitais de Sinal (DSP) disponveis no mercado no possuem hardware adequado
para implementao das estratgias de modulao, dificultando suas implementaes. Esta
desvantagem pode ser superada por meio de algoritmos adequados e/ou com a incluso de
circuitos analgicos e digitais externos, os quais devem ser desenvolvidos especialmente para
propsitos de modulao.
A figura 6.14 mostra o circuito e as formas de onda de um inversor trifsico de 5 nveis
do tipo com grampeamento por diodos. Quando se deseja um nmero maior de nveis,
conversores deste tipo necessitam de uma quantidade muito grande de componentes, o que
inviabiliza seu uso. A figura mostra a tenso de fase com 3 nveis. A tenso de linha apresenta-se
com 5 nveis.
Para uma quantidade maior de nveis o Conversor Multinvel em Cascata, Figura 6.15,
destaca-se por seu reduzido nmero de interruptores. Contudo, possui a desvantagem de, para
cada clula inversora monofsica composta por quatro chaves, requerer fontes de tenso CC
isoladas. Esta desvantagem restringe a utilizao do conversor a aplicaes de potncia elevada,
nas quais outras topologias multinveis de conversores no podem ser usadas devido
complexidade e ao elevado nmero de componentes requeridos.
A relao entre as vrias fontes de tenso CC depende das especificaes da aplicao, do
nmero requerido de nveis da tenso de sada, da tenso reversa mxima suportvel pelas
chaves, etc. Quando fontes de tenso CC de valores diferentes so usadas, Conversor Multinvel
Assimtrico, um nmero ainda maior de nveis de sada pode ser obtido. Com isso, o tamanho do
filtro de sada minimizado e uma melhor performance dinmica pode ser obtida. Alm disso,
apenas a clula de menor tenso opera em alta frequncia enquanto os outros inversores operam
em baixa frequncia. Conseqentemente, o rendimento do sistema deve aumentar.

DSE FEEC UNICAMP

2014

6-12

Eletrnica de Potncia - Cap. 6

J. A. Pomilio

Vdc
2
a

Vdc
2

Figura 6.14 Inversor trifsico de 5 nveis com grampeamento por diodos e sinais de controle e de
sada.

Vna

V2 a

V1a

Figura 6.15. Conversor multinvel monofsico composto por clulas inversoras monofsicas em
cascata.
Na figura 6.16 tem-se um diagrama esquemtico do conversor e em 6.17 tem-se uma
forma de onda deste tipo. Nota-se que a distoro harmnica reduzida, embora existam
componentes espectrais em baixa frequncia. Os filtros necessrios obteno de uma onda
senoidal devem ter uma frequncia de corte baixa, uma vez que as componentes harmnicas
apresentam-se em mltiplos da frequncia da rede. No entanto, a atenuao no precisa ser muito
grande, uma vez que as amplitudes das harmnicas so pequenas.

DSE FEEC UNICAMP

2014

6-13

Eletrnica de Potncia - Cap. 6

J. A. Pomilio

Inversor onda
quase-quadrada V3
ou PWM

V3

Inversor onda
V2
quase-quadrada

V1+V2+V3
V2
Vo

Inversor onda
V1

V1
quase-quadrada

Figura 6.16 Diagrama esquemtico de conversor multinvel.

Figura 6.17. Forma de onda de sinal multinvel.


6.4.3 A chave esttica ou by-pass
Como outro elemento eletrnico (ou eletromecnico) constituinte de uma UPS tem-se a
chave esttica, tambm chamada de by-pass. Sua funo permitir a comutao da tenso de
sada do inversor para a rede e vice-versa, em caso de falha. Pode ainda ter um papel de isolar o
inversor para fins de manuteno.
Basicamente existem 2 possibilidades de implementar tal chave: usando tiristores ou rels
eletromecnicos.
Solues de baixo custo usam, em geral, rels. Sua comutao deve ser rpida, de modo a
no interromper a alimentao por mais de 1/2 ciclo.
Quando a potncia cresce, o emprego de tiristores o usual. Uma preocupao, neste
caso, garantir que as tenses da UPS e da rede tenham a mesma fase e amplitude no momento
da comutao, para evitar a existncia de uma corrente que circule de uma fonte para outra.
Como o desligamento de um tiristor se d quando sua corrente vai a zero, este deve ser o
momento de inibir os pulsos que acionam o tiristor que conecta a UPS carga e de acionar
aquele que a conecta rede. A figura 6.18 mostra um arranjo tpico.

DSE FEEC UNICAMP

2014

6-14

Eletrnica de Potncia - Cap. 6

J. A. Pomilio

Circuito de
Acionamento

Circuito de
Acionamento

Inversor

Rede

Detector de
Corrente zero
Carga

Figura 6.18. Sistema de acionamento de by-pass.


6.5 Resultados Experimentais
Os resultados mostrados a seguir foram obtidos em ensaios de equipamentos comerciais,
testados no Laboratrio de Condicionamento de Energia Eltrica da Faculdade de Engenharia
Eltrica e de Computao da Unicamp.
6.5.1 Linha prioritria
Observe-se na figura 6.19 que h um atraso na entrada em funcionamento do inversor, e
que o mesmo est dentro da especificao de operao em menos de ciclo.
A forma de onda da sada apresenta baixa distoro harmnica. O topo achatado deve-se
limitao de tenso do banco de baterias. A distoro harmnica total (THD) de 3,6%. A
carga alimentada, neste caso, resistiva e no valor nominal.
A figura 6.20 mostra a tenso na entrada e na sada no teste de rejeio a transitrio. A
perturbao produzida teve variao pico-a-pico de aproximadamente 120 V e foi integralmente
sentida pela sada.
A regulao da tenso de sada feita pela variao de taps na entrada, como se
verifica na figura 6.21. Nota-se que quando ocorre a operao via baterias (96 V) a tenso de
111,6 V, ou seja, 7% abaixo da nominal. No intervalo em que est atuando o regulador tem-se
uma variao entre 7,7% a +10%.

Figura 6.19 Tenso de sada e a corrente da rede com carga resistiva na transio da alimentao
da rede para baterias.

DSE FEEC UNICAMP

2014

6-15

Eletrnica de Potncia - Cap. 6

J. A. Pomilio

Figura 6.20. Rejeio de transitrio na entrada.


Tenso de sada (V)
140
130
120
110

100
84

90

96

102

108

114

120

126

132

138

144

150

Figura 6.21. Regulao de tenso de sada em funo da tenso de entrada, com carga resistiva.
6.5.2 Inversor prioritrio
A figura 6.22 mostra que no existe transitrio na passagem da alimentao da rede para
as baterias. Note-se que a corrente de entrada se anula quando h falha na alimentao.
A figura 6.23 mostra a tenso na entrada e na sada no teste de rejeio a transitrio. A
perturbao produzida teve variao pico-a-pico de aproximadamente 150 V e no foi sentida
pela sada.

Figura 6.22. Tenso de sada e corrente da rede com carga resistiva na transio da alimentao
da rede para baterias.

DSE FEEC UNICAMP

2014

6-16

Eletrnica de Potncia - Cap. 6

J. A. Pomilio

Figura 6.23. Rejeio de transitrio na entrada.


A regulao se mantm em toda faixa de experimentao, sem que o equipamento tenha
recorrido ao uso das baterias. A operao com baterias ocorre para tenso inferior a 92 V.
Tenso de sada (V)
118
117,9
117,8
117,7
117,6
117,5
117,4

.
84

90

96

102

108

114

120

126

132

138

144

150

Figura 6.24. Regulao de tenso de sada em funo da tenso de entrada, com carga resistiva.
6.6 Referncias Bibliogrficas
David C. Griffith: Uninterruptible Power Supplies, Marcel Dekker, Inc., NY, USA
R. Fratta ed I. Toigo: Sistemi di Continuit: Problematiche ed Applicazioni, in 11o Corso
Componenti e Sistemi Elettronici di Potenza, Tecnopolis, 21-25 Settembre 1992, Italia.
P. C. Loh, M. J. Newman, D.N. Zmood and D. G. Holmes, A Comparative Analysis of
Multiloop Voltage Regulation Strategies for Single and Three-Phase UPS Systems, IEEE
Transaction on Power Electronics, vol. 18, n. 5, pp. 1176-1185, September 2003.
IEEE Recommended Practice for the Application and Testing of Uninterruptible Power Supplies
for Power Generating Stations. ANSI/IEEE Std. 944/1986.
J. Rodriguez, J. S. Lai; F. Z. Peng, Multilevel Inverters: A Survey of Topologies, Controls, and
Applications, IEEE Transactions on Industrial Electronics, volume 49, N4, pp. 724-738,
August 2002.

DSE FEEC UNICAMP

2014

6-17

Eletrnica de Potncia - Cap. 6

J. A. Pomilio

Edson A. Vendrusculo, Fernando P. Marafao, Jose A. Pomilio, Ricardo Q. Machado, Digital


Control of Single-phase VSI in Transformer-based UPS, 8 Congresso Brasileiro de Eletrnica
de Potncia COBEP 2005, Recife PE, 14 a 17 de junho de 2005.
L. A. Silva S. P. Pimentel J. A. Pomilio, Analysis and Proposal of Capacitor Voltage Control
for an Asymmetric Cascaded Inverter, IEEE Power Electronics Specialists Conference PESC
2005, Recife, Brasil, June 12-16, 2005.

DSE FEEC UNICAMP

2014

6-18

Eletrnica de Potncia- Cap. 7

J. A. Pomilio

7. CONVERSORES PARA ACIONAMENTO DE MQUINA DE INDUO


TRIFSICA
As mquinas de corrente alternada, especialmente a mquina de induo, so
construtivamente muito mais simples e robustas do que as mquinas de corrente contnua.
Apresentam menor massa (20 a 40% a menos), para uma mesma potncia, o que leva a um custo
menor de aquisio e manuteno do que as mquinas CC equivalentes.
Quando se trata de realizar um acionamento controlado, no entanto, os conversores e
sistemas de controle necessrios se tornam bem mais sofisticados do que aqueles utilizados para
as mquinas CC, o que faz necessrio analisar o custo global, e no apenas o relativo mquina.
Entretanto, o custo dos conversores e circuitos eletrnicos tem diminudo com o passar o tempo,
enquanto o custo de produo das mquinas tem tido uma variao muito menos significativa.
Por esta razo, o custo total do sistema mquina + acionamento tende cada vez mais a ser
vantajoso para a mquina CA.
Em termos de desempenho dinmico, novas tcnicas de controle, como o controle
vetorial, tm possibilitado s mquinas CA apresentarem comportamento similar ao das
mquinas CC, eliminando, tambm neste aspecto, as vantagens anteriores das mquinas de
corrente contnua.
Este captulo analisar as mquinas de induo trifsicas e os conversores CC-CA
utilizados em seu acionamento, uma vez que representam a grande maioria das aplicaes
industriais neste campo.
7.1 Modelagem da mquina de induo trifsica
Uma mquina de induo trifsica possui enrolamentos de estator nos quais aplicada a
tenso alternada de alimentao. O rotor pode ser composto por uma gaiola curto-circuitada ou
por enrolamentos que permitam circulao de corrente. De qualquer forma, por efeito
transformador, o campo magntico produzido pelos enrolamentos do estator induz correntes no
rotor, de modo que, da interao de ambos campos magnticos ser produzido o torque que
levar a mquina rotao.
Dada a caracterstica trifsica da alimentao do estator e distribuio espacial dos
enrolamentos, o campo produzido pelo estator girante, ou seja, sua resultante possui um
movimento rotacional. O campo produzido pelas correntes induzidas no rotor ter a mesma
caracterstica, procurando sempre acompanhar o campo girante do estator.
Se o rotor girar na mesma velocidade do campo girante, no haver corrente induzida,
uma vez que no haver variao de fluxo pelas espiras do rotor. No havendo corrente, no
haver torque. Desta anlise qualitativa pode-se concluir que a produo de torque no eixo da
mquina deriva do fato de que a velocidade do rotor ser sempre diferente do que a velocidade do
campo girante. A figura 7.1 ilustra a formao do campo girante.
A corrente induzida no rotor possui uma freqncia que a diferena das freqncias
angulares do campo girante e do rotor. Assim, na partida, com a mquina parada, as correntes
sero de 60Hz (supondo esta a freqncia de alimentao da mquina). medida que a mquina
ganha velocidade, tal freqncia vai caindo, at chegar, tipicamente, a poucos Hz, quando atingir
a velocidade de regime.
A velocidade angular do campo girante depende, alm da freqncia de alimentao, do
chamado nmero de plos da mquina. O nmero de plos indica quantos enrolamentos,
deslocados espacialmente (simetricamente) no estator, so alimentados pela mesma tenso de
fase. Assim, se 3 enrolamentos (1 para cada fase) estiverem dispostos num arco de 180 graus e
DSE FEEC - UNICAMP

2014

7-1

Eletrnica de Potncia- Cap. 7

J. A. Pomilio

outros 3 enrolamentos ocuparem os outros 180 graus do permetro do estator, diz-se que esta
uma mquina de 4 plos (ou 2 pares de plos).
b

Fluxos por fase


1.0

Campo girante
d
c

b
a

f
e

N
-1.0

Figura 7.1 Formao de campo girante.


O campo girante possui 2 plos norte e 2 plos sul, distribudos simetricamente e
intercalados. A figura 7.2 ilustra tal situao. Dada a simetria circular das mquinas, tem-se que
o campo resultante, visto no entreferro da mquina, apresenta os plos resultantes deslocados 90
graus (espacial) um do outro. Note-se , ainda, que a resultante no centro do arranjo sempre
nula. No entanto, o que importa o fluxo presente no entreferro.
A cada ciclo completo das tenses de alimentao (360 graus eltricos) corresponde uma
rotao de 180 graus no eixo.
c

S
a

S
b

S
N

Figura 7.2 Campo girante em mquina de 4 plos.


Sendo p o nmero de plos e a freqncia angular (em rd/s) das tenses de alimentao
da mquina, a velocidade de rotao do campo girante, chamada de velocidade sncrona, dada
por:
s =

2
p

DSE FEEC - UNICAMP

(7.1)

2014

7-2

Eletrnica de Potncia- Cap. 7

J. A. Pomilio

Para uma tenso de fase aplicada ao estator do tipo v s ( t ) = 2 Vs sin(t ) , o fluxo


concatenado com o rotor dado por:
( t ) = m cos( m t + s t )

(7.2)

A tenso induzida por fase nos enrolamentos do rotor (supondo rotor bobinado):
e r (t ) = N r

d
= N r m ( s m ) sin[( s m ) t ]
dt

(7.3)

Esta equao pode ser rescrita como:

e r ( t ) = s 2 E r sin( s s t )

(7.4)

Nr o nmero de espiras de cada fase do rotor


m a velocidade angular do rotor
a posio relativa do rotor
Er o valor eficaz da tenso induzida no rotor por fase (para velocidade do rotor igual a zero):
E = N
r
r m s
s o escorregamento definido por:

s=

( s m )
s

(7.5)

O modelo por fase de um motor de induo mostrado na figura 7.3.


js.Xr'

jXs

jXr'

Rs

+
R 'r

s.Er

Vs

Es

I'
r
(a)

jX
s

R
s

R 'r

Er

(b)

Ns

Nr

I'

jXr
I

Vs

Rr
s

Vm=Es Rm

Is

jXm

Ir

(c)
Figura 7.3 Modelos circuitais para motor de induo: a) circuito do rotor;
b) com rotor e estator separados, c) com rotor refletido ao lado do estator.
Utilizando o modelo do rotor, onde Xr representa a indutncia de disperso (na
freqncia s) e Rr a resistncia do enrolamento, obtm-se a corrente do rotor:

DSE FEEC - UNICAMP

2014

7-3

Eletrnica de Potncia- Cap. 7

I 'r =

I 'r =

J. A. Pomilio

s E r

(7.5)

R 'r + j s X 'r
Er

(7.5.a)

R 'r
+ j X 'r
s

O modelo do rotor pode, ento, ser modificado, a fim de que o escorregamento afete
apenas a resistncia do rotor, como se v na figura 7.3.b, onde se inclui tambm um circuito
equivalente para o estator.
Refletindo o lado do rotor para o do estator, tem-se o circuito equivalente mostrado em
7.3.c. Indica-se nesta figura a reatncia de magnetizao, Xm e a resistncia relativa s perdas no
ferro da mquina, Rm. A resistncia do enrolamento do estator Rs e a reatncia de disperso, Xs.
As perdas no cobre podem ser estimadas por:
Ps = 3 I 2s R s

(7.6)

Pr = 3 I 2r R r

(7.7)

As perdas no material ferromagntico so estimadas por:


2
3 Vm
3 Vs2
Pc =

Rm
Rm

(7.8)

A potncia presente no entreferro da mquina, que aquela que se transfere para o rotor,
:
Pg = 3 I 2r

Rr
s

(7.9)

A potncia desenvolvida pela mquina (e que efetivamente produz o torque


eletromagntico) :
Pd = Pg Pr = Pg (1 s)

(7.10)

O torque desenvolvido :

Td =

Pg
Pd
=
m s

(7.11)

A potncia de entrada :

Pi = Pc + Ps + Pg = 3 Vs I s cos s

(7.12)

onde s o ngulo entre Is e Vs.

DSE FEEC - UNICAMP

2014

7-4

Eletrnica de Potncia- Cap. 7

J. A. Pomilio

A potncia de sada a potncia desenvolvida subtrada das perdas mecnicas, Px (atrito e


ventilao):
Po = Pd Px

(7.13)

A eficincia ser:
=

Po
Pd Px
=
Pi Pc + Ps + Pg

(7.14)

Sendo Pg>>(Pc+Ps) e Pd>>Px, a eficincia , aproximadamente:


1 s

(7.15)

Sendo, normalmente, Rm muito grande e Xm2>>(Rs2+Xs2), o ramo relativo magnetizao


pode ser representado apenas pela reatncia e colocado na entrada do circuito, como mostrado na
figura 7.4.
Is
+

jXs
I

Rs

jXr
Rr

Vs

s
jXm

I s= I r

Zi

Figura 7.4. Modelo simplificado, por fase, de motor de induo.


A impedncia de entrada do motor (com modelo simplificado) :
Zi =

X m ( X s + X r ) + j X m ( R s + R r s)
R s + R r s + j ( Xm + Xs + Xr )

(7.16)

A defasagem entre tenso e corrente na entrada ser:

s
1 X m + X s + X r
= tan
+ tan
Rr
Xs + Xr

Rs +
s
1

Rs +

Rr

(7.17)

Da figura 7.4, a corrente de rotor :


Ir =

Vs

(7.18)

1/ 2
2

2
R

R s +
s + ( X s + X r )

DSE FEEC - UNICAMP

2014

7-5

Eletrnica de Potncia- Cap. 7

J. A. Pomilio

Substituindo Ir na expresso da potncia no entreferro e, esta, na expresso do torque


desenvolvido, tem-se:

Td =

3 R r Vs2

(7.19)

2
R 2
s s R s + r s + ( X s + X r )

A figura 7.5 mostra uma curva torque - velocidade tpica para um motor alimentado a
partir de uma fonte de tenso senoidal de freqncia e amplitude fixas. Existem 3 regies de
operao:
trao (0<s<1)
regenerao (s<0)
reverso (1<s<2)

2s

Td

Regenerao

0
Trao

Reverso

Tmm
Ts
0

Tmr

s
m

s
m

0.5

0.5

m
s

1.5

-s m
sm
Figura 7.5 Caracterstica torque-velocidade de mquina de induo.
Em trao, o rotor roda no mesmo sentido do campo girante e, medida que o
escorregamento aumenta (partindo do zero), o torque tambm aumenta, de maneira praticamente
linear, enquanto o fluxo de entreferro se mantm constante.
A corrente do rotor dependente da tenso nele induzida e de sua impedncia. A variao
da tenso induzida linear com o escorregamento, enquanto o da impedncia no o . Para
valores pequenos de s (at cerca de 10%, tipicamente), a reatncia do rotor pode ser
desconsiderada (s.Xr, na equao 7.5). Sendo o rotor praticamente resistivo (e variando
minimamente), a corrente do rotor cresce de modo linear com o escorregamento, o mesmo
ocorrendo com a potncia. Dado que a velocidade praticamente constante (prxima a s), o
torque varia de forma praticamente linear com o aumento de s.
Quando as hipteses acima deixam de serem vlidas, ou seja, quando a reatncia do rotor
se torna significativa e a resistncia equivalente passa a diminuir de modo mais marcante, tem-se
uma reduo da potncia (seja pela diminuio da corrente, seja pela menor frao de tenso
aplicada parte resistiva), levando a menores potncia e torque.
A operao normal do motor se d na regio linear, uma vez que, se o torque de carga
exceder Tmm, o motor, perdendo o seu torque, parar, levando a elevadas perdas no rotor, devido
s altas correntes induzidas.

DSE FEEC - UNICAMP

2014

7-6

Eletrnica de Potncia- Cap. 7

J. A. Pomilio

Na regio de regenerao, o rotor e o campo girante movem-se no mesmo sentido, mas a


velocidade mecnica, m, maior do que a velocidade sncrona, levando a um escorregamento
negativo. Como a resistncia equivalente do rotor negativa, isto significa que a mquina est
operando como gerador, entregando potncia para o sistema ao qual est conectado o estator. A
caracterstica torque - velocidade similar quela da operao em trao, mas com um valor de
pico maior (uma vez que o numerador menor do que no caso de trao).
No modo de reverso, o campo girante gira em sentido oposto ao rotor, levando a um
escorregamento maior do que 1. Isto pode ocorrer quando se faz a inverso na conexo de 2 fases
do estator, provocando a mudana no sentido de rotao do campo. O torque produzido (que
tende a acompanhar o campo girante) se ope ao movimento do rotor, levando a uma frenagem
da mquina. O torque presente pequeno, mas as correntes so elevadas. A energia retirada da
massa girante dissipada internamente na mquina, levando ao seu aquecimento, que pode ser
excessivo. Tal modo de operao no normalmente recomendado.
O torque de partida, Ts, obtido quando s=1. O escorregamento que d o mximo torque
obtido fazendo dTd/ds=0:

sm =

Rr
R s2

+ (Xs + Xr )

(7.20)

2 1/ 2

Substituindo estes valores na expresso do torque, obtm-se os mximos torques


possveis:
Tmm =

Tmr =

3Vs2

(7.21)

2
2 s R s + R s2 + ( X s + X r )

3Vs2

(7.22)

2
2s R s + R s2 + ( X s + X r )

Para motores de potncia superior a 1kW, razovel supor que Rs desprezvel em


relao s outras impedncias do circuito. Isto permite simplificar as expresses, conforme
indicado a seguir:

Td =

Ts =

3R r Vs2

(7.23)

R 2
2
s s r s + ( X s + X r )

3R r Vs2

s ( R r ) + ( X s + X r )

sm =

(7.24)

Rr
Xs + Xr

DSE FEEC - UNICAMP

(7.25)

2014

7-7

Eletrnica de Potncia- Cap. 7

Tmm = Tmr =

J. A. Pomilio

3 Vs2
2s (X s + X r )

(7.26)

Normalizando (7.23) e (7.24) em relao ao torque mximo:


Td
2 s sm
= 2
Tmm s m + s 2

(7.27)

Ts
2 sm
= 2
Tmm s m + 1

(7.28)

Para s<1 e s2<<sm2, o torque normalizado pode, ainda, ser aproximado por:
Td
s m
2s
=
=2
Tmm s m
s m s

(7.29)

A relao linearizada entre torque e velocidade, nesta regio, :

s m Td
m = s 1

2 Tmm

(7.30)

A figura 7.6 mostra as curvas aproximadas (desprezando Rs) e linearizada, na regio de


baixo escorregamento. Na figura 7.7 tem-se o comportamento do fator de potncia.
Na regio de operao em que o escorregamento menor do que sm, o motor opera de
modo estvel. Quanto menor a resistncia do rotor, menor ser o valor de sm e mais prxima
estar a velocidade mecnica da velocidade sncrona. Assim, nesta regio, o motor opera
praticamente a velocidade constante.

Td/Tmm
1

aproximado por (7.27)

Td/Tmm

aproximao linear (7.29)

1.5

1
0.5
0.5

0.2

0.4

0.6

0.8

0.01

0.02

0.03

0.04

0.05

Figura 7.6 Caracterstica torque-escorregamento aproximada (desprezando Rs) e linearizada.

DSE FEEC - UNICAMP

2014

7-8

Eletrnica de Potncia- Cap. 7

J. A. Pomilio

FP 0.5

0.05

0.1
s

0.15

0.2

Figura 7.7 Fator de potncia do motor.

7.2 Mtodos de controle da velocidade de mquina de induo


Do ponto de vista do acionamento, a velocidade de um motor de induo pode ser variada
das seguintes maneiras
Controle da resistncia do rotor
Controle da tenso do estator
Controle da freqncia do estator
Controle da tenso e da freqncia do estator
Controle da corrente

7.2.1 Controle pela resistncia


Para uma mquina de rotor enrolado possvel, externamente, colocar resistncias que se
somem impedncia prpria do rotor, como mostrado na figura 7.9.a. A variao de Rx permite
mover a curva torque - velocidade da mquina, como mostrado na figura 7.8. Note que, para um
dado torque, o aumento da resistncia do rotor leva a uma diminuio na velocidade mecnica.
Este mtodo permite elevar o torque de partida e limitar a corrente de partida. Obviamente este
um mtodo de baixa eficincia devido dissipao de potncia sobre as resistncias. O
balanceamento entre as 3 fases fundamental para a boa operao da mquina. Este tipo de
acionamento foi usado especialmente em situaes que requeriam grande nmero de partidas e
paradas, alm de elevado torque. Os resistores podem ser substitudos por um retificador
trifsico que enxerga uma resistncia varivel, determinada, por sua vez, pelo ciclo de trabalho
do transistor de sada, como mostrado na figura 7.9.b.
Outros arranjos, utilizando retificadores controlados, permitem que, ao invs de dissipar
energia sobre a resistncia externa, se possa envi-la de volta para a rede. A relao entre a
tenso CC definida pelo retificador e a corrente Id refletem para os enrolamentos do rotor a
resistncia equivalente. Este arranjo mostrado na figura 7.9.c.
Td/Tmm
1

10Rr
5Rr
0.5

Rr
0

0.2

0.4

0.6

0.8

Figura 7.8 Caracterstica torque - velocidade para diferentes valores de resistncia de rotor.

DSE FEEC - UNICAMP

2014

7-9

Eletrnica de Potncia- Cap. 7

J. A. Pomilio

Ld

Retificador
Estator

Rx

Estator
Id

Rotor

Rotor

Rx

Vd

Vdc

Rx
(a)
(b)
Ld

Retificador

Retificador

Estator
Id
Rotor

Vd

Controlado

Vdc

Trafo

Rede

(c)

Figura 7.9 Controle de velocidade por variao da resistncia da armadura.

7.2.2 Controle pela tenso de alimentao do estator


Da equao do torque v-se que ele proporcional ao quadrado da tenso aplicada ao
estator. Assim para um dado torque, uma reduo na tenso produz uma diminuio na
velocidade (um aumento no escorregamento), como mostrado na figura 7.10.
Este tipo de acionamento no aplicvel a cargas que necessitem de torque constante,
nem elevado conjugado de partida. A faixa de ajuste de velocidade relativamente estreita e
feita ao custo de uma reduo significativa do torque disponvel. Quando a curva do torque da
carga cruza a curva da mquina alm do ponto de torque mximo, no possvel o acionamento.
Motores construdos para este tipo de acionamento so denominados de classe D e possuem
elevada resistncia de rotor, de modo que a faixa de variao de velocidade se torne maior e no
seja muito severa a perda de torque em baixas velocidades.
Td
1

Torque da carga
100% Vs

0.5
75% Vs

50% Vs

0.2

0.4

0.6

0.8

wm
ws

Figura 7.10. Caractersticas torque - velocidade para diferentes valores de tenso de alimentao.
A tenso do estator pode ser variada por meio de um controlador de tenso CA, formado
por tiristores, operando com controle de fase. Sua simplicidade justifica seu uso em sistemas de
baixa performance e potncia, como ventiladores e bombas centrfugas, que precisam de baixo
torque de partida. Outra possibilidade o uso de um inversor trifsico, operando com freqncia
constante e tenso ajustvel, seja variando a tenso CC, por uso de MLP. O fato de a tenso de

DSE FEEC - UNICAMP

2014

7-10

Eletrnica de Potncia- Cap. 7

J. A. Pomilio

partida ser reduzida permite uma limitao na corrente de partida. A figura 7.11 mostra,
esquematicamente, os acionamentos.
Rede

estator

Controlador
CA

Inversor
Trifsico

Vcc

estator

(a)
(b)
Figura 7.11 Controle da tenso de estator por inversor (a) e controlador CA (b).

7.2.3 Controle pela variao da freqncia


Como se v na eq. 7.19, o torque e a velocidade de um motor de induo podem ser
variados controlando-se a freqncia da fonte de alimentao.
Nos valores nominais de tenso e freqncia, o fluxo de entreferro da mquina tambm
estar em seu valor nominal. Se a tenso for mantida constante e a freqncia diminuda, o fluxo
aumentar, levando saturao da mquina, alterando os parmetros da mquina e a
caracterstica torque - velocidade. Em baixas freqncias, com a queda no valor das reatncias, as
correntes tendem a se elevar demasiadamente. Este tipo de controle no normalmente utilizado.
Se a freqncia for aumentada acima do valor nominal, fluxo e torque diminuem. Se a
velocidade sncrona freqncia nominal for denominada b (velocidade base), a velocidade
sncrona e o escorregamento em outras freqncias de excitao sero:
s = b b
s=

(7.31)

b b m

= 1 m
b b
b b

(7.32)

A expresso para o torque ser:

Td =

3 R r Vs2

2
R 2
s b b R s + r s + ( b X s + b X r )

(7.33)

As curvas tpicas de torque - velocidade para diferentes valores de b esto mostradas na


figura 7.12. Abaixo da velocidade base o torque deve ficar limitado ao seu valor nominal. A
elevao da freqncia permite aumentar a velocidade, s custas da perda do torque. Esta
caracterstica similar dos motores de corrente contnua quando se faz a elevao da
velocidade pelo mtodo do enfraquecimento do campo.
Uma alimentao deste tipo pode ser obtida por meio de um inversor que fornea uma
tenso constante (valor eficaz), variando apenas a freqncia.

DSE FEEC - UNICAMP

2014

7-11

Eletrnica de Potncia- Cap. 7

J. A. Pomilio

Td/Tm
1.2
1
0.8
0.6
b=1
0.4
b=1.5
0.2
0

b=2
0.5

b=2.5

1.5

2.5

m = b * b
b>1
Figura 7.12 Caracterstica torque - velocidade com controle da freqncia.
7.2.4 Controle da tenso e da freqncia
Se a relao entre a tenso e a freqncia da alimentao do motor for mantida constante,
o fluxo de entreferro no se altera, de modo que o torque mximo no se altera. A figura 7.13
mostra a caracterstica torque - velocidade para uma excitao deste tipo, para velocidades
abaixo da velocidade base.
1
0.833
T( s , 1 ) 0.667
T( s , .8 )
T( s , .6 )

0.5
0.333
0.167
0

0.3

0.4

0.5

0.6

0.7

m = b * b

0.8

0.9

b<1

Figura 7.13 Caracterstica torque - velocidade com controle de tenso/freqncia.


Uma vez que a tenso nominal da mquina no deve ser excedida, este tipo de
acionamento aplica-se para velocidades abaixo da velocidade base. O acionador mais usual do
tipo inversor com controle MLP ou de onda quase-quadrada, que permita ajustar
simultaneamente tenso e freqncia. Um inversor de onda quadrada necessita de uma tenso no
barramento CC varivel. Para velocidades muito baixas pode-se ainda fazer uso de
cicloconversores (conversores CA-CA).
medida que a freqncia se reduz, o fluxo de entreferro tende a diminuir devido
queda de tenso na impedncia srie do estator, levando reduo na tenso aplicada sobre a
reatncia de magnetizao, o que conduz necessidade de se elevar a tenso em tais situaes
para se manter o torque.

DSE FEEC - UNICAMP

2014

7-12

Eletrnica de Potncia- Cap. 7

J. A. Pomilio

7.2.5 Controle da corrente


O torque do motor de induo pode ser controlado variando-se a corrente do rotor. No
entanto, como se tem acesso corrente do estator, ela que pode ser objeto de controle direto. A
corrente e o torque produzido podem ser rescritos como:
Ir =

jI i X m
Rs +

Td =

Rr

(7.34)

+ j(X m + X s + X r )

3R r ( X m I i ) 2

(7.34.a)

2
R
s s R s + r + (X m + X s + X r )
s

O torque de partida (s=1) dado por:


Ts =

3R r (X m I i ) 2

s (R s + R r ) + (X m + X s + X r )
2

(7.35)

O escorregamento para o torque mximo :


sm =

Rr
R 2s

+(Xm + Xs + Xr )

(7.36)

Desprezando o efeito da impedncia do estator, o torque mximo expresso por:


Tm =

3 L2m

2( L m + L r )

I 2i

(7.37)

A figura 7.14 mostra a caracterstica torque - velocidade para diferentes valores de


corrente de entrada.

I1>I2>I3

I1

I2
I3

0.5

0.6

0.7

0.8

0.9

m
Figura 7.14 Caracterstica torque - velocidade com acionamento por controle de corrente.
O torque mximo praticamente independente da freqncia. Na partida (s=1) o valor
Rr/s reduzido, de modo que a corrente que flui pela indutncia de magnetizao pequena,
produzindo um baixo fluxo e, consequentemente, um pequeno torque. medida que a mquina

DSE FEEC - UNICAMP

2014

7-13

Eletrnica de Potncia- Cap. 7

J. A. Pomilio

se acelera o escorregamento diminui e aumentam a corrente de magnetizao, o fluxo e o torque,


caminhando no sentido da saturao do material ferromagntico.
A fim de evitar saturao, o motor normalmente acionado na regio instvel da curva
torque - velocidade, o que s possvel em malha fechada e com controle sobre a tenso terminal
da mquina (para impedir a sua saturao).
Uma corrente com valor eficaz constante pode ser suprida por inversores de corrente. Tais
inversores so obtidos tendo no barramento CC uma fonte de corrente contnua, tipicamente
realizada por um indutor, sobre o qual controlada a corrente. Tcnicas tipo MLP so tambm
possveis, desde que o inversor seja adaptado para tal situao. Isto significa que as chaves
devem permitir passagem de corrente em apenas um sentido, sendo capazes de bloquear tenses
com ambas polaridades. A figura 7.15 mostra as chaves semicondutores utilizadas nos diferentes
tipos de inversores.
I+
I+

IVV+

V+

Chave para

Chave para

Inversor de tenso

Inversor de corrente

Figura 7.15 Chaves semicondutoras para inversores de tenso e de corrente.

7.3 Inversores de tenso


As topologias dos inversores de tenso utilizadas no acionamento de mquinas eltricas
no possuem diferenas significativas em relao quelas j descritas para a realizao de
inversores de freqncia fixa. O que os diferencia o circuito de controle que deve produzir,
quando necessrio, um sinal de referncia com freqncia varivel.

7.4 Inversores de corrente


O uso de inversores de corrente ocorre principalmente em aplicaes de grande potncia,
nas quais no necessria uma rpida resposta dinmica, tais como: ventiladores e bombas,
guindastes, esteiras rolantes, acionamento de veculos pesados. Dada a alta potncia envolvida,
solues topolgicas que utilizam SCRs e GTOs (Gate Turn-Off Thyristors) so interessantes.
No primeiro caso (SCRs) como a alimentao em corrente contnua, faz-se necessrio o uso de
algum tipo de comutao forada para permitir o desligamento dos tiristores. Com GTOs
possvel utilizar tcnicas do tipo MLP.
A tenso observada na entrada das mquinas praticamente senoidal. Este fato indica o
uso destes conversores para o acionamento de mquinas eltricas (especialmente as de
construo mais antiga) cuja isolao da fiao, em funo do isolante utilizado, no admite
taxas de variao da tenso (dv/dt) muito elevadas.
Uma estrutura genrica para um sistema de acionamento de motores CA em corrente
mostrada na figura 7.16. O nvel da corrente CC sobre a indutncia de alisamento, L, ajustado
pelo retificador (conversor CA-CC) de entrada. A freqncia das correntes alternadas na sada do

DSE FEEC - UNICAMP

2014

7-14

Eletrnica de Potncia- Cap. 7

J. A. Pomilio

inversor (conversor CC-CA) determinada pelo circuito de comando do inversor. Este inversor
pode possuir diferentes topologias, como se ver a seguir.
Esta estrutura permite, pelo ajuste adequado do ngulo de disparo da ponte retificadora, a
regenerao de energia, ou seja, a energia retirada do motor acionado pode refluir para a rede,
bastando para tanto que, momentaneamente, a tenso mdia na sada do retificador seja negativa.
Retificador
Linha

Icc

Inversor

Vcc
Motor ca

Controle de fase

Controle de frequncia

Figura 7.16 Estrutura bsica de sistema para acionamento em corrente de mquina ca.

7.4.1 Inversor a tiristores


A figura 7.17 mostra a topologia de um inversor de corrente trifsico utilizando SCRs. A
mquina representada por um circuito RL e uma tenso E, de forma senoidal. A operao
adequada do conversor exige que exista, a todo instante, pelo menos uma fase de cada semiponte
(superior e inferior) em conduo, para dar vazo corrente. Em caso de necessidade, a chave
auxiliar Sw propicia um caminho alternativo para a corrente. Os capacitores utilizados so os
responsveis pela comutao dos tiristores, como se ver na seqncia.
A seqncia dos sinais de comando dos tiristores est indicada na figura 7.18, para um
dado sentido de rotao. Mostra-se tambm a forma das correntes no motor para conexes em
estrela e em tringulo.
Para analisar o funcionamento deste circuito, consideremos que, inicialmente, os tiristores
T1 e T2, bem como os diodos D1 e D2, estejam em conduo. A corrente flui pelas fases A e C.
A figura 7.19.a mostra esta situao topolgica. O capacitor C1 est carregado com a polaridade
indicada, C5 est carregado com a mesma tenso de C1, com a polaridade indicada na figura
7.19a. C3 est descarregado.
No instante t1 cessa-se de enviar o sinal de acionamento para T1 e comanda-se a entrada
em conduo de T3. Para que T1 efetivamente desligue necessrio que sua corrente v a zero.
Com a conduo de T3, a corrente circula pelos capacitores como indicado na figura 7.19.b, ou
seja, descarregando C1 e C5 e carregando C3. Por C1 circula 2/3 da corrente, enquanto por C3 e
C5 (que aparecem em srie) circula o restante 1/3. A corrente da fase A permanece inalterada e
D1 segue conduzindo. A variao das tenses nos capacitores linear.
A tenso em C1 se inverte e quando o potencial do ponto b se torna maior do que em B, o
diodo D3 se torna diretamente polarizado, levando ao desligamento de D1. Como a carga
indutiva, a transferncia da corrente de uma fase para outra no instantnea, de modo que, por
alguns instantes a corrente coexiste em ambas as fases, embora sua soma seja constante, como
indicado na figura 7.19.c.
Neste intervalo, ocorre uma ressonncia entre as capacitncias do circuito e as indutncias
da carga, levando a uma elevao importante na tenso VBA acima do valor da tenso produzida
pela mquina (E). Estes picos de tenso so tpicos destes conversores e devem ser considerados
no dimensionamento dos elementos. Este intervalo termina com os capacitores C1 e C3

DSE FEEC - UNICAMP

2014

7-15

Eletrnica de Potncia- Cap. 7

J. A. Pomilio

carregados como mostrado na figura 7.19.d estando C5 com tenso nula. A figura 7.20 mostra
uma forma de onda tpica da tenso entre fases deste tipo de inversor.

T1

Icc

T3

C5
-Vca+

T5

Sw
+Vab-

+Vbc-

a
C1

C3
D5
C

D3

D1

E
R

Ls

A
D4

D6

D2

-Vtr+
C4
+Vrs-

+Vst-

C6

C2

T4

T2

T6

Figura 7.17 Topologia de um inversor de corrente trifsico utilizando SCRs

Comando dos tiristores


T1

Conexo estrela
Icc

T3

T5

-Icc
2

T4

2/3 Icc

T6

T2
Conexo tringulo

t1

Figura 7.18. Conduo dos tiristores e formas de corrente na carga.

DSE FEEC - UNICAMP

2014

7-16

Eletrnica de Potncia- Cap. 7

Icc T1

J. A. Pomilio

T3

C5
+ -

T3

C5
+ -

+ -

Icc T1

T5

C1

C3

C1
D5

D3

D1

+ -

T5

C3
D5

D3

D1
E

R Ls

C
B

A
D6

D2

D4

D6

-Vtr+

D2

-Vtr+

C4
+Vrs-

C4
+Vrs-

+VstC2

C6
T4

D4

R Ls

T2

T6

+VstC2

C6

T4

T2

T6

(a)

(b)

Icc T1

T3

C5
+ -

- +

+ -

Icc T1

T5

C5
- +

+ b

C1

C3

C1
D5

D3

D1

T5

T3

C3
D5

D3

D1
E

V BA

R Ls

A
D6

D2

D4

-Vtr+

D6

D2

-Vtr+

C4
+Vrs-

C4
+Vrs-

+VstC2

C6
T4

D4

R Ls

T6

+VstC2

C6

T2

T4

(c)

T2

T6

(d)

Figura 7.19. Estgios de operao do inversor fonte de corrente com tiristores.

DSE FEEC - UNICAMP

2014

7-17

Eletrnica de Potncia- Cap. 7

J. A. Pomilio

Figura 7.20 Forma de onda tpica de tenso de linha para inversor de corrente a tiristores.

7.4.1.1 Funcionamento na partida


importante analisar tambm o comportamento do circuito no incio de operao,
quando todos os capacitores esto descarregados. A tenso E vale zero e no h queda sobre as
indutncias da carga (pois a corrente suposta constante)
Consideremos que T1 e T2 estejam conduzindo uma corrente ICC. Num primeiro
momento a corrente da semiponte superior circula por 2 caminhos:
T1, D1, fase A, fase C, D2, T2
T1, capacitores, D5, D2, T2
O capacitor C5 se carrega at o valor da tenso VAC =2.ICC.R, quando D5 deixa de
conduzir. Como os capacitores C1 e C3 esto conectados em srie, sobre cada um deles tem-se a
metade de tal tenso.
Quanto T3 acionado, a tenso sobre C1 polariza reversamente T1 e, com a corrente
passando a fluir por T3, T1 desligar. Ao mesmo tempo D3 entra em conduo e a corrente vai
se transferindo da fase A para a fase B. Assim, nesta primeira comutao no existe o intervalo
em que os capacitores se carregam linearmente (pois E=0). Quando o motor inicia a girar, surge
uma tenso induzida E e as prximas comutaes seguem a seqncia descrita anteriormente.
A tenso sobre o capacitor C1 deve ser suficiente para manter T1 reversamente
polarizado durante o tempo necessrio para garantir seu desligamento (tipicamente, dezenas de
microsegundos). Ou seja, para uma dada corrente, h uma tenso mnima que permite o
funcionamento correto do conversor. Um aumento nesta tenso pode ser obtido se a corrente ICC
apresentar (nos primeiros ciclos) uma ondulao significativa, o que faz com que a componente
indutiva da carga tambm contribua com a tenso.
A figura 7.21 mostra uma estrutura em ponte dupla e que opera segundo o mesmo
princpio descrito. Neste caso, deve haver um circuito adicional para fazer uma pr-carga nos
capacitores. As polaridades marcadas nos capacitores indicam as polaridades necessrias para a
comutao dos tiristores em conduo. A figura ilustra um exemplo de comutao de T3, quando
T5 entra em conduo. Os tiristores auxiliares (T1a, T2a, etc.) servem para proceder ao
desligamento dos tiristores principais, atuando apenas durante as comutaes.
7.4.2 Inversor com IGBT (ou GTO)
Se a chave semicondutora permite desligamento comandado, como o caso dos
transistores e GTOs, pode-se aplicar tcnicas de modulao de largura de pulso, semelhana do
que se faz com os inversores de tenso. A figura 7.22 mostra uma topologia deste tipo.
O interruptor deve permitir passagem de corrente num nico sentido e ser capaz de
bloquear tenses com ambas polaridades. Deve-se garantir que haja sempre uma chave em
conduo em cada semiponte.
Como a impedncia da carga indutiva, necessria a colocao de capacitores na sada
do inversor de modo a acomodar as diferenas instantneas dos valores das correntes de entrada e

DSE FEEC - UNICAMP

2014

7-18

Eletrnica de Potncia- Cap. 7

J. A. Pomilio

da carga. Tais capacitncias podem provocar ressonncias com as componentes indutivas do


circuito, devendo-se controlar a tenso sobre os capacitores.
T1a

T1

T3a

T5

T5a

T3

Icc

T4a

T6a

T4

T2a

T6

T2

Figura 7.21 Inversor fonte de corrente trifsico em ponte dupla.


Icc

Carga

Cf

Figura 7.22 Inversor fonte de corrente MLP utilizando IGBT.

7.5 Referncias Bibliogrficas


M. P. Kazmierkowiski and H. Tunia: Automatic Control of Converter-Fed Drives. Elsevier,
Amsterdam, 1994.
N. Mohan, T. M. Undeland and W. P. Robbins: Power Electronics: Converters, Applications
and Design. John Wiley & Sons, New York, 1994.
M. H. Rashid: Power Electronics: Circuits, Devices and Applications, Prentice Hall
International, Inc., Englewood Cliffs, 1993.
S. B. Dewan, G. R. Slemon and A. Straughen: Power Semiconductor Drives. John Wiley &
Sons., New York, 1984

DSE FEEC - UNICAMP

2014

7-19

Eletrnica de Potncia - Cap. 8

J. A. Pomilio

8. INVERSORES DE TENSO COM COMUTAO SUAVE


Nas topologias em que as chaves semicondutoras comutam a corrente total da carga a
cada ciclo, elas ficam sujeitas a picos de potncia que colaboram para o "stress" do componente,
reduzindo sua vida til. Alm disso, elevados valores de di/dt e dv/dt so potenciais causadores
de interferncia eletromagntica (IEM).
Quando se aumenta a freqncia de chaveamento, buscando reduzir o tamanho dos
elementos de filtragem e dos transformadores, as perdas de comutao se tornam mais
significativas sendo, em ltima anlise, as responsveis pela limitao da freqncia mxima de
operao dos conversores.
Por outro lado, caso a mudana de estado da chave ocorra quando tenso e/ou corrente
por ela seja nula, o chaveamento se faz sem dissipao de potncia.
A fim de eliminar ou minimizar as perdas que ocorrem nos chaveamentos dos
semicondutores, as quais, para freqncias elevadas limitam a aplicao dos semicondutores, tm
sido criados circuitos que, nas transies de estado das chaves, produzem uma situao de tenso
e/ou corrente nulas, minimizando, consequentemente, a potncia dissipada nestes momentos.
Estes processos so denominados de comutao suave (soft-commutation). Quando a comutao
se d com tenso nula nos terminais do interruptor, ela denominada de ZVS (do ingls Zero
Voltage Switching). Quando a comutao acontece com corrente nula, chamada de ZCS (do
ingls Zero Current Switching).
Em geral, ZVS prefervel ao ZCS para altas frequncias. A razo relaciona-se com as
capacitncias intrnsecas do interruptor. Quando a chave ligada sob corrente nula, mas com
uma tenso em seus terminais, a carga armazenada nas capacitncias internas dissipada sobre o
componente. Este fenmeno se torna mais significativo em freqncias muito elevadas. Por outro
lado, nenhuma perda ocorre em ZVS.
Tipicamente, conversores ZCS so operados at frequncias de 1 a 2 MHz, enquanto os
ZVS podem atingir 10 MHz, em baixas potncias.
Existe uma infinidade de topologias propostas na literatura que permitem obter
comutaes suaves dos interruptores. Uma questo que se coloca, assim, como compar-las.
So indicados a seguir alguns critrios que podem ser levados em considerao.
Comutaes ZVS so, em princpio, preferveis para os componentes com maior capacitncias
(MOSFET);
Comutao ZCS prefervel para componentes com "rabo de corrente" (IGBT);
A quantidade de novos elementos ativos (principalmente transistores) deve ser mnima;
A quantidade de elementos indutivos adicionais deve ser mnima;
A quantidade total de novos elementos deve ser mnima;
Caso existam transistores adicionais, eles devem, preferivelmente, estar no mesmo potencial
de acionamento de um dos transistores da topologia original;
O sinal de comando do(s) transistor(es) adicional(is) deve, de preferncia, ser sncrono com o
sinal de um dos transistores originais. Se puder ser o mesmo sinal, melhor;
A topologia modificada deve permitir comutao suave para todos os componentes ativos,
inclusive os adicionais;
O circuito modificado deve, preferivelmente, continuar operando com o mesmo tipo de
modulao do circuito original;
O circuito adicional no deve promover aumento nas exigncias de tenso e de corrente dos
componentes do circuito original;

DSE FEEC UNICAMP

2014

8-1

Eletrnica de Potncia - Cap. 8

J. A. Pomilio

O uso de comutao forada (hard-commutation) em inversores, at um passado recente,


era limitado a freqncias em torno de 5kHz (para IGBTs e transistores bipolares), o que trazia
grande incmodo oriundo do rudo acstico, alm de pobres resultados em termos de harmnicas
de corrente sobre a carga. A elevao da freqncia era invivel por causa da excessiva perda de
potncia no chaveamento. Desta poca datam os primeiros circuitos para comutao suave,
objetivando elevar a freqncia no mnimo para 20kHz, eliminando os efeitos audveis do
chaveamento.
Melhorias na tecnologia de construo, especialmente dos IGBTs, torna possvel operlos nos dias de hoje a 20kHz sem necessidade de comutao suave. O interesse por estas tcnicas
se mantm, no entanto, pela possibilidade de se trabalhar sempre com menores contedos
harmnicos de corrente sobre a carga.
Por outro lado, em aplicaes de potncia mais elevada, nas quais GTO e SCR so os
nicos componentes possveis, as limitaes de freqncia ainda so muito severas, tornando o
uso de comutao suave muito importante.
Diferentes tcnicas de controle podem ser utilizadas, como se ver na seqncia, sendo,
no entanto, prefervel a Modulao por Largura de Pulso. Obviamente circuitos que produzam
mnimas sobre-tenso e sobre-corrente pelos interruptores so mais interessantes.
8.1 Inversor com Link CC Ressonante
Dentre as primeiras propostas para produo de comutaes suaves em inversores de
tenso est o circuito mostrado na figura 8.1.
Em relao topologia convencional, tem-se a adio de um circuito ressonante, L-C, no
lado CC do conversor. Este circuito ressonante, mediante um controle adequado do interruptor S,
permite manter uma oscilao que leva periodicamente a zero a tenso vc. Nos instantes em que
esta tenso se anula possvel ligar ou desligar os interruptores sem dissipar potncia. A
conduo de S permite armazenar a energia necessria em L de modo a garantir que a tenso em
C se anule.
O mesmo efeito de controle da energia armazenada na indutncia ressonante pode ser
feito com o comando adequado dos interruptores da ponte inversora, prescindindo assim da
chave adicional. As formas de onda da corrente pela indutncia e tenso vc esto mostradas na
figura 8.2.

iL

Io
+

vc
S

D
carga

Figura 8.1. Inversor com link CC ressonante

DSE FEEC UNICAMP

2014

8-2

Eletrnica de Potncia - Cap. 8

iL

J. A. Pomilio

Io

DS

Figura 8.2. Formas de onda do conversor


Consideremos que a carga tem uma caracterstica indutiva, como um motor de induo.
Quando a tenso se anula, como a corrente iL menor do que a corrente Io, o diodo D conduz,
suprindo a diferena da corrente. Durante a conduo de D enviado o sinal de comando para S
o qual entra em conduo quando a corrente do indutor se torna maior do que a da carga. A
corrente tem uma variao linear neste intervalo. O interruptor desligado (sob tenso nula)
quando a energia acumulada em L for suficiente para garantir que, no prximo ciclo, a tenso
volte a se anular.
Os inconvenientes desta estrutura so basicamente dois:
A tenso mxima sobre os interruptores apresenta picos com o dobro do valor da tenso CC.
Sendo possvel realizar a comutao apenas nos instantes em que a tenso nula, este
conversor no se presta ao uso de MLP.
Como vantagem pode-se citar a sua grande simplicidade, sendo possvel aplic-la em
freqncias de at 100kHz (com IGBTs)
Como no se pode usar MLP, o controle feito por Modulao de Densidade de Pulsos MDP. Nesta tcnica, como mostra a figura 8.3., entregam-se carga "pacotes" de energia que
possuem uma durao constante (no caso igual ao perodo de ressonncia). A quantidade destes
"pacotes" em um certo perodo (relativo freqncia que se deseja na sada) permite alterar o
valor mdio da tenso sobre a carga. A polaridade determinada pela conduo dos interruptores
da semiponte superior (tenso positiva na sada) ou da semiponte inferior (tenso negativa na
sada). Assim, a variao da tenso discreta, enquanto em MLP contnua.
A tcnica MDP tanto mais eficiente quanto maior a freqncia de ressonncia em
relao freqncia fundamental que se quer na sada. Estudos indicam que para uma dada
freqncia de ressonncia, o contedo espectral do sinal de sada equivalente ao de um
conversor MLP com freqncia de chaveamento 10 vezes menor. Ou seja, um conversor deste
tipo operando a 50kHz produz sobre a carga um contedo harmnico semelhante ao de um
conversor operando em MLP a 5kHz.

DSE FEEC UNICAMP

2014

8-3

Eletrnica de Potncia - Cap. 8

J. A. Pomilio

Figura 8.3. Sinal modulado em MDP e sua componente fundamental.


8.2 Inversor com Link CC Ressonante com limitao da sobre-tenso
Com a alterao indicada na figura 8.4 a sobre-tenso presente na alimentao do
inversor drasticamente limitada. Utiliza-se um interruptor auxiliar e um capacitor adicional
para limitar o pico de tenso a um valor pouco superior quele da alimentao CC. A figura 8.5.
mostra as formas de onda no circuito ressonante.
Cc

Sc

K.E

iL
E

iL
C

+
Vc

carga

Figura 8.4. Circuito com limitao da sobre-tenso.


O capacitor Cc pr-carregado com uma tenso K.E, onde K varia tipicamente entre 0,2
e 0,4 (ou seja, com uma sobre-tenso de 20% a 40%). Quando a tenso no capacitor ressonante
atinge este nvel, o diodo em antiparalelo com o transistor Sc entra em conduo. Cc muito
maior que C, de modo que a tenso fica limitada. O controle adequado de Sc permite controlar a
tenso sobre Cc.
A tcnica de modulao MDP, ou seja, as comutaes s ocorrem em instantes
discretos.
Consideremos que antes de to o interruptor Sc est conduzindo. A tenso vlink fica
limitada e a corrente da carga (suposta constante num curto intervalo de tempo) circula por Cc (o
qual, para no se descarregar muito deve ter um valor relativamente elevado). Em to Sc
desligado e a corrente de sada fornecida por C. Note-se que neste instante a corrente iL
negativa e ser suprida tambm por C. No instante t1 a tenso sobre C se anula e inicia-se um
perodo de livre-circulao pelos diodos da ponte inversora. Nesta situao os interruptores so
desligados sob tenso e corrente nulas.
A corrente iL, que est crescendo linearmente entre t1 e t2, se torna maior do que a
corrente da carga em t2, iniciando a recarga do capacitor, de forma ressonante. Quando esta
DSE FEEC UNICAMP

2014

8-4

Eletrnica de Potncia - Cap. 8

J. A. Pomilio

tenso atinge o valor da tenso presente em Cc, em t3, o diodo em antiparalelo com Sc conduz,
limitando a tenso. O excesso de corrente iL em relao a Is recarrega Cc. Aps t3, at T, a
corrente varia linearmente. Entre t3 e t4 a conduo se faz pelo diodo, mas quando a corrente
pelo indutor se torna menor do que a corrente da carga, a corrente comea a circular por Sc. Isto
significa que este interruptor deve ter sido acionado ainda durante a conduo do diodo. Aps t4
conduz Sc, o qual ser desligado em T, reiniciando o ciclo. O controle adequando de Sc permite
manter constante a tenso sobre Cc.
iL

Vc
(1+K)E

Is

Sc

C
to

t1

t2

Sc

D(Sc)

C
t3

t4

Diodos

Figura 8.5. Formas de onda no circuito ressonante.


8.3 Inversor MLP com Link Quase-ressonante
A principal limitao dos conversores precedentes a no possibilidade de uso de MLP
no acionamento da carga. Alm disso, a presena de indutor em srie com a alimentao,
considerando nveis relativamente elevados da corrente, produz perdas significativas (que
crescem com o quadrado da corrente), exigindo esforos para sua refrigerao e reduzindo a
eficincia do conversor.
Diversas outras topologias foram propostas com o objetivo de reduzir perdas e usar MLP,
sem um aumento excessivo na complexidade dos circuitos. A figura 8.6. mostra um circuito que
praticamente supera ambas restries apontadas.
Note-se a presena de capacitores em paralelo com os interruptores da ponte. Um
capacitor colocado em tal posio permite o desligamento do transistor sob tenso nula, em
qualquer momento. Esta tcnica conhecida por ZVS - Zero Voltage Switching.
A possibilidade de desligar qualquer chave a qualquer momento (embora o instante de
entrada em conduo seja determinado pelo link ressonante) garante a realizao de um controle
MLP.
Em srie com a alimentao tem-se um interruptor, cujas perdas em conduo crescem
com o valor da corrente (e no seu quadrado), permitindo menores perdas, alm de uma proteo
contra sobre-correntes.

DSE FEEC UNICAMP

2014

8-5

Eletrnica de Potncia - Cap. 8

J. A. Pomilio

is

Dm
Sm

Sr

Cs

Dr

Cs

T3

T1

Cs

T5

E
Lr

carga RL

Vlink

iL
Ce

io

Cs

Cs

+
Ve

T2

T4

Cs

T6

Figura 8.6. Inversor com link CC quase-ressonante


8.3.1 Princpio de operao
Como se trata de um inversor de tenso, tipicamente 2 interruptores de uma semiponte e
1 interruptor da outra semiponte estaro conduzindo a cada instante, existindo ainda intervalos de
livre-circulao.
Consideremos as formas de onda mostradas na figura 8.7.
No intervalo anterior a to o interruptor Sm (ou o diodo Dm) esto conduzindo a corrente da
carga, io, mantendo a tenso Vlink no valor da tenso de entrada. Os capacitores conectados junto
aos interruptores da ponte que no conduzem esto, assim, carregados com a tenso E.
A tenso no capacitor Ce (de alta capacitncia) mantida em aproximadamente E/2.
Em to, o interruptor Sr ligado (sob corrente nula). A corrente por Lr cresce linearmente
at atingir um nvel adequado, no instante t1. Neste momento Sm desligado (sob tenso nula,
pois Vlink=E) e inicia-se uma ressonncia entre Lr e os capacitores de snubber, Cs. A tenso
vlink se reduz at o zero (em t2), quando os diodos em antiparalelo com os transistores entram em
conduo. Nesta situao, quaisquer dos interruptores da ponte podem ser ligados sob tenso
nula. Por exemplo, ligam-se T1, T2, T4 e T6.
A corrente passa a decair linearmente, invertendo sua polaridade em t3, quando passa a
circular via Dr (permitindo desligar Sr sem perdas).
Quando a corrente iL atinge um valor adequado, igual soma das correntes positivas da
carga (em t4), alguns transistores da ponte, selecionados de acordo com a estratgia de
modulao, so desligados (por exemplo T2), causando o aumento da tenso vlink de uma forma
ressonante at atingir a tenso E (em t5). O diodo Dm passa a conduzir, limitando a tenso. Aps
t5 a corrente iL passa a ter uma variao linear, indo a zero. Durante a conduo de Dm d-se o
comando para Sm, o qual entra em conduo sob corrente nula, repetindo o ciclo.
Como se nota, o instante de entrada em conduo dos transistores da ponte deve ocorrer
durante o intervalo em que a tenso vlink nula e o seu desligamento pode ocorrer a qualquer
momento, garantindo um comando tipo MLP.

DSE FEEC UNICAMP

2014

8-6

Eletrnica de Potncia - Cap. 8

J. A. Pomilio

i
Ir1

link

Ir2

Sm

Sm e Sr

Diodos

Sr

Sr
to

t1

t2

Dr
T1
T2
t3 T4
T6

Dm, Sm, Dr
Dr
t4

T1/T4/T6

t5
T1/T4/T6

Ressonncia

Figura 8.7. Formas de onda do inversor com link CC quase-ressonante


8.3.2 Dimensionamento dos componentes
Os limites Ir1 e Ir2 devem ser mantidos nos mnimos possveis para reduzir as perdas no
circuito ressonante. O valor Ir1 pode ser obtido de:
I r1 = I m1 + I 01 +

E (2 Ve E) C se
Lr

(8.1)

onde I01 o valor da corrente Io (soma das correntes positivas pelas fases da carga) no instante
t1, a qual suposta constante no intervalo (t2-t1). Im1 uma margem que leva em conta as perdas
no circuito ressonante e tambm assegura uma corrente no indutor Lr que torne o intervalo (t2t1), no qual a tenso se reduz, curto o suficiente. Este mesmo parmetro usado para manter
constante a tenso Ve. Cse a capacitncia equivalente com a qual se realiza a ressonncia.
C se = 3 C s

(8.2)

Como Io1 normalmente positiva, Ir1 cresce com o aumento da carga.


O valor Ir2 deve satisfazer a duas exigncias: a corrente deve ser suficiente para assegurar
que a oscilao seja completa e que a tenso atinja o valor E; adicionalmente, o balano de carga
em Ce deve ser respeitado para manter sua tenso constante em regime.
Pode-se ainda garantir que a tenso vlink atinja o valor E usando-se uma tenso Ve maior
do que E/2.
Caso o valor Ir2 seja menor do que a soma das correntes positivas da carga, a oscilao
no se inicia instantaneamente. Como a livre-circulao prossegue, a corrente iL continua a
crescer (negativamente), at igualar-se a Io, quando se inicia efetivamente a ressonncia.
Observe que o controle do circuito ressonante necessita do monitoramento da corrente Io
e da corrente iL.

DSE FEEC UNICAMP

2014

8-7

Eletrnica de Potncia - Cap. 8

J. A. Pomilio

O valor dos capacitores Cs escolhido em funo dos tempos de desligamento dos


transistores e da mxima corrente de carga.
O intervalo (t4-t2), no qual ocorre livre-circulao, dado aproximadamente por:

( t 4 t 2) =

2 I r1 Lr
Ve

(8.3)

Lr deve ser escolhido como um compromisso entre um mnimo pico de corrente (valor
mnimo) e um intervalo (t4-t2) suficientemente longo ( mxima corrente), que permita ao
comando ligar os transistores da ponte.
Em algumas situaes a corrente de carga pode assumir valores baixos, seja nos
cruzamentos com o zero, seja pela variao da carga propriamente dita.
Correntes baixas significam que o processo de descarga dos capacitores de snubber (t2t1) se far lentamente, afetando a forma de onda aplicada carga, que no ser mais uma onda
quadrada, mas ter uma das bordas muito suavizada. Obviamente o controle MLP fica afetado.
Sintetizando, como vantagens deste circuito tm-se:
Controle MLP;
Reduo nas perdas do circuito ressonante;
Reduo na potncia reativa em circulao.
Com desvantagens cita-se:
Necessidade de monitorar a tenso Ve e as correntes iL e Io;
Distoro do controle MLP para baixas correntes de carga;
O instante de entrada em conduo dos transistores no livre.

8.4 Inversor com polo ressonante auxiliar


Esta estrutura pertence famlia dos conversores com polo ressonante. Diferentemente
dos esquemas precedentes, neste caso cada ramo do inversor possui seu prprio circuito auxiliar
para a realizao de comutao suave, de modo que cada ramo livre para comutar a qualquer
instante, permitindo o uso de modulao MLP.
A desvantagem o maior nmero de componentes ativos e passivos.
A figura 8.8. mostra o esquema para uma fase.
Os capacitores em paralelo com os interruptores S1 e S2, C1 e C2, permitem um
desligamento sob tenso nula, a qualquer momento. O funcionamento da estrutura deve ser tal
que, antes da conduo dos interruptores, os diodos em antiparalelo conduzam, descarregando os
capacitores de snubber.
A sobre-corrente presente no indutor ressonante tipicamente de 1,3 a 1,8 p.u.. A atuao
do circuito auxiliar deve se reduzir a um intervalo de 1/10 a 1/20 do ciclo de chaveamento, o que
significa que o valor RMS, apesar do maior pico de corrente, bastante reduzido.

DSE FEEC UNICAMP

2014

8-8

Eletrnica de Potncia - Cap. 8

J. A. Pomilio

D1

DA2

E/2

DA1

ir

S1

C1

io
Cr/2

SA2

E/2

SA1

Cr/2

Lr

Vp
C2

S2
D2

Figura 8.8. Ramo de inversor com polo ressonante auxiliar.

8.4.1 Princpio de funcionamento do circuito auxiliar de comutao


A figura 8.9. mostra as formas de onda da tenso sobre um interruptor (S2, no caso) e a
corrente pelo indutor. A hiptese que a corrente da carga constante durante cada perodo de
chaveamento.
Suponhamos que inicialmente tem-se um intervalo de livre-circulao, com a corrente da
carga circulando por D2. Assim , vp zero e o capacitor C1 est carregado com a tenso total da
entrada, E.
No instante to a chave SA2 entra em conduo (juntamente com DA1) sob corrente nula.
A corrente por Lr cresce linearmente pois D2 continua a conduzir. Ao mesmo tempo manda-se
um sinal para ligar S2, o qual no conduz imediatamente porque o diodo D2 est conduzindo.
Quando a corrente ir se iguala corrente da carga, em t1, o diodo D2 desliga e S2 comea a
conduzir (corrente nula), mantendo o crescimento linear da corrente por Lr acima do valor da
corrente de sada. A corrente por S2 a diferena entre ir e io.
O atraso no desligamento de S2 permite um acmulo de energia em Lr o qual ir facilitar
o processo de comutao, compensando as perdas do circuito ressonante. Em t2, S2 desligado
(sob tenso nula). E inicia-se a ressonncia entre Lr e Cr.
O excesso de corrente ir em relao corrente da carga ir carregar C2 e descarregar C1.
Em t3 a tenso vp se iguala tenso de entrada, E, de modo que C1 est descarregado e o diodo
D1 inicia a conduo da corrente (ir-io). A corrente ir decai linearmente. Durante a conduo
deste diodo enviado sinal para ligar S1 o qual, assim que a corrente ir se tornar menor do que a
corrente absorvida pela carga, em t4, entra em conduo (sob corrente zero).
Quando a corrente por Lr se anula, em t5, a corrente da carga flui inteiramente por S1.
SA2 pode ser desligado sob corrente zero.
S1 permanece conduzindo pelo tempo determinado pela largura de pulso do sinal MLP.
Em t6 o interruptor auxiliar SA1 ligado, a corrente ir se torna negativa, variando
linearmente enquanto S1 conduzir. Quando S1 desligado (sob tenso nula), inicia-se a
ressonncia entre Lr e Cr. C1 se carrega e C2 se descarrega. Controlando-se o atraso no
desligamento de S1 pode-se determinar a velocidade da transio de tenso. Quando vp se anula,
em t7, o diodo D2 volta a conduzir. Caso ainda exista corrente por Lr ela decair linearmente at
se anular, permitindo desligar SA1. Completa-se assim o ciclo.

DSE FEEC UNICAMP

2014

8-9

Eletrnica de Potncia - Cap. 8

J. A. Pomilio

SA2
SA1
S2
S1
i

E
Io
v

0
to

t2

t3

t1

t6

t5

t7

t3-t4: D1, SA2, DA1

t4-t5: S1, SA2, DA1

t4

to-t1: D2, SA2, DA1


t1-t2: S2, SA2, DA1
t2-t3: Ressonncia, DA1, SA2
t5-t6: S1
t6-t7: Ressonncia, SA1, DA2
t7-T:D2

Figura 8.9. Formas de onda do inversor com polo ressonante auxiliar

8.5 Inversor/Retificador MLP com comutao ZVS com circuito auxiliar


Um outro enfoque para se obter comutao suave em topologias em ponte, estejam elas
operando como inversor ou retificador, pelo uso de um circuito auxiliar nico que nas
transies produzem uma tenso e/ou corrente nula pelo interruptor a ser ligado. Seu
funcionamento deve ser tal que seja garantida uma operao tipo MLP, ainda que dentro de
certos limites.
A figura 8.10. mostra um conversor que faz uso de um circuito auxiliar para permitir uma
entrada em conduo suave dos interruptores. O desligamento suave sempre obtido por causa
da presena dos capacitores em paralelo com as chaves. Uma estrutura trifsica tambm
possvel.
A fonte Vf constituda, na verdade, por um capacitor e uma carga resistiva. Sua funo
apenas de oferecer um caminho para a absoro de alguma energia remanescente nos indutores
La e Lb quando o interruptor auxiliar Sa aberto. Idealmente, Sa deve comutar sob corrente nula.
O retificador mostrado opera como fonte de tenso. As indutncias de entrada so de
valor muito mais elevado do que as indutncias La e Lb, de modo que, durante o intervalo de
comutao pode-se considerar constante a corrente de entrada.
A figura 8.11. mostra algumas formas de onda para este conversor.

8.5.1 Princpio de funcionamento


O objetivo criar uma condio favorvel para a entrada em conduo dos interruptores,
uma vez que o desligamento sempre suave.
Suponhamos uma corrente i1 positiva e constante durante o intervalo de comutao. A
corrente circula inicialmente por D1 e D4. No instante to entra em conduo a chave auxiliar, Sa,
e so enviamos comandos para ligar S1 e S4.

DSE FEEC UNICAMP

2014

8-10

Eletrnica de Potncia - Cap. 8

J. A. Pomilio

C2

D1

S1

C1

La

Vf

S2 v
C1

La

Vo

D2

Sa

L1

i1

iLa

Lb

L2
D

v C4

S4

C3

S3

D3

C4
Figura 8.10. Retificador MLP com circuito auxiliar para comutao suave
A corrente por La e Lb cresce linearmente. A tenso sobre cada um destes indutores
Vo/2. Quando a corrente iLa se torna maior do que i1, em t1, deixa de haver corrente por D1 e
D4 e a corrente passa a circular pelos transistores S1 e S4 (que entram em conduo sob corrente
nula). Quando a energia acumulada nos indutores for suficiente para produzir a excurso
necessria da tenso dos capacitores de "snubber", S1 e S4 so desligados (ZVS), em t2.
Inicia-se um processo ressonante, com os capacitores C1 e C4 sendo carregados enquanto
C2 e C3 so descarregados. No instante t3 completa-se o intervalo ressonante, e vC1 e vC4
atingem a tenso Vo, enquanto os diodos D2 e D3 entram em conduo. Durante a conduo
destes diodos envia-se sinal de acionamento para S2 e S3.
Vo

v C1

0
Vo

v C4

0
Vo/2

i La

Ii

v La

-Vo/2

Sa
S1 e S4
S3
S2
to

t1 t2 t3 t4

t5

at to: D1 e D4

t0-t1: D1, D4, Sa

t3-t4: Sa, D2, D3

t4-t6: S2, S3

t8 t9

t6 t7
t1-t2: Sa, S1, S4

t6-t7: C1, C3, S2

t2-t3: Ressonncia: capacitores, Sa

t7-t8: D1, S2

t8-t9: C2, C4, D1

t9-T: D1, D4

Figura 8.11. Formas de onda do retificador com circuito auxiliar para comutao suave.

DSE FEEC UNICAMP

2014

8-11

Eletrnica de Potncia - Cap. 8

J. A. Pomilio

A tenso sobre La e Lb se inverte (para -Vo/2) e a corrente iLa decai linearmente. Quando
iLa se torna menor do que i1 os diodos D2 e D3 deixam de conduzir, e a corrente passa a circular
por S2 e S3.
Em t4, Sa desligado. Caso a corrente por La ainda no tenha sido zerada, a energia
presente na indutncia descarregada sobre Vf. Aps t5 o circuito auxiliar no participa mais do
processo.
Em t6, S3 desligado (ZVS). A corrente i1 provoca a descarga de C1, enquanto C3 vai
sendo carregado. Quando, em t7, vC1 se anula, o diodo D1 entra em conduo. A corrente de
entrada circula por D1 e S2. Em t8 S2 desligado (ZVS), C2 se carrega e C4 se descarrega. Em
t9 D4 entra em conduo, completando o ciclo.

8.6 Referncias Bibliogrficas


D. M. Divan: "The Resonant DC Link Converter: A New Concept in Static Power Conversion".
IEEE Trans. on Industry Applications, Vol 25, no. 2, Mar. 1989, pp. 317-325.
D. M. Divan and G. Skibinski: "Zero-Switching-Loss Inverters for High-Power Applications".
IEEE Trans. on Industry Applications, Vol 25, no. 2, Jul. 1989, pp. 634-643.
L. Malesani, P. Tenti, P. Tomasin and V. Toigo: "High Efficiency Quasi Resonant DC Link
Converter for Full-Range PWM". Proc. of APEC '92, Boston, USA.
R. W. De Doncker and J. P. Lyons: The Auxiliary Resonant Commutated Pole Converter.
IEEE - IAS Annual Meeting, 1990, pp. 1228-1235 (accepted for T-IA).
V. Vlatkovic: A Zero-Voltage Transition, Three-Phase Rectifier/Inverter. VPEC, Current Summer, 1993, Virginia, USA, pp. 11-18.

DSE FEEC UNICAMP

2014

8-12

Eletrnica de Potncia - Cap. 9

J. A. Pomilio

9. INVERSORES E RETIFICADORES
COMUTAO SUAVE

DE

CORRENTE

COM

O estudo que se segue se aplica aos inversores de corrente (aqueles que tem como entrada
uma fonte de corrente CC) e aos retificadores com sada em corrente. Os circuitos para a
realizao de comutao suave empregados em ambas aplicaes so, na maioria das vezes, os
mesmos. Eventualmente um mesmo circuito pode permitir a realizao de comutao suave em
ambas as pontes (retificador/inversor) quando conectadas num arranjo CA/CC/CA.
Tipicamente os inversores de corrente so aplicados no acionamento de grandes
mquinas de corrente alternada, especialmente as de construo mais antiga, cuja isolao no
suporta os elevados dv/dt produzidos por inversores de tenso. Devido alta potncia, em geral
se faz uso de GTOs.
Como caractersticas desejveis para estes circuitos de comutao suave pode-se citar:
Mnimo nmero de componentes adicionais, especialmente os ativos;
Comutao suave de todos os interruptores;
Independncia da corrente de sada e da tenso de entrada;
Funcionamento em MLP;
Mnima sobre-tenso em relao a um conversor MLP convencional.
9.1 Retificador/Inversor com Link CC ressonante em srie
O circuito mostrado na figura 9.1. o de um arranjo de retificador e inversor,
intermediado por um circuito ressonante que permite a comutao sob corrente nula dos
interruptores.
De maneira anloga ao que foi apresentado para os inversores de tenso com link
ressonante, o objetivo aqui produzir uma corrente pelos interruptores das pontes que se anule
periodicamente, de modo que ocorram comutaes no dissipativas.
i Link
retificador
La
Ca
inversor

Lb

Carga RL
(RL)

io
Figura 9.1. Retificador e inversor com link CC ressonante srie
Como o desligamento se d sob corrente nula possvel, em princpio, o uso de tiristores.
Caso se deseje uma freqncia mais elevada no link deve-se utilizar GTOs, uma vez que sua
comutao, alm de mais rpida, pode ser auxiliada por uma adequada corrente de gate.

DSE FEEC UNICAMP

2014

9-1

Eletrnica de Potncia - Cap. 9

J. A. Pomilio

A figura 9.2. mostra a forma da corrente sintetizada sobre a carga. O mtodo de controle
o de Modulao por Densidade de Pulsos - MDP.
A presena do indutor Lb permite um ajuste no nvel contnuo presente na corrente iLink,
uma vez que a corrente mdia pelo ramo LC nula.
io

Figura 9.2. Corrente de sada do inversor com controle MDP.


9.2 Inversores/Retificadores MLP com comutao ZCS
A operao em MLP pode ser obtida, no mais utilizando um link ressonante, mas com
um circuito auxiliar que garanta condies de comutao suave para os interruptores.
A figura 9.3. mostra um retificador com sada em corrente empregando um circuito para
comutao dos GTOs sob corrente nula. Um circuito anlogo, apenas com a inverso na
polaridade do circuito auxiliar pode ser usado para inversores.

Lr
S1

S2

S3
Sa2
D1

Vr

+
Cr

Sa1
S4

S5

Vo

Io

D2

S6

Figura 9.3. Retificador/Inversor com circuito auxiliar para comutao ZCS


Foram adicionados ao circuito bsico 2 interruptores, 2 diodos e um conjunto ressonante,
Lr /Cr.
A limitao deste circuito, mas que tambm est presente em praticamente todas solues
deste tipo, a exigncia de uma mnima corrente de carga para garantir a comutao suave.
A figura 9.4. mostra as formas de onda sobre o capacitor ressonante, os sinais de
comando de alguns interruptores e a forma da tenso de sada, Vo. Note-se a presena dos picos
de tenso na sada, e de significativa sobre-tenso, o que tambm so caractersticas deste tipo de
soluo. A figura 9.5 mostra um detalhe da comutao.

DSE FEEC UNICAMP

2014

9-2

Eletrnica de Potncia - Cap. 9

J. A. Pomilio

Vc

(1+K)Vp

0
S1 e S6
Saux

(1+K)Vp
Vo

Vi
0

-(1+K)Vp

Figura 9.4. Formas de onda da tenso no capacitor, dos sinais de comando e da tenso de sada
9.2.1 Princpio de funcionamento
A idia bsica que o circuito auxiliar desvie a corrente de sada (suposta constante) nos
momentos das comutaes dos GTOs, de modo que estas ocorram sempre sob corrente nula.
Seja Vp a mxima tenso instantnea entre fases. O capacitor Cr est inicialmente
carregado com uma tenso maior do que Vp, de modo que sempre seja possvel polarizar
reversamente os GTOs.
Consideremos que as tenses de entrada esto numa situao em que os interruptores S1
e S6 devam conduzir. Como a entrada do retificador tem caracterstica de fonte de tenso, apenas
1 interruptor de cada semiponte pode conduzir a cada intervalo.
Inicialmente S1 e S6 esto conduzindo. Por eles circula a corrente de sada. A tenso Vo
igual a Vi, ou seja, ao valor instantneo da tenso presente entre as fases conectadas a S1 e S6.
Sobre Cr tem-se uma tenso (1+K).Vp, com K positivo.
Em to as chaves auxiliares so ligadas. A tenso de sada cresce instantaneamente para
(1+K).Vp. Inicia-se uma ressonncia entre Lr e Cr. A corrente de sada comea a circular pelo
circuito auxiliar, diminuindo a corrente fornecida pela ponte retificadora. Em t1 a corrente por S1
e S6 se anula e eles desligam. O sinal de gate deve ser retirado aps este instante.
Entre t1 e t2 ocorre a descarga do capacitor Cr, a corrente constante. Quando a tenso se
anula, os diodos D1 e D2 ficam diretamente polarizados e entram em conduo.
Entre t2 e t3 conduzem Sa1, Sa2, D1 e D2, de modo que Cr permanece com tenso nula e
a corrente de carga dividida pelos 2 ramos do circuito auxiliar.
Em t3 as chaves auxiliares so abertas (sob tenso nula) e o capacitor comea a se
carregar. Embora a polaridade da tenso sobre Cr no se altere, a tenso vista na sada se inverte,
surgindo um pico negativo. A tenso cresce linearmente at que, em t4, S1 e S6 so ligados
novamente. O intervalo entre t3 e t4 deve ser tal que permita ao capacitor recuperar a tenso
(1+K).Vp.
A entrada em conduo dos interruptores da ponte sob corrente nula. Inicia-se uma
ressonncia entre Lr e Cr a qual se conclui quando por Lr circula a totalidade da corrente de
sada, em t5. Neste instante a corrente pelos diodos D1 e D2 nula e eles desligam. A tenso de
sada volta a assumir o valor da tenso presente na entrada do retificador.

DSE FEEC UNICAMP

2014

9-3

Eletrnica de Potncia - Cap. 9

J. A. Pomilio

Saux
S1 e S6
(1+K)Vp
Vo

Vi
0
-(1+K)Vp

Io

0
to

t1

t3

t2

t4

t5

Figura 9.5. Detalhe de chaveamento


9.2.2 Dimensionamento dos componentes
Seja Zo a impedncia do circuito ressonante:
Zo =

Lr
Cr

(9.1)

Para que a corrente absorvida da ponte se anule em t1 necessrio que a corrente


desviada pelo capacitor seja maior do que a corrente de carga:

(1+ K) Vp Vi
> Io
Zo

(9.2)

No caso limite em que a tenso de entrada mxima tem-se:

K Vp
> Io
Zo

(9.3)

O valor do capacitor deve garantir um dv/dt menor do que o mximo estabelecido para os
interruptores:
Cr >

Io max
dv
dt MAX

( )

(9.4)

J o indutor deve limitar o di/dt mximo:


Lr >

(1 + K) Vp + Vp
di
dt MAX

( )

(9.5)

Uma outra condio que deve ser atendida que os interruptores da ponte devem ser
desligados quando toda a corrente de sada estiver fluindo pelo capacitor (ou seja, aps t1) mas

DSE FEEC UNICAMP

2014

9-4

Eletrnica de Potncia - Cap. 9

J. A. Pomilio

antes que a tenso vC caia abaixo de Vi, o que levaria novamente a haver corrente pela ponte.
Seja Toff o tempo necessrio para o efetivo desligamento das chaves da ponte:
Cr

Io max Toff
K Vp

(9.6)

Para assegurar um desligamento sob tenso nula para as chaves auxiliares, deve-se
assegurar que Cr tenha se descarregado totalmente durante o intervalo entre t1 e t2. Assim,
define-se um mnimo tempo que estes interruptores devem permanecer em conduo, que
aproximadamente igual ao intervalo (t2-t1). Para correntes de sada pequenas este intervalo pode
tornar-se excessivamente longo:
( t 2 t1) min =

Cr (1 + K ) Vp
Io min

(9.7)

9.3 Inversores/Retificadores MLP com comutao ZVS


O circuito mostrado na figura 9.6. coloca os elementos ressonantes em paralelo com a
ponte, de modo que a corrente de sada no circula continuamente pela indutncia, como ocorre
no circuito anterior. Alm disso o circuito apresenta pequena dependncia da corrente de carga,
permitindo seu uso numa larga faixa de variao da corrente de sada.
O desligamento dos interruptores sempre ZVS por causa dos capacitores de snubber.
A entrada em conduo tambm do tipo ZVS.

S1

S2

D1

S3

u1
D2
i1
u2

i2

u3

i3

S4

S5

+
v

S6

Sr
Cr

Id

Lr

iL

Figura 9.6. Topologia do conversor operando como retificador com sada em corrente
O retificador controlado por MLP. No caso das formas de onda mostradas na seqncia,
utiliza-se uma estratgia MLP que permite a sntese de uma corrente senoidal de entrada ao
mesmo tempo em que fornece a tenso mdia desejada na sada. A tenso de sada do retificador
apresenta-se com 3 nveis. A corrente de entrada do retificador uma seqncia de pulsos de
amplitude Id na freqncia de chaveamento. A forma senoidal obtida aps uma adequada
filtragem.
Transies de uma tenso mais alta para uma menor ocorrem naturalmente de maneira
suave, uma vez que o GTO que entra em conduo se encontra reversamente polarizado, sendo
necessrio que antes de sua efetiva entrada em conduo o respectivo capacitor se descarregue.

DSE FEEC UNICAMP

2014

9-5

Eletrnica de Potncia - Cap. 9

J. A. Pomilio

Consideremos o intervalo indicado na figura 9.7., no qual a tenso ui1 positiva e a


maior em mdulo.
u

i1

0V

i2

i3

Figura 9.7. Tenses de entrada do retificador


A figura 9.8. mostra a forma da tenso de sada, ud, durante este intervalo. O ciclo de
trabalho, nesta simulao, foi feito constante por facilidade. Note-se a existncia de corrente
pelas 3 fases em cada perodo de chaveamento. O pico negativo presente na tenso de sada tem
amplitude pouco superior mxima tenso entre fases, bem como a sobre-tenso positiva.
A figura 9.9. mostra os sinais de comando para os interruptores e um detalhe da tenso
de sada durante um perodo de chaveamento.
Resonant
commutation

u i1-u i2

u i1 -u i3
0

i1

i2 0

i3 0

Figura 9.8. Tenso de sada e correntes de entrada durante o intervalo .


Consideremos a situao mostrada nas figuras 9.8. e 9.9. em que conduzem inicialmente
S1 e S5. A tenso na sada a mxima tenso de linha de entrada (ui1-ui2). Quando S5 for
desligado, S6 deve entrar em conduo. Como ui2 est mais negativa que ui3, o GTO relativo a S6
est com seu terminal de anodo mais negativo do que o terminal de catodo, ou seja, est
reversamente polarizado. A presena de um sinal de gate no o leva conduo. O que ocorre
com o desligamento de S5 que o capacitor C6 se descarrega (enquanto C5 se carrega) com a
passagem da corrente de sada at que, ao zerar sua tenso, permite a efetiva entrada em
conduo de S6.
O mesmo comportamento ocorre quando S6 desligado e S4 deve conduzir, realizando o
intervalo de livre-circulao.

DSE FEEC UNICAMP

2014

9-6

Eletrnica de Potncia - Cap. 9

J. A. Pomilio

Ou seja, transies de uma tenso maior para uma menor produzem naturalmente
comutaes suaves. O problema est na transio inversa, ou seja, na passagem para uma tenso
mais alta. Esta passagem se faz com o auxlio do circuito auxiliar, como descrito a seguir.
T
S1
S5

S6
S4

ud

S1 S5

S1 S4

S1 S6

Figura 9.9. Sinais de comando dos interruptores e tenso de sada durante perodo de
chaveamento.
Consideremos as formas de onda mostradas na figura 9.10. e que se referem ao final do
intervalo de livre-circulao mostrado na figura 9.9.
Consideremos, por facilidade, que a corrente de sada, Id, seja constante; que a tenso de
sada seja positiva e que o capacitor ressonante, Cr, esteja pr-carregado com uma tenso
negativa uC(0). S1 e S4 esto conduzindo para t<T0.
O processo de desligamento se inicia com a comutao de S1 em T0. Neste momento, as
tenses sobre S5 e S6 so negativas, iguais tenso de linha. A fim de inibir o aumento
desnecessrio destas tenses, S4 mantido em conduo at que se inicie o intervalo ressonante.
u dp
+v*
0
u (0)
C
-v*

ui

ud

iL

Id
0

0
-u i

u (S1)

u (S5)

T0

T1 T2

T4

T3

T5

T6

T7

Figura 9.10. Formas de onda durante a comutao ressonante.


A comutao segue os seguintes intervalos:

Intervalo T0-T1 (Figura 9.11.a):


A corrente de carga Id comea a fluir atravs dos capacitores de snubber C1, C2 e C3,
produzindo uma reduo linear na tenso ud e nas tenses sobre as respectivas chaves.

DSE FEEC UNICAMP

2014

9-7

Eletrnica de Potncia - Cap. 9

J. A. Pomilio

Intervalo T1-T2 (Figura 9.11.b.)


O diodo D1 comea a conduzir quando a tenso ud se iguala tenso presente no capacitor
ressonante, uC(0). Note (fig. 9.10) que uC negativa. Como Cr muito maior do que os
capacitores de snubber, a taxa de crescimento da tenso de sada diminui. Uma tenso de limiar,
v*, com valor adequado ajustada com o objetivo de permitir, com a ocorrncia da ressonncia,
a contra-polarizao dos GTOs que devem entrar em conduo no incio do prximo ciclo.
Quando a tenso de sada atinge esta tenso, em T2, S4 aberta e Sr entra em conduo,
iniciando, de fato, a ressonncia.
Como a diferena entre a tenso inicial em Cr e a tenso de limiar pequena, o intervalo
(T2-T1) suficientemente curto, mesmo para baixas correntes de carga.
C1

C2
S2

S1

C3

D1

S3
D2

Sr
+

S5

S4
C4

S6
C5

uC

Id

Id

C6

(a)
(b)
Figura 9.11. Configurao do circuito nos intervalos (T0-T1) e (T1-T2)

Intervalo T2 a T4 (Figura 9.12.a.)


Enquanto a corrente por Lr no atinge a corrente Id, a tenso no capacitor continua a
diminuir. O pico negativo acontece em T3. A tenso comea a crescer. Em T4 ambos
interruptores que devem entrar em conduo (S1 e S5) encontram-se reversamente polarizados e
podem receber o sinal de acionamento.

Id

Id

IL

IL

(a)
(b)
Figura 9.12. Configurao do circuito nos intervalos (T2-T4) e (T4-T5)

Intervalo T4 a T5 (Figura 9.12.b.)


Durante este intervalo, com ambos interruptores reversamente polarizados, envia-se o
sinal de acionamento. Assim que os respectivos capacitores descarregarem, os GTOs entram em
conduo. No exemplo, S1 o far em T5 e S5 em T6.
Intervalo T5-T6 (Figura 9.13.a.)
Quando iL se torna negativa, a oscilao ressonante continua devido presena do diodo
D2. Em T6 a tenso uC se torna menor do que a tenso entre fases de modo que D1 deixa de
conduzir. O comportamento da ressonncia se altera ligeiramente uma vez que os capacitores de
DSE FEEC UNICAMP

2014

9-8

Eletrnica de Potncia - Cap. 9

J. A. Pomilio

snubber deixam de participar dela. Em T5 a chave S1 entra efetivamente em conduo, enquanto


S5 s o far em T6.

Intervalo T6-T7 (Figura 9.13.b.)


A corrente da carga flui por S1 e S5. A ressonncia continua at que iL se anule. Neste
instante a tenso uC negativa, recuperando a tenso inicial. Completa-se assim o ciclo.

Id

Id

(a)
(b)
Figura 9.13. Configurao do circuito nos intervalos (T5-T6) e (T6-T7)

9.3.1 Dimensionamento dos componentes


Para que, na ressonncia, ocorra a polarizao reversa dos interruptores a tenso de limiar
deve obedecer a:
v* U

(9.8)

onde U o valor de pico da tenso entre fases da entrada.


Os elementos do circuito ressonante so calculados a partir dos seguintes parmetros :
Mxima corrente de carga, IdMax
Mnima corrente de carga que permita comutao suave, Idmin
Mxima sobre-tenso na sada, udMax
Mnimo intervalo de polarizao reversa das chaves que devem entrar em conduo,
td = T5-T4

(9.9)

Esta ltima condio determinada em funo do atraso previsto para o acionamento dos
GTOs devido ao processamento do sinal de comando.
O valor do pico de tenso na sada dado por:

u dp = v *2 + ( Z o I d ) 2

(9.10)

Vamos definir algumas variveis auxiliares:


Impedncia ressonante:
Lr
Zo =
Ce
Capacitncia equivalente:
Ce = C r + 32 Cs

DSE FEEC UNICAMP

(9.11)

(9.12)

2014

9-9

Eletrnica de Potncia - Cap. 9

J. A. Pomilio

Os capacitores de snubber so calculados considerando o mximo dv/dt dos GTOs.


Freqncia de ressonncia:
1
o =
Lr .Ce

(9.13)

Sobre-tenso com mnima corrente de sada:


u dp ( I d min )
m =
U

Sobre-tenso com mxima corrente de sada:


u dp ( I d max )
M =
U

(9.14)

(9.15)

O valor de Zo calculado considerando v*=U:

Zo =

U
I d max

M2 1

(9.16)

Pode-se ento calcular m e determinar uma freqncia de ressonncia que satisfaa eq.
(9.9).

1
2 arcsin
m
o =
t d

(9.17)

Conhecidos Zo e o determinam-se os elementos do circuito ressonante.


As figuras 9.14 e 9.15 mostram resultados experimentais deste circuito, confirmando as
anlises anteriores.

ud

u s1

Figura 9.14. Tenso na sada e sobre S1 (100 V/div) Horiz.:(10 s/div)

DSE FEEC UNICAMP

2014

9-10

Eletrnica de Potncia - Cap. 9

J. A. Pomilio

iL
uC

Figura 9.15 Corrente no indutor Lr (10 A/div), tenso no capacitor Cr (100V/div)


Horiz.: 4s/div

9.3.2 Funcionamento do circuito como inversor


A figura 9.16. mostra as alteraes necessrias para o uso do circuito proposto em um
inversor de corrente.
A figura 9.17. mostra as formas de onda da tenso de entrada do inversor, ud, bem como
os sinais de acionamento dos interruptores que atuam num dado intervalo, no qual a tenso
negativa, significando um fluxo de potncia do motor para a fonte.
Note-se que agora as transies que naturalmente so no-dissipativas so aquelas de uma
tenso menor para uma maior, com o circuito auxiliar atuando na transio da tenso mxima
para a mnima.
Lf

id
S1

S3

S2

carga

iL

e1
+

Lr
Cr

ud

i1
e2

i2

Sr

e3

D2
S4
D1

S5

i3
S6

Figura 9.16. Inversor de corrente com circuito auxiliar para comutao ZVS

DSE FEEC UNICAMP

2014

9-11

Eletrnica de Potncia - Cap. 9

J. A. Pomilio

T
S5
S1

S3
S2

ud

S1 S5

S3 S5

S2 S5

u'
d

u"
d

Figura 9.17. Formas de onda dos sinais de comando e da tenso de entrada do inversor, numa
situao de fluxo de potncia da carga para o retificador.

9.4 Referncias Bibliogrficas


Y. Murai and T. A. Lipo: "High-Frequency Series Resonant DC Link Power Conversion". Proc.
of IEEE-IAS Annual Meet., 1988, pp. 772-779.
G. Moschopoulos and G. Joos: "A Novel Soft-Switched PWM
Rectifier/Inverter". Proc. of PESC '94, Taiwan, June 1994, pp. 978-984.

Current

Source

J. A. Pomilio, L. Rossetto, P. Tenti and P. Tomasin: "Performance Improvement of SoftSwitched PWM Rectifier with Inductive Load". IEEE Trans. on Power Electronics, January
1997.
D. Ciscato, L. Malesani, L. Rossetto, P. Tenti, G.L. Basile, M. Pasti and F. Voelker: "PWM
Rectifier with Low DC Voltage Ripple for Magnet Supply". IEEE Trans. On Industry
Applications, vol. 28, no. 2, March/April 1992, pp. 414-420
S. Buso, L. Rossetto, P. Tenti, P. Tomasin and J. A. Pomilio: "Soft-Switched Current-Fed PWM
Inverter with Space Vector Modulation". Proc. of IEEE-IAS Annual Meeting, 1994.

DSE FEEC UNICAMP

2014

9-12

Eletrnica de Potncia Cap. 10

10.

J. A. Pomilio

CONVERSORES CA-CA:
VARIADORES DE TENSO E CICLOCONVERSORES

Neste captulo sero estudados dois tipos de conversores que, a partir de uma tenso de
entrada alternada, produzem na sada uma tenso tambm alternada mas de caractersticas
distintas, seja em valor eficaz, seja em freqncia, ou em ambas.
Quando se altera apenas o valor da tenso CA, temos os chamados Variadores de Tenso,
enquanto os cicloconversores permitem produzir sada com freqncia distinta daquela presente
na entrada.
10.1

Variadores de tenso

Em algumas aplicaes, alimentadas em corrente alternada (CA), nas quais se deseja


alterar o valor da tenso (e da corrente) eficaz da carga, usual o emprego dos chamados
Variadores de Tenso, tambm designados como Gradadores (Barbi), Contatores Estticos
(Labrique e Santana), Controladores (Rashid; Sen).
Como aplicaes tpicas podem-se citar, dentre outras:
aquecimento (controle de temperatura);
reguladores de tenso;
controle de intensidade luminosa em lmpadas incandescentes;
acionamento de motores CA;
partida suave de motores de induo;
compensao de reativos em sistemas de potncia (RCT, CCT).
Os dispositivos semicondutores de potncia empregados em tais conversores so,
tipicamente, tiristores, uma vez que se pode contar com a ocorrncia de comutao natural. Em
aplicaes de baixa potncia pode-se fazer uso de TRIACs, enquanto para potncia mais elevada
utilizam-se 2 SCRs em antiparalelo, como mostra a figura 10.1.

Vi.sin(wt)

Vi.sin(wt)
carga

carga

Figura 10.1 - Variador de tenso CA (monofsico) com TRIAC e com SCR.


Dois tipos de controle so normalmente empregados: o controle liga-desliga e o controle
de fase.
10.1.1 Controle Liga-Desliga
Este tipo de controle usado em situaes em que a constante de tempo da carga muito
grande em relao ao perodo da rede CA, como em sistemas de aquecimento.
O controle consiste simplesmente em ligar e desligar a alimentao da carga (em geral uma
resistncia). O intervalo de conduo e tambm o de bloqueio do interruptor tipicamente de
muitos ciclos da rede.
Quando a carga do tipo resistivo, tanto o incio da conduo quanto seu final podem
ocorrer em situaes em que tenso e corrente so nulas (incio e final de cada semiciclo da rede)

DSE FEEC - UNICAMP

2014

10-1

Eletrnica de Potncia Cap. 10

J. A. Pomilio

tem-se, ento, o chamado controle por ciclos inteiros. Sua vantagem o de praticamente eliminar
problemas de Interferncia Eletromagntica (IEM) devido a baixos valores de di/dt e dv/dt
produzidos por este tipo de modulao.
Escolhe-se uma base de tempo contendo muitos ciclos da tenso de alimentao. Dentro do
perodo escolhido, a durao do fornecimento de potncia carga varia desde um nmero mximo
inteiro de semiciclos at zero. A preciso do ajuste depende, assim, da base de tempo utilizada. Por
exemplo, numa base de 1 segundo existem 120 semiciclos. O ajuste da tenso aplicada carga pode
ter uma resoluo mnima de 1/120.
Um mtodo de se conseguir o controle usar um gerador de sinal triangular, de freqncia
fixa que comparado com um sinal CC de controle. O sinal dente de serra estabelece a base de
tempo do sistema. O sinal de controle CC vem do circuito de controle da temperatura. A potncia
entregue carga varia proporcionalmente a este sinal. A figura 10.2 ilustra este funcionamento.
Durante n ciclos a carga permanece conectada alimentao, enquanto fica m desconectada.
T
n

Vrampa
Vc

Tenso sobre a carga

Figura 10.2 - Operao de controle por ciclos inteiros.


A tenso eficaz aplicada carga (considerando o perodo T) dada por:

Voef =

Vi
2

n
2
Vi2 [sin (t )] d(t )

2 ( n + m ) 0

(10.1)

n
= Vef
n+m

(10.2)

onde Vi o valor de pico da tenso de entrada (senoidal); Vef o respectivo valor eficaz e a
relao entre o nmero de ciclos de alimentao da carga dividido pelo nmero total de ciclos
controlveis, podendo ser interpretada como a razo cclica do controlador.
Em termos do impacto deste tipo de controle sobre a qualidade da energia eltrica,
embora no se tenha problema de IEM, tem-se a produo de variao de tenso no alimentador
em virtude da carga estar ou no conectada. Isto pode, potencialmente, violar normas que versam
sobre este assunto (IEC 61000-3-3).
10.1.2 Controle de fase
No chamado Controle de Fase, em um dado semiciclo da rede, o interruptor (tiristor)
acionado em um determinado instante, fazendo com que a carga esteja conectada entrada por
um intervalo de tempo menor ou igual a um semiciclo. Os valores de tenso, corrente e potncia

DSE FEEC - UNICAMP

2014

10-2

Eletrnica de Potncia Cap. 10

J. A. Pomilio

na carga dependero, no apenas de ngulo de disparo, mas tambm do tipo de carga alimentada,
conforme se ver na seqncia.
10.2

Circuitos monofsicos

10.2.1 Carga Resistiva


Para um variador de tenso CA, cujo circuito e formas de onda esto mostrados na figura
10.3 para uma carga resistiva, o desligamento do SCR se dar no momento em que a corrente cai
abaixo da corrente de manuteno do componente. Obviamente as formas de onda da tenso e da
corrente na carga so as mesmas.
S1
i(t)
Ro
vi(t)

S2

vo

Tenso de entrada e pulsos de disparo

ngulo de disparo

Tenso sobre a carga

Corrente na carga

Figura 10.3 - Circuito e forma de onda de variador de tenso CA monofsico alimentando carga
resistiva.
O valor eficaz da tenso aplicada carga resistiva :

Vo ef =

1
1 sin( 2 )
( Vi sin()) 2 d = Vi +

2 2
4

(10.3)

onde: vi(t)=Vi . sin () e = t


o ngulo de disparo do SCR, em radianos, medido a partir do cruzamento da tenso com o
zero.
A figura 10.4 mostra a variao da tenso eficaz de sada como funo do ngulo de
disparo, supondo conduo simtrica de ambas chaves.
O fator de potncia dado pela relao entre a potncia ativa e a potncia aparente. Como
a carga resistiva, a potncia ativa aquela dissipada em R, dependendo, assim, do valor eficaz
da tenso de sada.
DSE FEEC - UNICAMP

2014

10-3

Eletrnica de Potncia Cap. 10

J. A. Pomilio

Como a corrente da fonte a mesma da carga, o fator de potncia simplesmente a


relao entre a tenso eficaz de sada e a tenso eficaz de entrada, ou seja, apresenta exatamente
o mesmo comportamento mostrado na figura 10.4.
Tenso de sada (ou Fator de Potncia)
1

0.5

[rad]
2

Figura 10.4 - Tenso de sada (sobre uma carga resistiva), normalizada em relao ao valor
eficaz da tenso de entrada.
0

A amplitude da componente fundamental da corrente sobre a carga dada por:

sin( 2 ) [ cos(2 ) 1]
Vh1 = Vi
+
+
2
(2 ) 2

(10.4)

A variao das componentes harmnica da tenso na carga est mostrada na figura 10.5 e
sendo dada por:
Vh ( 2 k 1) =

cos[ 2 (k 1) ]
Vi
k2 k + 1
cos( 2 )
cos( 2 k )

+ 2

2
2
2 k (k 1)
2 k ( k 1) 2 k ( k 1)
2 k ( k 1) 2

(10.5)

para k inteiro e maior que 1.


Amplitude normalizada das harmnicas

Harmnica 1
0.8

0.6

0.4

Harmnica 3

0.2

Harmnica 5
Harmnica 7
0

0.5

1.5

2.5

Figura 10.5 - Amplitude dos harmnicos de tenso (normalizado em relao amplitude da


tenso de entrada), para carga resistiva.

DSE FEEC - UNICAMP

2014

10-4

Eletrnica de Potncia Cap. 10

J. A. Pomilio

Na figura 10.6 tem-se, para um ngulo de disparo de 90o, o espectro da tenso (e da


corrente) na carga. Note que, normalizando em relao ao valor da tenso de entrada, os valores
coincidem com os previstos na figura 10.5.

Figura 10.6 Espectro da tenso sobre a carga (=90o).


10.2.2 Carga indutiva
A figura 10.7 mostra topologia e formas de onda tpicas em um variador de tenso, para
alimentao monofsica, tendo como carga uma indutncia pura. Esta configurao tpica de
um Reator Controlado por Tiristor (RCT).
A operao, neste caso, s possvel para ngulos de disparo entre 90o e 180o. Observe
que o aumento do ngulo de disparo implica numa reduo do valor eficaz da corrente. Este
efeito pode ser interpretado como um aumento da indutncia vista pela rede, considerando
apenas a componente fundamental da corrente, a qual est sempre 90 atrasada da tenso. Ou
seja, consegue-se uma indutncia (reatncia) varivel com o ngulo de disparo.
Se o disparo ocorrer para um ngulo inferior a 90o, a corrente pelo indutor S1 no ter se
anulado quando ocorrer o pulso para S2, de modo que S2 no poder entrar em conduo. Aps
alguns instantes a corrente ir a zero, desligando S1, o qual, ao receber o novo pulso de disparo,
entrar novamente em conduo. Desta forma, ao invs de se ter uma corrente CA sobre a
indutncia, ela ser uma corrente unidirecional. A figura 10.8 ilustra este comportamento.
Uma alternativa para garantir uma corrente bidirecional , ao invs de enviar apenas um
pulso de disparo, manter o sinal de comando at o final de cada semi-ciclo. Isto faz com que o
variador de tenso se comporte como um curto, mantendo uma corrente CA, mas sem controle.
A corrente obedece seguinte expresso:
i(t ) =

Vi
[ cos( ) cos(t )]
L

(10.6)

O valor eficaz da tenso de sada :

Vo ef = Vi

sin( 2 )
+

DSE FEEC - UNICAMP

(10.7)

2014

10-5

Eletrnica de Potncia Cap. 10

J. A. Pomilio

S1
i(t)
L
vi(t)

S2

Figura 10.7 - Circuito e formas de onda de variador de tenso CA com carga indutiva.

Figura 10.8 Formas de onda para ngulo de disparo menor que 90o (pulso estreito).
A figura 10.9 mostra a variao do valor desta tenso (normalizado em relao tenso
de entrada), como funo do ngulo de disparo.
As amplitudes das componentes fundamental e harmnicas (mpares) so mostradas na
figura 10.10 e valem, respectivamente:
Vh1 =

2 Vi
sin(2 )
+

2

DSE FEEC - UNICAMP

(10.8)

2014

10-6

Eletrnica de Potncia Cap. 10

Vh ( 2 k 1) =

J. A. Pomilio

2Vi sin (2k) sin[2(k 1)]

2k
2(k 1)

(10.9)

Tenso eficaz de sada


1

0.5

/2

[rad]

Figura 10.9 Tenso de sada (valor eficaz), normalizada, para carga indutiva.
Componentes harmnicas normalizadas
1

1a
0.5

a
5

/2

2.5

Componentes harmnicas normalizadas da corrente


1

1
0.5

/2

2.5

Figura 10.10 Amplitude (normalizada) das harmnicas da tenso e da corrente sobre uma carga
indutiva.

DSE FEEC - UNICAMP

2014

10-7

Eletrnica de Potncia Cap. 10

J. A. Pomilio

10.2.3 Carga RL
Quando a carga alimentada possui caracterstica resistivo-indutiva existe tambm uma
limitao em termos do mnimo ngulo de conduo, o qual depende da impedncia da carga, Z.
A figura 10.11 mostra circuito e formas de onda tpicas.
Considerando uma situao de conduo descontnua (na qual a corrente por cada um dos
tiristores vai a zero dentro de um semiciclo), temos que em t1 o tiristor S1, que est diretamente
polarizado, acionado. A corrente cresce e, mesmo com a inverso da polaridade da tenso de
entrada, o SCR continua conduzindo, at que sua corrente caia abaixo do valor de manuteno
(em t2). O outro tiristor, S2, recebe o pulso de comando em t3, iniciando o semiciclo negativo da
corrente, a qual se extinguir em t4.
Z=

R 2 + (L)

(10.10)

L
= tg 1
R

(10.11)
S1
i(t)
L
S2

vi(t)

200V
vi(t)
-200V
40A
i(t)

-40A
200V
vL(t)

-200V
t1

t2 t3

t4

Figura 10.11 - Variador de tenso ca monofsico e carga RL.


O intervalo controlvel do circuito para ngulos de disparo na faixa . Para
ngulo menores que obtm-se corrente unidirecional (caso o pulso de disparo seja de curta
durao), ou conduo constante (caso o pulso de gate seja largo).
Supondo que a corrente inicial pelo indutor seja nula, a expresso para a corrente no
semiciclo positivo :
t

Vi
(10.12)
io ( t ) =
sin(t ) sin( ) e tg ( )

Z o valor obtido da eq. (10.10) para a freqncia da rede.


A corrente se anula para um ngulo de extino, , obtido pela soluo numrica de:

sin( ) = sin(

DSE FEEC - UNICAMP

) e tg ( )

(10.13)

2014

10-8

Eletrnica de Potncia Cap. 10

J. A. Pomilio

O SCR conduz por um ngulo =. A tenso eficaz de sada :

Vo ef =
10.3

Vi
1
sin( 2 ) sin( 2 )

2
2
2

(10.14)

Variadores de tenso trifsico

A figura 10.12 mostra diferentes possibilidades de conexes de variadores de tenso e


cargas trifsicas.
Carga

Carga

(a)

(b)
Carga
Carga

(d)
(c)

Figura 10.12 - Topologias de variadores de tenso trifsicos:


(a) Com carga em Y; (b) Com controlador em Y;
(c) Com variador e carga em ; (d) Com variador em .

10.3.1 Carga resistiva


Nos casos em que a conexo em Y, se o neutro (N) estiver conectado, cada fase
comporta-se como no caso monofsico apresentado anteriormente. Em situaes em que o neutro
no estiver ligado, podem ocorrer 2 casos:
a) Conduzem todas as 3 fases
A corrente em cada fase dada pela relao entre a tenso de cada fase e a respectiva
resistncia da carga.
b) Conduzem apenas 2 fases
A corrente presente nas fases em conduo dada pela relao entre a tenso de linha e a
associao em srie das cargas das respectivas fases.
Para um ngulo de disparo entre 0 e 60o, medidos, em cada fase, em relao ao incio do
semiciclo da tenso fase-neutro, tem-se a situao indicada na figura 10.13 (para um ngulo de
disparo de 42o), ou seja, conduo simultnea de 2 ou 3 tiristores. Para um ngulo entre 60 e 90,
apenas 2 tiristores conduzem, cada um deles por um intervalo contnuo de 120. Para ngulos
entre 90 e 150, conduzem 2 tiristores, mas existe um intervalo em que a corrente se anula, como
mostra a figura 10.14 para um ngulo de 108o.

DSE FEEC - UNICAMP

2014

10-9

Eletrnica de Potncia Cap. 10

J. A. Pomilio

Na situao mostrada na figura 10.14, como os tiristores deixam de conduzir antes que se
d o disparo da outra fase, o pulso de disparo de uma fase deve ser tambm enviado ao tiristor da
outra fase que deve conduzir, para que exista um caminho para a corrente.
Para ngulos de disparo maiores que 150 no existe conduo simultnea de 2 tiristores,
de modo que no existe corrente por nenhuma das fases.
20A

-20A
20A

-20A
20A

-20A
5ms

10ms

15ms

20ms

25ms

30ms

Figura 10.13 - Formas de onda de corrente em controlador trifsico em Y (disparo a 42o).


20A

-20A
20A

-20A
20A

-20A
0s

5ms

10ms

15ms

20ms

25ms

30ms

Figura 10.14 - Formas de onda de corrente em controlador trifsico em Y (disparo a 108o) .


Para tenses de linha com amplitude Vi, as tenses eficazes em cada fase da carga, para
cada intervalo so:
Para 0 60o :

1 sin( 2 )
Vo ef = 3 Vi +

8
6 4

1/ 2

(10.15)

Para 60o 90o :


Vo ef

1 3 sin(2 )
= 3 Vi +
+
16
12

DSE FEEC - UNICAMP

1/ 2

3 cos(2 )

16

2014

(10.16)

10-10

Eletrnica de Potncia Cap. 10

J. A. Pomilio

Para 90o 150o :


Vo ef

1 5 sin( 2 )
3 cos( 2 )
= 3 Vi +
+

16
16

24 4

1/ 2

(10.17)

A conexo do variador de tenso em possvel quando se tem acesso aos terminais das
cargas. Uma vantagem que as correntes de fase so menores do que as correntes de linha, o que
reduz as exigncias relativas capacidade de corrente dos tiristores.
Para carga resistiva, a faixa de controle se estende de 0 a 180 graus. A tenso eficaz de
fase tem a mesma expresso do circuito monofsico, afinal, o controle feito sobre cada fase
individualmente. O ngulo de disparo medido em relao s tenses de linha.

Vo ef

Vi
=
2

1
sin( 2 )
+

1/ 2

(10.18)

A figura 10.15 mostra formas de onda tpicas de uma corrente de fase e uma corrente de
linha resultante.
A corrente de fase possui, tipicamente, todos os harmnicos mpares. No entanto, como a
carga est em , as harmnicas mltiplas mpares da terceira harmnica no aparecem na
corrente de linha. Desta forma, a corrente de linha ser menor do que aquela obtida da relao
convencional de um circuito trifsico, ou seja, Ia < 3 Iab . A mesma figura mostra o espectro
das correntes, evidenciando a no existncia das harmnicas citadas.
40A

-40A
60A

-60A
5ms

10ms

15ms

20ms

25ms

30ms

40A

0A
50A

0A
0Hz

0.5KHz

1.0KHz

1.5KHz

2.0KHz

2.5KHz

3.0KHz

Figura 10.15 - Formas de onda de corrente de fase (superior) e corrente de linha (inferior) para
conexo em . Espectro das correntes de fase (superior) e de linha.
DSE FEEC - UNICAMP

2014

10-11

Eletrnica de Potncia Cap. 10

J. A. Pomilio

10.3.2 Carga indutiva (em Y sem neutro)


De modo anlogo ao que ocorre no caso monofsico, existem comportamentos diferentes
dependendo do ngulo de disparo dos tiristores.
Para ngulos menores que 90 graus, os SCRs conduzem continuamente, no havendo
controle sobre a carga.
Para ngulos entre 90 e 120 graus existem instantes em que 2 fases conduzem e outros
em que as 3 fases tm corrente. Pode-se determinar o ngulo no qual uma das fases deixa de
conduzir, levando o circuito ao estado em que apenas 2 fases operam. A figura 10.16 mostra a
corrente em uma fase, para um ngulo de disparo de 108o.

Corrente de fase

5ms

10ms

15ms

20ms

25ms

30ms

Figura 10.16 - Corrente de fase para carga indutiva e disparo entre 90 e 120 graus.
Quando o ngulo de disparo est na faixa entre 120 e 150 graus existem apenas intervalos
em que conduzem 2 fases. A corrente se apresenta em pulsos simtricos que se iniciam no
ngulo e se anula no instante , simtrico em relao ao ngulo de 150o. A figura 10.17 mostra
as formas de onda da tenso e da corrente de fase. O segundo pulso observado se deve ao fato de
que a operao correta do circuito exige um pulso longo de gate (com durao de 120 graus),
possibilitando um caminho de retorno para a corrente de uma das outras fases.
Para ngulos de disparo maiores que 150o no ocorre conduo.

5ms

10ms

15ms

20ms

25ms

30ms

Figura 10.17 - Tenso e corrente de fase, carga indutiva, para disparo entre 120 e 150o
Na conexo em , com carga indutiva, repete-se o comportamento descrito anteriormente
de que cada fase opera como no caso monofsico. A corrente de linha tambm no apresenta os
mltiplos mpares da terceira harmnica.

DSE FEEC - UNICAMP

2014

10-12

Eletrnica de Potncia Cap. 10

J. A. Pomilio

10.3.3 Carga RL
De maneira anloga ao que foi descrito para o caso monofsico, a anlise de cargas RL
faz uso de mtodos numricos, devido impossibilidade de obteno de solues analticas. A
figura 10.18 mostra formas de onda tpicas, nas quais, para um dado ngulo de disparo tem-se
conduo de 2 ou de 3 fases, com o ngulo de anulamento da corrente sendo funo do ngulo de
disparo e do fator de potncia da carga.
10A

-10A
10A

-10A
10A

-10A
5ms

10ms

15ms

20ms

25ms

30ms

Figura 10.18 - Correntes de linha (conexo Y) em carga RL.

10.4

Exemplo de aplicao

Capacitor Chaveado a Tiristor (CCT) e Reator Controlado a Tiristor (RCT)


Consideremos o circuito mostrado na figura 10.19, no qual tem-se uma linha de
transmisso, na qual so inseridos, na metade de seu comprimento, um CCT e um RCT.
A conexo do capacitor se d com os tiristores funcionando como chaves estticas, que
permanecem continuamente em conduo. J para a conexo do indutor, faz-se um controle do
ngulo de disparo. Como cargas indicam-se resistncias, as quais alteram o carregamento da
rede.
L1 (20mH) R1(.1 )

L2 (20mH) R2(.1 )

Vm

VL

V1
40
C=100uF

40

L=100mH

Figura 10.19 Rede eltrica com compensadores de reativos.

10.4.1 Linha sem compensao


Neste caso no esto em funcionamento nem o CCT, nem o RCT. Como se observa na
figura 10.20, existe uma queda de tenso ao longo da linha. Alm disso, constata-se tambm uma
abertura angular entre as tenses terminais, devido ao carregamento da linha.

DSE FEEC - UNICAMP

2014

10-13

Eletrnica de Potncia Cap. 10

J. A. Pomilio

0V

0s

50ms

V1

100ms

Vm

150ms

200ms

VL

Figura 10.20 Tenses ao longo da linha, sem compensao.

10.4.2 CCT atuando e sada de carga


Inicialmente tem-se a carga total inserida no circuito (20). A colocao do capacitor no
circuito (80 ms) faz a tenso no centro da linha aumentar, tornando-se maior do que a tenso na
prpria entrada (sobre-compensao). Na carga tem-se uma tenso com amplitude praticamente
igual da entrada.
Em 150 ms, 50% da carga desconectada, elevando a tenso de sada. Na corrente,
observa-se uma correspondente reduo.
Nos transitrios de conexo do CCT e de sada da carga tm-se pequenas distores
devido s condies de tenso no capacitor e corrente nos indutores.
A figura 10.21 mostra as formas de onda de tenso e de corrente no circuito.
10A
I(L1)
I(L2)

-10A

50ms

100ms

V1

Vm

150ms

200ms

VL

Figura 10.21 Formas de onda de tenso e de corrente com atuao do CCT e manobra de carga.

DSE FEEC - UNICAMP

2014

10-14

Eletrnica de Potncia Cap. 10

J. A. Pomilio

10.4.3 CCT atuando, sada de carga e atuao do RCT


Neste caso, aps a desconexo de 50% da carga, o RCT entra em funcionamento de modo
a corrigir a elevao na tenso de sada.
A figura 10.22 mostra tal funcionamento, com a carga sendo desconectada em 100ms e o
RCT passando a atuar em 170ms. Note-se que a ao do RCT permite, ao consumir parte da
potncia reativa inserida no sistema pelo CCT, recuperar o valor desejado para a tenso na carga.
A corrente distorcida produzida pelo RCT, ao circular pelo circuito, provoca distores
tambm nas tenses, como mostra a figura 10.23. A incluso de um filtro de harmnicas
(principalmente a 3a), permite uma substancial reduo na distoro que se observa na tenso,
como se v na figura 10.24.
10A
I(L1)

I(L2)

I(RCT))

-10A
200V

-200V
20ms

50ms

100ms

V1

150ms

Vm

200ms

250ms

300ms

VL

Figura 10.22 Formas de onda com CCT (fixo), desligamento de 50% da carga e atuao do
RCT.
4.0A
I(L2)
I(L1)

I(RCT)

-4.0A
200V

-200V
250ms

260ms

270ms

280ms

290ms

300ms

Figura 10.23 - Detalhe da distoro harmnica introduzida pelo SVC

DSE FEEC - UNICAMP

2014

10-15

Eletrnica de Potncia Cap. 10

J. A. Pomilio

10A

i(RCT)

I(L1)

I(L2)

I(filtro)
SEL>>
-10A
200V

-200V
220ms

240ms

260ms

280ms

300ms

Figura 10.24 Formas de onda com atuao de filtro de 3a harmnica.

10.5

315ms

Cicloconversores com comutao natural

Cicloconversores so associaes de retificadores controlados (como os vistos no


captulo dos conversores CA-CC), de maneira que cada um dos retificadores produza, sobre a
carga, tenses com valores mdios opostos, como ilustra a figura 10.25, para o caso de entradas
trifsicas e sada monofsica.
Aplicao tpica deste tipo de circuito no acionamento de grandes motores CA (induo
ou sncrono), na faixa de centenas ou milhares de kVA, em baixas velocidades, como ocorre em
monhos, por exemplo, para fabricao de cimento. Dada a alta potncia requerida, no
possvel utilizar transistores. Uma vez que a aplicao exige freqncias baixas sobre a carga,
torna-se possvel utilizar tiristores com comutao natural.
Outra aplicao na alimentao ferroviria em 16 e 2/3 Hz, existente em alguns trechos
de ferrovias europias. Cicloconversores, com entrada em 50Hz, tem substitudo os conversores
rotativos anteriormente usados. Ainda no setor ferrovirio, h locomotivas diesel-eltricas, cujos
geradores (acionados por motores diesel) fornecem uma tenso em 400Hz. Um cicloconversor
reduz esta freqncia para fazer o acionamento de motores de induo utilizados na trao, com
freqncias at 50/60Hz.
O transformador que acopla os barramentos CC serve para, nas comutaes entre os
semiciclos limitar a corrente que eventualmente circularia entre os retificadores, por causa do
atraso na comutao dos tiristores em funo de se estar alimentando uma carga com
caracterstica indutiva. Dependendo da estratgia de comando dos conversores, ou do tipo de
carga alimentada, este transformador pode no ser necessrio, desde que se garanta que no
ocorrer conduo simultnea dos conversores.

+
Io

Vr

Vo

Vr

+
Figura 10.25 Cicloconversor com entrada trifsica e sada monofsica.

DSE FEEC - UNICAMP

2014

10-16

Eletrnica de Potncia Cap. 10

J. A. Pomilio

A figura 10.26 mostra forma de onda sobre a carga (resistiva) em um cicloconversor com
entrada e sada monofsicas. Observe que o ngulo de disparo vai se alterando de modo que a
tenso mdia na carga acompanhe uma variao senoidal. Neste caso tem-se uma entrada em
50Hz e uma sada em 5 Hz.
A figura 10.27 mostra o espectro da tenso, podendo-se verificar a presena da
componente de 5 Hz e harmnicas significativas nos mltiplos de 100Hz (freqncia da rede
retificada).
No caso de uma carga RL (como um motor), a prpria indutncia da carga atua como um
elemento de filtragem, o que levar a uma reduo na ondulao da corrente. Por outro lado,
como se utilizam SCRs, os mesmos s desligam quando a corrente por eles se anula, de modo
que a tenso instantnea sobre a carga pode apresentar valores negativos, como se observa na
figura 10.28. A componente fundamental da corrente apresenta-se atrasada em relao tenso,
de modo que o fator de potncia menor do que um. Esta defasagem faz com que existam
intervalos de tempo, dentro de cada semiciclo da tenso na carga, em que existe fluxo de energia
da rede para a carga (quando tenso e corrente tm mesmas polaridades) e intervalos em que a
energia flui da carga para a rede (quando tenso e corrente tm polaridades opostas).

Figura 10.26 Formas de onda sobre a carga (resistiva) em cicloconversor com entrada e sada
monofsicas.

Figura 10.27 Espectro da tenso mostrada na fig. 10.27

DSE FEEC - UNICAMP

2014

10-17

Eletrnica de Potncia Cap. 10

J. A. Pomilio

Figura 10.28 Formas de onda com carga indutiva.


No caso de cargas trifsicas, pode-se fazer uso de trs conversores como o mostrado na
figura 10.25. A forma de onda da tenso de linha, supondo uma carga com caracterstica
indutiva, apresenta-se como mostra a figura 10.29. Dado o fato da entrada ser trifsica, a
ondulao da tenso entre fases apresenta-se com uma freqncia 6 vezes maior que a da rede
CA, de modo que se espera uma ondulao na corrente significativamente menor do que aquela
mostrada na figura 10.28. Pode-se ainda utilizar um arranjo como o mostrado na figura 10.30, no
qual utilizam-se apenas 18 SCRs, no entanto, a pulsao da tenso na carga ocorre numa
freqncia de apenas 3 vezes maior que a freqncia da rede.

Figura 10.29 Forma de onda de sada (1 fase) em cicloconversor com entrada trifsica.
Rede CA

Figura 10.30 Cicloconversor com entrada e sada trifsicas.

DSE FEEC - UNICAMP

2014

10-18

Eletrnica de Potncia Cap. 10

10.6

J. A. Pomilio

Conversor em Matriz

Desde que esta topologia foi proposta em 1980 por Venturini, tem recebido muita ateno
devido sua simplicidade conceitual. No entanto, sua efetiva aplicao tem sido muito restrita
devido implementao prtica, especialmente em termos das comutaes no-ideais dos
interruptores.
Como aspectos positivos tm-se:
A ausncia de elementos acumuladores de energia, pois no h indutores nem capacitores no
conversor, apenas interruptores.
Maior eficincia, quando comparado com um sistema composto por retificador e inversor, no
qual haveria 4 interruptores no caminho da corrente, contra 2 neste conversor.
Facilidade de operao em 4 quadrantes, com possibilidade de obter-se qualquer forma de
onda de tenso e de corrente na sada, e qualquer forma de corrente na entrada.
A grande limitao deste conversor, como citado, reside em problemas de comutaes
dos interruptores. Observe-se na figura 10.31, onde est ilustrado um conversor com entrada e
sada trifsicas, que a conduo de 2 interruptores de um mesmo ramo coloca em curto-circuito a
entrada. Devido ao fato de no se conhecer a priori a forma de onda das correntes,
principalmente da carga, e necessidade de se garantir um caminho para tais correntes (se esta
tiver um comportamento indutivo) a lgica de comando pode se tornar complexa e dependente
da observao de todas as tenses e correntes presentes na entrada e na sada.
Sra
Ssa

D1

S1

S2

D2

Sta
G
Srb

Ssb

b
Stb

Src
Ssc

Stc

Figura 10.31 Conversor em matriz, com entrada e sada trifsicas.


Os interruptores so bidirecionais em tenso e em corrente, o que significa que devem ser
capazes de conduzir e de bloquear em ambos sentidos. Uma vez que no existem tais
componentes, eles devem ser realizados a partir da associao de outros como, por exemplo, dois
MOSFETs, ou dois transistores e dois diodos, como tambm mostra a figura 10.31. Em ambos os
arranjos ilustrados, o sinal de comando pode ser nico, entrando em conduo o transistor que
estiver diretamente polarizado.
O problema da comutao pode ser ilustrado pelo exemplo da figura 10.32, onde se tem
um conversor com entrada e sada monofsicas. Suponhamos que no momento analisado tanto a
tenso de entrada quanto a de sada estejam com as polaridades indicadas e que a corrente da
carga seja positiva. Ao ser ligada, a chave Sa conduzir uma corrente positiva. No momento do
desligamento, deve ser ligada a chave Sb de modo a dar continuidade corrente (pois a carga tem
caracterstica indutiva). Como as chaves no so ideais, os tempos de comutao podem fazer

DSE FEEC - UNICAMP

2014

10-19

Eletrnica de Potncia Cap. 10

J. A. Pomilio

com que duas situaes igualmente crticas surjam: se Sa abrir antes que Sb entre em conduo,
surgir um pico de tenso, devido no existncia de um caminho para a corrente da carga. Por
outro lado, se Sb conduzir antes que Sa tenha bloqueado, tem-se um curto-circuito aplicado na
fonte, levando a um surto de corrente. Ambas situaes so potencialmente destrutivas para os
componentes.
O esforo atual dos pesquisadores que atuam nesta rea o de implementar tcnicas de
comutao que garantam a operao segura deste conversor.
Sa i
i
a
o

R
+
v

Sb

v
i

Figura 10.32 Conversor em matriz, com entrada e sada monofsicas.


Considere o conversor com entrada bifsica e sada monofsica, como mostrado na figura
10.33. Uma possvel estratgia de comutao segura exige que os comandos dos interruptores
ligados em cada ramo sejam independentes (embora, na conexo emissor comum, pudessem ser
comandados pelo mesmo sinal).
Suponha vi>0 e vo>0 e ainda que |vo|<|vi|. Neste caso devem conduzir S1(D2) para aplicar
tenso positiva na sada, caso io>0. Se a corrente for invertida (io<0), quem deve conduzir
S2(D1). Como, em princpio, no se sabe o comportamento da carga, deve-se aplicar sinal para
ambos os transistores.
Para se aplicar uma tenso nula na carga (de modo a ajustar o valor mdio desejado em
vo), desligam-se S1 e S2 e ligam-se S3 e S4 (ambos, pois no se sabe a polaridade de io).
O problema que o desligamento dos transistores mais lento do que a entrada em
conduo. Neste caso, a conduo simultnea de S1, S2, S3 e S4 colocaria a entrada em curto.
Para evitar esse acontecimento preciso adotar o seguinte procedimento, que exige o
comando independente dos transistores.
a) identificar a polaridade da corrente de entrada ii.
b) Desligar o transistor que no est efetivamente conduzindo (S1, se ii<0; S2 se ii>0).
c) Ligar S3 e S4 (j que no mais h possibilidade de curto-circuito na entrada).
d) Desligar o outro transistor ligado fonte.
Na comutao seguinte repete-se o procedimento de desligamento seqencial para S3 e
S4, dependendo da polaridade de io.
Observa-se que o procedimento de comando exige a medio dos valores isntantneos
das correntes no circuito. No conversor trifsico-trifsico, a complexidade, obviamente, cresce
consideravelmente.
Diferentemente do que ocorre nos cicloconversores, em que s possvel sintetizar
formas de onda na sada com freqncia abaixo da freqncia da entrada, neste caso, como so
utilizados interruptores totalmente controlveis (transistores ou GTOs), pode-se operar tanto
abaixo quanto acima da freqncia da entrada. Topologias alternativas, com sada monofsica,
ou com entrada e sada monofsicas tambm so possveis.

DSE FEEC - UNICAMP

2014

10-20

Eletrnica de Potncia Cap. 10

J. A. Pomilio

D1

D2

ii

io

S1

S2
S3

D3

va

Vo
Vi

vb

S4

D4

Figura 10.33 Conversor em matriz, com entrada bifsica e sada monofsica.

Figura 10.34. Formas de onda obtidas em


A MCT BASED MATRIX CONVERTER WITH MINIMIZED COMMUTATION TIMES AND ENHANCED
WAVEFORM QUALITY, by P W Wheeler, J C Clare, and L Empringham

DSE FEEC - UNICAMP

2014

10-21

Eletrnica de Potncia Cap. 10

10.7

J. A. Pomilio

Referncias Bibliogrficas

Francis Labrique e Joo Jos Esteves Santana: Electrnica de Potncia. Edio Fundao
Calouste Gulbekian Lisboa, 1991
P. C. Sem: Principles of Electric Machines and Power Electronics. John Wiley & Sons, 2nd
Ed., 1997
Muhammad H. Rashid: Power Electronics: Circuits, Devices, and Applications. Prentice Hall,
Inc., 2nd Ed., 1993
Ivo Barbi: Eletrnica de Potncia, Edio do Autor Florianpolis, 1997
S. M. Deckmann e J. A. Pomilio: Condicionamento de Energia Eltrica e Dispositivos
FACTS. Apostila, FEEC, UNICAMP, 1998.
M. Venturini: A new sine wave in, sine wave out, conversion technique eliminates reactive
elements. Proc. of Powercon 7, 1980.
J-H Youm e B-H Kwon: Switching technique for current controlled AC-to-AC converters.
IEEE Trans. on Industrial Electronics, vol. 46, no. 2, April 1999.
P W Wheeler, J C Clare, and L Empringham: A Mct Based Matrix Converter With Minimized
Commutation Times And Enhanced Waveform Quality, International Conference on Power
Electronics, Machines and Drives, 2002.

DSE FEEC - UNICAMP

2014

10-22

Eletrnica de Potncia - Cap. 11

J. A. Pomilio

11.DIMENSIONAMENTO DE SISTEMAS DE DISSIPAO DE CALOR


PARA DISPOSITIVOS SEMICONDUTORES DE POTNCIA
11.1

Introduo

A circulao de corrente eltrica por qualquer bipolo provoca uma dissipao de potncia
igual ao produto do quadrado da corrente pela resistncia do caminho percorrido. Tal potncia
dissipada converte-se, essencialmente, em calor (efeito Joule). As relaes entre potncia e
energia so indicadas abaixo:
1 W = 0,239 cal/s
1 W.s = 1 J
1 cal = 4,187 J
O objetivo deste estudo fornecer subsdios para estabelecer critrios para o
dimensionamento de sistemas de dissipao do calor produzido por componentes eletrnicos,
especialmente semicondutores de potncia (diodos, transistores, tiristores, etc.), buscando a
proteo de tais componentes, tendo como meta fundamental a elevada confiabilidade dos
equipamentos nos quais os dispositivos so empregados. Deve-se tambm buscar volumes,
massas e custos to reduzidos quanto possveis.
Os dispositivos semicondutores atuais so praticamente todos de silcio. Este material tem
temperatura de fuso superior a 1400 C. Por qual razo, ento, os fabricantes especificam uma
mxima temperatura de operao da juno em torno de 150 C?
A temperatura interna de um dispositivo semicondutor determina a quantidade de
portadores livres (eltrons e lacunas) que, por sua vez, responsvel pela corrente de fuga que
existe quando o dispositivo deveria estar bloqueado. O efeito combinado da tenso de bloqueio
com a corrente de fuga e a temperatura pode levar ruptura do dispositivo, neste caso,
provocando uma excessiva dissipao de potncia no componente e levando sua destruio.
A mxima temperatura da juno especificada pelos fabricantes aquela que garante que
o componente ser capaz de bloquear a tenso prevista. Assim, um diodo para 500 V somente
ser capaz de manter-se desligado e suportando tal tenso se sua temperatura de juno no
exceder o limite dado (por exemplo, 150 C). Se a temperatura for maior do que esta, o diodo
no ser capaz de bloquear os 500 V previstos.
.
11.2

Clculo da potncia dissipada

Uma primeira dificuldade para a escolha de um dissipador conhecer com alguma


preciso a potncia que ser dissipada pelo dispositivo semicondutor. Uma estimativa pode ser
feita a partir de dados de catlogo, lembrando que os tempos especificados esto sempre
associados a condies precisas de acionamento (no caso de transistores) e das cargas
alimentadas. As condies reais de cada aplicao podem diferir bastante de tais situaes de
teste, de modo que se exige do projetista um cuidado especial nesta estimativa inicial das perdas
no componente. Outro modo de estimativa por simulao, desde que os modelos do
dispositivos sejam confiveis.
O clculo das potncias deve ser feito, via de regra, pelo produto dos sinais de tenso e
corrente sobre o componente em questo.

DSE FEEC UNICAMP

2014

11-1

Eletrnica de Potncia - Cap. 11

J. A. Pomilio

Consideremos para fins de exemplo as formas de onda indicadas na figura 11.1. Os


valores da potncia mdia em cada sub-intervalo so calculados na seqncia.
Potncia
p=v.i

v
V1

I1

t0

Vo
t1 t2 t3

Io
t4

t5

Figura 11.1 Exemplo de sinais de tenso, corrente e potncia para clculo de potncia mdia
dissipada.

a)

Intervalo (t1-t0)

i( t ) = Io

(11.1)

v ( t ) = V1

(11.2)

t1

P1 =

1
Io V1 dt
T t0

(11.3)

P1 =

Io V1 (t1 t 0 )
T

(11.4)

b)

Intervalo (t2-t1)

i( t ) = Io +

( I1 Io ) ( t t1)
( t 2 t1)

(11.5)

Se Io << I1 e se colocar a referncia de tempo em t1, a equao (11.5) simplifica-se para:

I1
t
tq
onde tq = t2-t1.
i( t ) =

DSE FEEC UNICAMP

(11.6)

2014

11-2

Eletrnica de Potncia - Cap. 11

J. A. Pomilio

v ( t ) = V1

P2 =

1
V1 ( I1 Io) ( t 2 2 t12 )
V
1

Io

(
t
2

t
1
)

V
1

(
I
1

Io
)

t
1
+

T
2 ( t 2 t1)

(11.7)

Usando (11.6) ao invs de (11.5), tem-se:


P2 =

V1 I1 tq
2T

(11.8)

c) Intervalo (t3 - t2)


i (t) = I1
v ( t ) = V1 + ( Vo V1)

( t t 2)
( t 3 t 2)

(11.9)

Sendo Vo << V1 e deslocando o incio da integrao para t = t2


t

v ( t ) = V1 1
td
onde td = (t3 - t2)

P3 =

(11.10)

1
I1 ( Vo V1) ( t 32 t 2 2 )
I
1

V
1

(
t
3

t
2
)

I
1

(
Vo

V
1
)

t
2
+

T
2 ( t 3 t 2)

(11.11)

Simplificadamente tem-se:
P3 =

I1 V1 td
2T

(11.12)

d) Intervalo (t4 - t3)


i (t) = I1
v (t) = Vo
P4 = I1 Vo

( t 4 t 3)
T

(11.13)

e) Intervalo (t5 - t4)


i( t ) = I1 + ( Io I1)

( t t 4)
( t5 t 4)

DSE FEEC UNICAMP

(11.14)

2014

11-3

Eletrnica de Potncia - Cap. 11

v ( t ) = Vo + ( V1 Vo)

P5 =

J. A. Pomilio

( t t 4)
( t 5 t 4)

(11.15)

1
( t5 2 t 4 2 )
[
]
I
1

Vo

tj

I
1

V
1
+
Io

Vo

Vo

I
1

t
4

T
2 tj

( Io I1) ( V1 Vo) ( t5 3 t 4 3 )

t 4 ( t 5 2 t 4 2 ) + t 4 2 ( t 5 t 4)
2
3
tj

(11.16)

onde tj= t5 - t4
Simplificadamente:

t
i( t ) = I1 1
tj
t
v ( t ) = V1
tj

(11.17)
(11.18)

Usando as equaes (11.18) e (11.17) tem-se:


P5 = V1 I1

tj
6T

(11.19)

A potncia mdia dissipada ser:


P = P1 + P2 + P3 + P4 + P5

(11.20)

Os picos de potncia no exemplo dado so:


Pp1 = V1 I1 , em t = t2
Pp2 =

(11.21)

( t 4 + t 5)
V1 I1
, em t =
2
2 2

(11.22)

claro que as linearizaes das curvas de corrente e tenso por si s constituem uma
simplificao e, portanto, implicam em erros. O uso de bom senso, atuando de maneira
moderadamente conservativa fundamental para um clculo seguro.
Alguns osciloscpios digitais possuem a funo produto e at mesmo a sua integral,
facilitando o clculo (o valor integrado deve ser dividido pelo perodo de chaveamento). Este o
mtodo mais indicado especialmente em regime chaveado. Para sinais contnuos, a potncia ,
obviamente, o produto dos valores de tenso e corrente. Na ausncia dos equipamentos e/ou
recursos citados, deve-se obter os sinais de tenso e corrente e aproxim-los, em partes, por
funes de fcil integrao.

DSE FEEC UNICAMP

2014

11-4

Eletrnica de Potncia - Cap. 11

J. A. Pomilio

11.2.1 Diodos
Usualmente a tenso de conduo dos diodos de potncia da ordem de 1 V, valor este
que aumenta quanto maior for a tenso do componente, devendo-se verificar o valor dos
manuais. O efeito da resistncia de conduo pode ser, em geral, desconsiderado. A dissipao
no estado bloqueado pode ser desprezada em funo de seu pequeno valor em comparao com
as perdas em conduo.
A figura 11.2 indica uma situao de aplicao tpica de diodos, qual seja, uma ponte
retificadora trifsica, operando, assim, em baixa freqncia de comutao. O fator dominante
aquele relativo s perdas em conduo. Para um clculo analtico aproximado da potncia mdia,
pode-se considerar a tenso de conduo constante (Vd) e utilizar-se o valor mdio da corrente.
Como a freqncia de comutao baixa, as perdas relativas a este termo podem ser
desprezadas.
A corrente mdia pode ser estimada, conhecida a potncia consumida pela carga,
lembrando-se que por cada diodo circula 1/3 da corrente total. Assim, para uma entrada de 200V
(valor eficaz), tem-se uma tenso retificada de cerca de 300V. Supondo uma carga de 150 , a
corrente mdia pelo diodo ser de 0,66A. Para uma queda de tenso de 2 V, tem-se uma potncia
mdia de 1,32W.
J para a determinao da potncia de pico, como se deve conhecer o valor de pico da
corrente, uma estimativa analtica mais difcil, uma vez que a forma da corrente depende da
impedncia da linha trifsica e ainda de eventuais indutncias parasitas das conexes, que podem
alterar o valor do pico da corrente.
Alguns catlogos de diodos fornecem grficos indicando a potncia ou energia dissipada
pelo componente em funo da forma de onda da corrente.
20W

potncia

Carga

-0W
400V

20A

tenso

corrente
-10V

-1A
0s

4ms

8ms

12ms

16ms

20ms

Figura 11.2. Tenso, potncia e corrente em um diodo de uma ponte retificadora trifsica com
filtro capacitivo.
A figura 11.3 mostra as formas de onda tpicas de um diodo. As perdas devido
recombinao reversa so, em geral, desprezadas, uma vez que durante o tempo de decaimento
da corrente a tenso baixa. Somente quando atingido o pico negativo da corrente reversa
que a tenso comea a crescer. Neste caso a potncia dissipada dada por:

Pr = Q rrn Vr f
Qrrn

(11.25)

: carga de recombinao reversa relativa ao intervalo t5

DSE FEEC UNICAMP

2014

11-5

Eletrnica de Potncia - Cap. 11

J. A. Pomilio

Vr
f

: tenso reversa
: freqncia de repetio
Para a entrada em conduo, como o intervalo t1 muito rpido, no se leva em
considerao a potncia a dissipada.
t3
t1

dir/dt

dif/dt
i=Vr/R

iD

Vfp

Von

vD
-Vr

trr

Qrr

t4 t5
Vrp

t2

Figura 11.3 Formas de onda tpicas de um diodo rpido.

11.2.2 Tiristores
Em geral os tiristores so empregados em circuitos conectados rede. Em funo do tipo
de carga alimentada sua corrente pode assumir diferentes formas. O clculo da potncia mdia
pode ser feito analogamente ao que foi indicado para os diodos, pois esta uma situao de pior
caso (ngulo de conduo de 180o). A queda de tenso em conduo em torno de 1,4 V,
devendo-se verificar nos manuais o valor correto.
11.2.3 Transistores
a) Em regime contnuo
Se o transistor (bipolar ou MOSFET) estiver operando em sua regio ativa, a potncia por
ele dissipada simplesmente o produto da corrente pela tenso. Caso os valores no sejam
constantes, a potncia mdia dissipada pode ser calculada pelo produto da corrente e tenso com
valores RMS.
b) Em regime chaveado
Em aplicaes em que o transistor usado como interruptor, como em fontes chaveadas
ou amplificadores classe D, deve-se considerar as perdas em conduo e as perdas de comutao
(chaveamento).
Formas de ondas tpicas de tenso e corrente pelo componente esto indicadas na figura
11.4. Os valores mdio e de pico podem ser calculados (estimados) de acordo com o que foi
indicado anteriormente, para formas de onda genricas. Note que, em relao s formas de onda
da figura 11.1, tem-se um agravante que a corrente de recombinao reversa do diodo, que se
soma corrente do transistor, aumentando significativamente o pico de potncia dissipada na
entrada em conduo do transistor.

DSE FEEC UNICAMP

2014

11-6

Eletrnica de Potncia - Cap. 11

200V

J. A. Pomilio

100A

tenso
corrente
L
0V

0A
10KW

Potncia

0W

20.0us

30.0us

40.0us

50.0us

60.0us

66.5us

Figura 11.4. Formas de onda tpicas de potncia em um transistor utilizado em fonte chaveada
com carga indutiva.
No caso de transistores bipolares, a tenso de saturao est em torno de 0,4V (verifique
o valor no manual especfico). Para conexo Darlington este valor cresce para cerca de 1,2V,
uma vez que o transistor no entra na regio de saturao. A corrente no estado bloqueado pode,
em geral, ser negligenciada para o clculo da potncia.
Para um IGBT, o valor da tenso de conduo maior, situando-se entre 3 e 5 V, a
depender do componente. O valor deve ser verificado no catlogo do fabricante.
Um clculo preliminar da potncia dissipada no componente deve ser feito antes da
montagem do circuito a partir dos dados de manual. Com o funcionamento do equipamento
deve-se verificar as formas de onda reais e reconsiderar o dimensionamento do sistema de
dissipao.
Os manuais de transistores de potncia, em geral, indicam os tempos caractersticos de
chaveamento para cargas resistivas e indutivas, devendo-se empregar os tempos mximos
estipulados para o dimensionamento preliminar. Uma vez que o desempenho do componente
fortemente influenciado pelo circuito de acionamento da base/gate, pela carga e por componentes
parasitas, um dimensionamento mais rigoroso s ser possvel aps o funcionamento do
equipamento.
Como regra geral, deve-se buscar o chaveamento mais rpido possvel embora isto possa
trazer problemas de interferncias e surgimento de picos de tenso e/ou corrente devido aos
elevados di/dt e dv/dt e aos componentes indutivos e capacitivos (parasitas ou no) do circuito.
Medidas para reduo destes tempos ou tcnicas de chaveamento sem perdas podem ser
encontradas fartamente na bibliografia especializada.
Neste ponto sugere-se a consulta a inmeros artigos publicados pela Associao
Brasileira de Eletrnica de Potncia SOBRAEP, seja nos anais das diversas edies do
Congresso Brasileiro de Eletrnica de Potncia, seja na revista Eletrnica de Potncia, que pode
ser livremente acessada atravs de http://www.sobraep.org.br.
Os transistores MOSFET produzem menores perdas de chaveamento, pois seus tempos de
subida e queda da corrente de dreno so menores que os obtidos para a corrente de coletor dos
transistores bipolares ou IGBTs, sendo indicados para aplicaes em freqncias elevadas. No
entanto, possuem maiores perdas de conduo que os transistores bipolares equivalentes. Suas
perdas em conduo podem ser preliminarmente aproximadas pelo produto da resistncia entre
dreno e fonte (RDSon) pelo quadrado da corrente, ponderando-se pelo ciclo de trabalho. No
entanto, como RDS se altera (cresce) com a elevao da temperatura necessrio, em projetos
mais acurados, considerar tal efeito. Para IGBTs, como para os bipolares, faz-se o clculo
utilizando a tenso Vce e a corrente de coletor.

DSE FEEC UNICAMP

2014

11-7

Eletrnica de Potncia - Cap. 11

11.3

J. A. Pomilio

Mecanismos atuantes em um dissipador de calor

11.3.1 Dissipao por Conveco


A dissipao por conveco a que ocorre pela movimentao do ar na regio onde se
encontra o dissipador de calor.
A Taxa de Calor [J/s] dissipado dada por:
Q=h A (Ts -Tf)

(11.26)

h = coeficiente individual de transporte de calor


A = rea do dissipador
Ts = temperatura de superfcie
Tf = temperatura do ar circunstante
De acordo com esta equao, para melhorar a dissipao pode-se aumentar a rea do
dissipador ou aumentar o coeficiente individual de transporte de calor, o qual pode ser melhorado
alterando a geometria do dissipador, alterando a orientao do dissipador (deixando-o em
posio horizontal ou vertical, de modo a facilitar o fluxo do ar) ou forando passagem do ar pelo
dissipador (ventilao forada).

11.3.2 Dissipao por Radiao


O segundo fenmeno que permite dissipao de calor por radiao, no qual a energia
transportada por ondas eletromagnticas. Neste caso, a Taxa de Calor dissipado dada por:
Q=

A (Ts4 - Tf4)

(11.27)

= constante de Boltzmann = 5,67 10 -8 W/m2K4


=emissividade
Ts = temperatura de superfcie
Tf = temperatura do fludo (ar)
A nica varivel que pode ser alterada para o aumento da eficincia a emissividade ( ),
a qual funo apenas do tipo de acabamento da superfcie que irradia o calor.
Da tabela 11.1 nota-se que a anodizao do alumnio (material normalmente utilizado nos
dissipadores) altera a emissividade de 0,04 para cerca de 0,85, o que melhora a Taxa de Calor
radiado em cerca de 20 vezes.
A cor da superfcie influencia apenas na absorvitividade de radiao, mas este no o
mecanismo pelo qual o dissipador absorve o calor do componente eletrnico, uma vez que o
calor absorvido por conduo trmica (contato entre as superfcies). O fato do dissipador estar
anodizado na cor preta ou na cor natural no influencia na dissipao.

DSE FEEC UNICAMP

2014

11-8

Eletrnica de Potncia - Cap. 11

J. A. Pomilio

Tabela 11.1 Absortividade e emissividade de radiao do alumnio em funo do acabamento


superficial
absortividade

emissividade

Anodizao Preto

0.86

0.86

1.00

Anodizao Azul

0.67

0.87

0.77

Anodizao Bronze

0.73

0.86

0.85

Anodizao Verde

0.66

0.88

0.75

Anodizao Vermelho

0.57

0.88

0.65

Anodizao Amarelo

0.47

0.87

0.54

Anodizao Natural

0.35

0.84

0.42

Sem Anodizar

0.26

0.04

6.50

Define-se a grandeza resistncia trmica como uma medida da dificuldade do fluxo de


calor entre 2 meios:
Rt =

T
1
=
P
(h A )

(11.28)

T: diferena de temperatura entre regies de transferncia de calor


P: potncia mdia dissipada
A utilizao de grande nmero de aletas para aumentar a rea de troca de calor. A
resistncia trmica entre o dissipador e o ambiente, Rdta, para uma placa plana quadrada
aproximadamente dada por:
Rtda =

3,3
W

C f0.25 + 650

Cf
A
o

(11.29)
o

: condutncia trmica (a 77 C) [W/( C.cm)]

W: espessura do dissipador [mm]


A: rea do dissipador [cm2]
Cf: fator de correo devido posio e tipo de superfcie
Tabela 11.2 Valores de condutncia trmica para diferentes materiais:
Material
(W/oC.cm)
Alumnio
2,08
Cobre
3,85
Lato
1,1
Ao
0,46
Mica
0,006
xido de berlio
2,10

DSE FEEC UNICAMP

2014

11-9

Eletrnica de Potncia - Cap. 11

J. A. Pomilio

O fator Cf varia com a posio do dissipador, sendo prefervel uma montagem vertical
horizontal por criar um efeito chamin.
Tabela 11.3Valores para Cf: para dissipador de alumnio
Corpo anodizado
corpo brilhante
Montagem vertical
0,43
0,85
Montagem horizontal
0,5
1,00
O valor efetivo da resistncia trmica do dissipador pode ser significativamente reduzido
por circulao forada de ar, como indicado na figura 11.5.
1
R
0.8

0.6

0.4

0.2

10

11

12

13

14

v (m/s)
Figura 11.5 Variao relativa de Rtda com ventilao forada.

11.4

Comportamento em regime permanente: potncia mdia


Nos dispositivos semicondutores de potncia o calor decorrente do efeito Joule
produzido na pastilha semicondutora, fluindo da para ambientes mais frios, como o
encapsulamento do dispositivo e o ambiente. Este fluxo de calor depende de fatores como o
gradiente de temperatura e as caractersticas trmicas dos meios e materiais envolvidos.
Em geral se faz uma analogia com um circuito eltrico, mostrado na figura 11.6, sendo a
potncia mdia representada por uma fonte de corrente. As temperaturas nos ambientes indicados
(juno, cpsula, ambiente) so anlogas s tenses nos respectivos ns, enquanto as resistncias
trmicas so as prprias resistncias do modelo.
R
Tj

tjc

R
Tc

tca

R tcd

Ta

R tda

P
Td

Figura 11.6. Equivalente eltrico para circuito trmico em regime permanente (incluindo
dissipador).
Via de regra a temperatura ambiente (Ta) considerada constante e o objetivo do
dimensionamento garantir que a temperatura da juno semicondutora (Tj) no ultrapasse um
dado valor mximo. As resistncias trmicas entre juno e cpsula (Rtjc) e entre cpsula e

DSE FEEC UNICAMP

2014

11-10

Eletrnica de Potncia - Cap. 11

J. A. Pomilio

ambiente (Rtca) so dados do componente, existindo nos manuais. Eventualmente se omite o


valor da resistncia entre cpsula e ambiente caso seu valor seja elevado e seguramente seja
utilizado algum dissipador de baixa resistncia trmica.
A equao tpica do modelo :
Tj = Ta + P . (Rtjc + Rtca)

(11.30)

Exemplo 1:
Sejam os seguintes dados iniciais (a potncia mdia j foi calculada ou estimada por
algum mtodo):
P = 20 W
Rtjc = 2oC/W (dado de catlogo)
Rtca = 10oC/W (dado de catlogo)
Ta = 40oC (arbitrado pelo projetista em funo do local de instalao)
Tjmax = 120oC (dado de catlogo)
Destes dados determina-se que:
Tc = Ta + P . Rtca = 240oC
Tj = Tc + P . Rtjc = 280oC

11.4.1 Dissipador de calor


Pelos dados de exemplo 1 verifica-se que uma situao de tal tipo levaria destruio do
dispositivo, uma vez que seria ultrapassada a sua mxima temperatura de juno.
Considerando que no seja possvel reduzir a potncia mdia dissipada e que no h
como alterar as resistncias trmicas (a menos que se substitua o componente por algum de outro
tipo) e ainda que a temperatura ambiente no pode ser reduzida significativamente, a alternativa
para a proteo do semicondutor colocar um dispositivo de baixa resistncia trmica entre o
encapsulamento e o ambiente (entre a juno e o encapsulamento no possvel faz-lo). A este
elemento colocado junto ao encapsulamento se diz dissipador de calor. Tal associao em
paralelo de resistncias trmicas (veja a figura 11.6) permite reduzir a resistncia equivalente
entre ambiente e encapsulamento e, assim, reduzir as temperaturas da cpsula e,
conseqentemente, da juno.
Desprezemos inicialmente a resistncia trmica entre a cpsula e o dissipador (Rtcd). No
exemplo dado e usando o modelo, tem-se:
Tj max = Ta + ( Rtjc + Rteq ) P
Rteq =

(11.31)

(Rtca Rtda )

(Rtca + Rtda )
Rteq = 2oC/W
Rtda = 2,5oC/W
A figura 11.7 mostra perfis tpicos de dissipadores.
Na montagem do componente semicondutor sobre o dissipador existe uma resistncia
trmica entre o encapsulamento e o corpo do dissipador, a qual determinada, principalmente,
pelo ar contido entre os corpos, devido s rugosidades e no alinhamento das superfcies. Este
fato pode ser minimizado pelo uso de pastas de silicone ou outro tipo de material que seja bom
condutor trmico e isolante eltrico. Caso seja necessrio isolar eletricamente o corpo do

DSE FEEC UNICAMP

2014

11-11

Eletrnica de Potncia - Cap. 11

J. A. Pomilio

componente do dissipador utiliza-se, em geral, isoladores de mica ou de teflon, que apresentam


uma resistncia trmica adicional entre cpsula e dissipador.
Recorde-se aqui que, normalmente, a parte metlica do corpo dos componentes
eletrnicos est ligada eletricamente a um dos terminais do mesmo. Por exemplo, comum que a
cpsula de um transistor esteja conectada ao coletor. Caso seja necessrio isolar eletricamente o
corpo do componente do dissipador utiliza-se, em geral, isoladores de mica ou de teflon, que
apresentam uma resistncia trmica adicional entre cpsula e dissipador.
Tabela 11.4 Valores tpicos de resistncia trmica entre cpsula e dissipador

Tipo de cpsula
TO - 3

TO - 66

TO - 220AB

Tipo de isolador
s/ isolador
teflon
mica
s/ isolador
mica
mylar
s/ isolador
mica

c/ pasta
0,1
0,7 a 0,8
0,5 a 0,7
0,15 a 0,2
0,6 a 0,8
0,6 a 0,8
0,3 a 0,5
2,0 a 2,5

Rtcd (oC/W)
s/ pasta
0,3
1,25 a 1,45
1,2 a 1,5
0,4 a 0,5
1,5 a 2,0
1,2 a 1,4
1,5 a 2,0
4,0 a 6,0

Obs.: mica e mylar com espessura de 50 m a 100 m.

DSE FEEC UNICAMP

2014

11-12

Eletrnica de Potncia - Cap. 11

J. A. Pomilio

Figura 11.7 Perfis tpicos de dissipadores (Semikron Semicondutores)

DSE FEEC UNICAMP

2014

11-13

Eletrnica de Potncia - Cap. 11

11.5

J. A. Pomilio

Comportamento em regime transitrio: potncia de pico

Quando a potncia dissipada no semicondutor apresenta pulsos de potncia preciso


verificar a proteo do componente no apenas em relao ao valor mdio sobre ele mas tambm
em relao aos picos de dissipao.
Durante a ocorrncia do pico de potncia ocorre a elevao da temperatura da juno
embora no ocorra variao nas temperaturas do encapsulamento e do dissipador (que dependem
da potncia mdia) devido maior capacidade trmica da cpsula e, especialmente, do
dissipador. Tal capacidade trmica relaciona-se com o tipo de material utilizado e seu volume.
Na analogia eltrica utilizada anteriormente, ela se comporta como uma capacitncia.
O clculo da temperatura da juno em tal regime transitrio feito utilizando uma
grandeza chamada impedncia trmica que leva em considerao a capacidade trmica da
juno. O valor da impedncia trmica, Ztjc, obtido de curvas normalizadas presentes nos
manuais de componentes semicondutores de potncia. A figura 11.8 mostra uma curva tpica de
impedncia trmica, normalizada em relao resistncia trmica entre juno e cpsula.
Estas curvas tomam por base pulsos quadrados de potncia que, via de regra, no
apresentam tal formato. Como se v na figura 11.9, os pulsos reais devem ser normalizados de
maneira a que o valor de pico e a energia (rea sob o pulso) se mantenham. Com o ciclo de
trabalho obtido pela diviso da largura do pico retangular pelo perodo de chaveamento,
seleciona-se a curva adequada e se obtm o valor de Ztjc (normalizado ou no). Calculada a
temperatura do encapsulamento (a partir da potncia mdia) obtm-se o valor da temperatura da
juno no instante do pulso de potncia.

Zt/Rt

=0.5

=0.1

0.1

=0.05

0.01
1 10

0.001

0.01

0.1

tp

pulso nico

Figura 11.8. Curvas tpicas de impedncia trmica para picos de potncia.

DSE FEEC UNICAMP

2014

11-14

Eletrnica de Potncia - Cap. 11

J. A. Pomilio

Pd(t)
Pp

A1

Pj(t)

A1=A2
tp

Pulso normalizado
Pp

A2
T

Figura 11.9. Normalizao do pulso de potncia.

tp =

1
Pd ( t ) dt
Pp 0

(11.32)

tp
T

Uma vez determinada a temperatura relativa potncia mdia pode-se calcular a


temperatura de pico que se tem na juno utilizando estes dados:
Tj p = Tc + Pp Z tjc ( tp, )

(11.33)

Exemplo 2:
Rtjc = 2o C/W (dado de catlogo)
Rtca = 5o C/W (dado de catlogo)
Rtcd = 2o C/W (associado ao tipo de isolao entre cpsula e dissipador)
Rtda = 3o C/W (dissipador escolhido previamente)
Ztjc = 0,05o C/W (dado de catlogo)
Tjmax = 150o C (dado de catlogo)
Ta = 40o C (arbitrado pelo projetista)
P = 20W (calculado ou estimado previamente)
Pp = 1000W (calculado ou estimado previamente)
Em relao potncia mdia:
Rtca (Rtcd + Rtda )

Tj = Ta + P Rtjc +
Rtca + Rtcd + Rtda

DSE FEEC UNICAMP

(11.34)

2014

11-15

Eletrnica de Potncia - Cap. 11

J. A. Pomilio

Tj = 130 oC (o componente est protegido em relao potncia mdia)


Tc = 90 oC
Em relao ao pico de potncia
Tj = Tc + Pp . Ztjc = 140 oC

(11.35)

O componente tambm est protegido nos transitrios. Caso a temperatura calculada da


juno ultrapassasse o valor mximo seria necessrio recalcular o dissipador para que a
temperatura da cpsula fosse baixa o suficiente para permitir a elevao na juno decorrente do
pulso de potncia.

11.6

Clculo de dissipadores

Neste item indicam-se alguns critrios a serem adotados no dimensionamento de


dissipadores. Os valores de potncia sero dados como ponto de partida mas nas situaes reais
devero ter sido calculados a partir de dados de manual ou de observao das formas de onda
sobre o componente.
A temperatura de trabalho da juno deve ser 20% a 30% menor que seu valor mximo, para
permitir a proteo do componente sem superdimensionar o dissipador.
Para ambientes nos quais no se faa um controle rgido da temperatura deve-se usar uma
temperatura ambiente de 40oC (exceto se for possvel a ocorrncia de temperaturas ainda mais
elevadas).
Caso o dissipador fique dentro de algum bastidor ou caixa na qual a temperatura possa se
elevar acima dos 40oC deve-se considerar sempre a mxima temperatura do ar com o qual o
dissipador troca calor. conveniente, falta de maiores informaes utilizar o valor de 40oC e
verificar aps a entrada em operao do prottipo a verdadeira temperatura ambiente.
Deve-se verificar a necessidade do uso de isoladores (mica, teflon ou mylar) e no
desconsiderar suas resistncias trmicas.
O emprego de pastas trmicas sempre recomendado e se deve considerar tambm sua
resistncia trmica.

Exemplo 3:
Rtjc = 1oC/W (dado de catlogo)
Rtca = 35oC/W (dado de catlogo)
Rtcd = 0,7oC/W (isolador e pasta)
Ztjc = 0,01oC/W (dado de catlogo)
P = 20W
Pp = 5 kW
Tjmax = 150oC
Ta = 40oC
a) Clculo em regime permanente
Tj = 0,8 . Tjmax = 120oC
Tj = Ta + P . (Rtjc + Rteq)
Rteq = 3oC/W

DSE FEEC UNICAMP

2014

11-16

Eletrnica de Potncia - Cap. 11

Rteq =

J. A. Pomilio

Rtca (Rtcd + Rtda ) )


Rtca + Rtcd + Rtda

Rtdamax = 2,58oC/W
O dissipador trmico selecionado deve possuir uma resistncia trmica inferior
calculada. Por exemplo:
Rtda = 2oC/W
Assim o novo Rteq ser 2,5oC/W.
b) Clculo em regime transitrio
Tc = Ta + Rteq . P = 90oC
Tjp = Tc + Ztjc . Pp = 140 oC >120o C
Como, no transitrio ultrapassa-se o valor de Tj estabelecido preciso redimensionar o
dissipador, a partir de um valor admissvel para Tc.
Tcmax = Tj - Ztjc . Pp
Tcmax = 70oC
Tcmax = Ta + Rteq . P
Rteq = 1,5oC/W
Rtda = 0,86oC/W

(11.36)

Assim, para proteo do dispositivo contra a potncia mdia dissipada e os pulsos de


potncia nos transitrios, deve-se usar um dissipador com resistncia trmica de 0,8oC/W. Outra
possibilidade usar um dissipador com resistncia trmica maior mas fazendo uso de ventilao
forada.

11.7

Fontes de calor distribudas

Componentes idnticos so freqentemente montados prximos em placas, quando um


nico dispositivo no pode dissipar toda a potncia projetada, por exemplo, um conjunto de
transistores em paralelo em um regulador srie para alta corrente. Cada dispositivo dissipa
praticamente uma mesma frao da potncia total. A mxima temperatura ocorrer no centro da
placa, com uma distribuio parablica de temperatura, com o mnimo nas bordas. A diferena
de temperatura entre as bordas e qualquer ponto da placa dada por:
T=

q
( L2 X 2 )
2 KA

(11.37)

L: distncia entre a borda e o centro da placa [cm]


K: condutividade trmica do material da placa [cal/s.cm.C]
A: seo transversal da placa [cm]
X: distncia, a partir do centro, onde se quer saber a temperatura [cm]
q: potncia distribuda entre o centro da placa e o ponto X [cal/s]

DSE FEEC UNICAMP

2014

11-17

Eletrnica de Potncia - Cap. 11

11.8

J. A. Pomilio

Refrigerao forada

Sistemas eletrnicos de alta potncia freqentemente utilizam refrigerao com


circulao forada de lquidos. Em geral os componentes so montados em placas metlicas de
cobre ou alumnio, atravs da qual circula o lquido refrigerante, normalmente por condutores
ocos soldados placa.
gua provavelmente o melhor lquido para resfriamento em termos de densidade,
viscosidade, condutividade trmica e calor especfico. Para operao de longa durao deve-se
prever uso de gua destilada e deionizada. Se a temperatura esperada puder cair abaixo do ponto
de solidificao ou acima do de ebulio deve-se adicionar outro lquido gua, como o
ethylene glycol o que tambm previne a corroso do cobre ou alumnio usado nos dutos.
O clculo do sistema de refrigerao relativamente elaborado, utilizando frmulas
aproximadas e indicadas nas referncias e que no sero tratadas aqui.

11.9

Referncias bibliogrficas

B.W.Williams: Power Electronics, Devices, Drives and Applications, MacMillan Education,


1987
Ivo Barbi: Progress in the Development of High-Frequency nondissipative Commutation power
Converter Technologies, Power Electronics Seminar, Dec, 15-16, 1988, Florianpolis, Brazil
P.L. Hower Power Semiconductors Devices: An Overview, Proc. IEEE, vol. 76, no 4, April
1988
R.D.King er alli: Comparison of Power Darlinton, IGBT and MCT Switch Losses in ASD
PWM Inverters, PCIM, August 1990
D.S.Steinberg: Cooling Techniques for Electronic Equipment, John Wiley & Sons, Inc., 1980.
http://www.hsdissipadores.com.br/tecnologia.asp, acesso em 21/07/2007.
http://www.sobraep.org.br, para acesso s publicaes da SOBRAEP

DSE FEEC UNICAMP

2014

11-18