Escolar Documentos
Profissional Documentos
Cultura Documentos
TECNOLGICO
DE JIQUILPAN
Cdigo:
ITJ-SGC-PO-05-F1
Revisin: 2
Pgina 1 de 7
INGENIERIA EN SISTEMAS
COMPUTACIONALES
ASIGNATURA:
ARQUITECTURA
DE
COMPUTADORAS
HT
HP
ITJ-SGC-PO-05-F1
CR
No.
No.
UNIDADES
ALUMNOS
HORARIO
GRUPO
SCD1003B
8-10
8-10
V
8-9
AULA
C2
Rev. 2
INSTITUTO
TECNOLGICO
DE JIQUILPAN
UNIDAD :
Cdigo:
ITJ-SGC-PO-05-F1
Revisin: 2
NOMBRE:
DESARROLLO DE COMPETENCIAS
GENRICAS:
ACTIVIDADES DE
ENSEANZA-APRENDIZAJE:
arquitecturas de
cmputo.
% EVALUACION
CON
HAB
70
FECHA (24)
PROG.
1.1 Modelos de
Pgina 2 de 7
INSTRUMENTOS DE
EVALUACIN
REAL
17-21
Ago
Investigacin.
24-28
Ago.
Exposicin en clase.
Discusin grupal.
20
FECHA DE
EVALUACIN
PROG.
ACT
10
OBSERVACIONES
REAL
28 Ago
1.1.1 Clsicas.
1.1.2 Segmentadas.
1.1.3 De
multiprocesamiento.
ITJ-SGC-PO-05-F1
Rev. 2
INSTITUTO
TECNOLGICO
DE JIQUILPAN
UNIDAD :
Cdigo:
ITJ-SGC-PO-05-F1
Revisin: 2
NOMBRE:
Microcontroladores.
DESARROLLO DE COMPETENCIAS
GENRICAS:
ACTIVIDADES DE
ENSEANZA-APRENDIZAJE:
Arquitectura.
2.1.1 Terminales.
2.1.2 CPU
2.1.3 Espacio de
memoria.
2.1.4 Entrada / salida.
2.1.5 Caractersticas
especiales
2,2 Programacin.
2.2.1 Modelo de
programacin.
2.2.2 Modos de
direccionamiento
2.2.3 Conjunto de
instrucciones.
2.2.4 Lenguaje
ensamblador.
% EVALUACION
CON
HAB
20
INSTRUMENTOS DE
EVALUACIN
FECHA
PROG.
Pgina 3 de 7
31
Ago
REAL
70
FECHA DE
EVALUACIN
PROG.
Realizacin de prcticas de
laboratorio.
ACT
10
OBSERVACIONES
REAL
27 Nov
Al
18
Sep
21
Sep
Realizacin de prcticas de
laboratorio.
Al
9 Oct
2.3 Aplicaciones.
1.3.1 Como sistema
independiente.
1.3.2 Como
subsistema de una
computadora
ITJ-SGC-PO-05-F1
12
Oct
Realizacin de prcticas de
laboratorio.
Proyecto final.
Al
27
Nov
Rev. 2
INSTITUTO
TECNOLGICO
DE JIQUILPAN
UNIDAD :
Cdigo:
ITJ-SGC-PO-05-F1
Revisin: 2
NOMBRE:
DESARROLLO DE COMPETENCIAS
GENRICAS:
ACTIVIDADES DE
ENSEANZA-APRENDIZAJE:
3.2 Direccionamiento.
3.2.1 Modo real.
3.2.2 Modo protegido.
3.2.3 Modo real virtual.
3.3 Temporizacin.
3.3.1 Reloj del sistema.
3.3.2 Reset del sistema.
3.3.3 Estados de espera.
3.4 Interrupciones de
hardware.
3.4.1 Enmascarable
3.4.2 No enmascarable.
ITJ-SGC-PO-05-F1
% EVALUACION
CON
HAB
70
INSTRUMENTOS DE
EVALUACIN
FECHA
PROG.
3.1 Buses.
Pgina 4 de 7
REAL
30
Nov
Investigacin.
Exposicin en clase.
Discusin grupal.
1 Dic
Investigacin.
Exposicin en clase.
Discusin grupal.
7 Dic
Investigacin.
Exposicin en clase.
Discusin grupal.
8 Dic
Investigacin.
Exposicin en clase.
Discusin grupal.
11
Dic
Investigacin.
Exposicin en clase.
Discusin grupal.
20
FECHA DE
EVALUACIN
PROG.
ACT
10
OBSERVACIONES
REAL
11 Dic
Rev. 2
INSTITUTO
TECNOLGICO
DE JIQUILPAN
UNIDAD :
Cdigo:
ITJ-SGC-PO-05-F1
Revisin: 2
NOMBRE:
DESARROLLO DE COMPETENCIAS
GENRICAS:
ACTIVIDADES DE
ENSEANZA-APRENDIZAJE:
4.1.1 CPU.
4.1.2 Controlador de
bus
4.1.3 Puertos de E/S.
4.1.4 Controlador de
interrupciones.
4.1.5 Controlador de
DMA.
4.1.6 Circuitos de
temporizacin y
control.
4.1.7 Controladores
de video
4.2 Aplicaciones.
4.2.1 Entrada / salida.
4.2.2
Almacenamiento.
4.2.3 Fuentes de
alimentacin
ITJ-SGC-PO-05-F1
% EVALUACION
CON
HAB
70
INSTRUMENTOS DE
EVALUACIN
FECHA
PROG.
Pgina 5 de 7
REAL
11
Dic
Trabajo de investigacin.
11
Dic
Trabajo de investigacin.
20
FECHA DE
EVALUACIN
PROG.
ACT
10
OBSERVACIONES
REAL
11 Dic
Rev. 2
INSTITUTO
TECNOLGICO
DE JIQUILPAN
Cdigo:
ITJ-SGC-PO-05-F1
Revisin: 2
Pgina 6 de 7
FUENTES DE INFORMACIN:
APOYOS DIDCTICOS:
ITJ-SGC-PO-05-F1
Rev. 2
INSTITUTO
TECNOLGICO
DE JIQUILPAN
UNIDAD
II
III
No. ALUMNOS(AS)
EVALUADOS (AS)
IV
Cdigo:
ITJ-SGC-PO-05-F1
Revisin: 2
VI
FIRMAS
Vo.Bo.
VII
Pgina 7 de 7
SEGUIMIENTO
1er
2do.
3er
RESULTADOS FINALES
14/Sep/2015
12/oct/2015
9/nov/2015
8ene/2016
% DE
APROBACION
FINAL
FACILITADOR(A)
JEFE(A) DE DPTO.
% APROBACION
(31)
% DE DESERCIN
FECHA REAL
DE SEGUIMIENTO
ACTIVIDADES
FECHA DE
REALIZACIN
EVIDENCIA
FECHA Y RUBRICA
DE VERIFICACIN
1er
FECHA DE ENTREGA
ITJ-SGC-PO-05-F1
Rev. 2