SISTEMAS DE INFORMAO

ERIVAN DE SENA RAMOS

ARQUITETURAS CISC E RISC

FORTALEZA
2006

Arquitetura CISC ( Complex Instruction Set Computer )

O padro de arquitetura CISC, utiliza-se de comando com grande nmeros
de pequenas instrues, para executar uma simples operao, capaz de executar
varias instrues complexas, sendo bastante verstil. Dispunham de um numero
menor de registros, e consequentemente, uma organizao diferente que suportasse
diversos mecanismos de memria de forma eficiente. Uma das conseqncias do fato
das arquiteturas CISC disporem de um menor nmero de registros a alocao das
variveis escalares, em regra, a posies de memria, enquanto que nas arquiteturas
RISC, a regra era a alocao a registros. Atendendo ao modelo de programao
estruturada to em voga nos anos 70, ao fato da maioria das variveis escalares
serem locais a um dado procedimento, e necessidade do modelo de programao
ter de suportar o aninhamento e recursividade de procedimentos, as arquiteturas
CISC necessitavam de um leque rico de modos de endereamento memria.

Arquitetura RISC ( Reduced Instruction Set Computer )

O padro de arquitetura RISC encontrada em computadores mais atuais,
um padro menos complicado que usa muitas instrues mais simples para executar
uma operao comparvel e em menos tempo que um processador CISC que
executa uma comando maior e mais complicado. Os chips RISC podem ser
fisicamente menores que os chips CISC. E pelo fato de usarem menos transistores,
geralmente sua fabricao mais barata e produzem menos calor. Nas arquiteturas
RISC, a grande maioria dos processadores possuem 32 registros genricos de 32 bits
para representar valores inteiros e/ou endereos de memria para alm de 32
registros de 32 bits para representao de valores em vrgula flutuante. Estes
registros so considerados de uso genrico e podem ser usados explicitamente por
qualquer instruo que aceda operandos de registros, com exceo de um registro
que contenha o valor ZERO, que no pode ser alterado (s de leitura). Ainda visvel
ao programador est sempre tambm o apontador para a prxima instruo, o
instruction pointer ou program counter.

Diferenas entre RISC e CISC

Toda arquitetura tem suas vantagens e desvantagens. Se de um lado, esta
arquitetura apresenta tantas qualidades, ela pode tambm se transformar num
sistema de baixa performance se no for projetado de forma correta. Seus cdigos
tem de ser bem construdos e bem codificados para que se tenha alto desempenho.
No geral, as mquinas baseadas na arquitetura RISC, conquistam cada vez mais o
mercado de alto nvel, sendo responsvel por grande parte dos sistemas de grande
porte mundiais.

Tabela Comparativa das Arquiteturas CISC E RISC

CARACTERISTICAS
INSTRUES POR
CICLOS
ACESSO MEMORIA
PIPELINE
EXECUO DAS
INSTRUES
FORMATO DAS
INSTRUES
QUANTIDADE DE
INSTRUES E MODOS
DE ENDEREAMENTO
COMPLEXIDADES DO
SISTEMA
REGISTRADORES

CISC
Instrues complexas
executadas em vrios
ciclos
Qualquer instruo pode

RISC
Instrues simples
executadas em um ciclo
Apenas operaes

referenciar a memria
Pouco ou nenhum pipeline
Instrues executadas pelo

LOAD/STORE em memria
Uso Intenso de pipeline
Instrues interpretadas

hardware
Instrues com formato

pelo prprio programa

varivel

Instrues com formato fixo

Varias instrues e modos

Poucas instrues e modos

de endereamento

de endereamento

Complexidade est no

Complexidade est no

microprograma
Conjunto de registradores

compilador
Mltiplos conjuntos de

nico

registradores

Tabela Comparativa entre Pentium e Power PC

CARACTERISTICAS
MAX. INSTRUES POR
CICLOS
CACHE
BARRAMENTO EXT.
DADOS
BARRAMENTO EXT.
ENDEREO
REGISTRADORES

Pentium (CISC)

Power PC (RISC)

8kb instruo 8kb dados

32 kb unificado

64 bits

64 bits

32 bits

32 bits

8 GPR / FP Stack

32 GPR / 32 FPR

REFERNCIAS
MONTEIRO, Mario A. Introduo organizao de Computadores. 3 ed. Rio de
janeiro: LCT, 1996.
http://gabriel.sg.urcamp.tche.br/beraldo/arquiteturaII.htm acessado em 18 nov. 06.

http://www.pr.gov.br/batebyte/edicoes/1994/bb35/aspectos.htm acessado em 18 nov. 06.