Você está na página 1de 33

Eletrnica Digital e Simulao

de Circuitos
Seo 5 Sistemas Digitais Sequenciais

Prof. Samuel J. da Silva

Ps Graduao em Engenharia de Automao e Controle Industrial

Circuitos Sequenciais
Nos sistemas combinacionais as sadas s dependem
das entradas no instante de tempo observado, j que os
sistemas sequenciais se caracterizam pelo fato de as
sadas no s dependerem das entradas no instante de
tempo observado, mas tambm no instante anterior.

Circuitos Sequenciais
Observe que as entradas no instante de tempo
anterior so as prprias sadas que foram
memorizadas e postas na entrada.
Pode-se dizer tambm que os sistemas
sequenciais so os que assumem pelo menos
um elemento de memria.

Circuitos Sequenciais
BIESTVEIS

Um circuito biestvel apresenta dois estados estveis (0 e 1) na sada e,


pela ao de um pulso externo a uma das suas entradas, passa de um
estado lgico ao outro, l permanecendo at que outro pulso ou estmulo
seja dado na outra entrada. Por essa caracterstica de reter um
determinado estado ou nvel lgico que se classifica como elemento de
memria.
As duas sadas Q e Qbar so complementares, e o biestavl diz-se
setado se a sada Q estiver no nvel lgico 1 e resetado no nvel lgico
0.

Circuitos Sequenciais
BIESTVEIS R-S

R-S provm do ingls Reset Set, que significa desarma arma ou


desaciona aciona, nomes dados a entradas do prprio biestvel. Um
pulso na entrada R coloca a sada, no nvel lgico 0 ou desarma ou
desaciona a sada e um pulso na entrada S coloca a sada de biestvel no
nvel lgico 1 ou arma ou aciona a sada.
Diagrama lgico

Tabela Verdade

Circuitos Sequenciais
BIESTVEIS R-S
Na prtica, os biestavis apresentam uma condio adicional para
R = S = 1. Como pode ser observado, teoricamente as portas
apresentam na sada um nvel oscilatrio, ou seja, 0 ou 1, devido a
detalhes construtivos. Ento, para essa condio de R = S = 1 o
biestvel pode apresentar sada setada Q = 1 ou resetada Q = 0.
Ambos os casos so chamados de biestveis com set prioritrio ou
reset prioritrio respectivamente.
Uma outra lacuna, que na prtica se procurar cobrir, quando o
biestvel energizado a sada, como podemos observar, assume
qualquer valor para a condio de entrada R = S = 0. Nessa
condio, o biestvel colocado na condio resetado Q = 0.

Circuitos Sequenciais
BIESTVEIS R-S
Exemplo biestvel R-S no Multisim
VCC

GND
Saida_Q
ResetA

2.5 V

U2A
Key = A
7402N

SETB

Key = B
V1
5V

X2
U3A
7402N

2.5 V

Circuitos Sequenciais
BIESTVEIS R-S
Todo biestvel tambm pode ser sncrono ou assncrono, ou seja,
com entrada controlada por relgio (clock) ou no.

Nesse caso, o biestvel mantm o estado anterior, ou seja, no se


altera, independente das condies das entradas (irrelevante X) se
a entrada de controle CLK estiver no nvel lgico diferente daquele
necessrio para ativao.

Circuitos Sequenciais
BIESTVEIS R-S
Devido s caractersticas construtivas, as portas E da entrada de
controle do biestvel podem atuar ou responder ao nvel ou
transio do sinal de entrada.
Quando o biestvel sncrono responde ao nvel do pulso de
controle, denomina-se de Latch e o controle de Enable (EN);
quando responde transio ou borda do pulso de controle, o
biestvel denomina-se de flip-flop e o controle de Clock (CLK).

Circuitos Sequenciais
BIESTVEIS R-S

IMPLEMENTAO do FF R-S: CI TTL 74LS279

Circuitos Sequenciais
BIESTVEL OU FLIP-FLOP D
Consiste na interligao das entradas do flip-flop R-S por meio de
um inversor, formando uma entrada nica, conhecida como entrada
de dados (tipo D).
Constata-se assim que a informao ou o dado que colocado na
entrada de dados D o que est disponvel ou se mantm na sada
(memria). uma memria de 1 bit.

Circuitos Sequenciais
BIESTVEL OU FLIP-FLOP D

IMPLEMENTAO FF D: CI TTL 74LS75

Circuitos Sequenciais
BIESTVEIS OU FLIP-FLOP J-K
semelhante ao flip-flop R-S, tendo uma caracterstica adicional,
J = K = 1 Qn + 1 = complemento do estado anterior.
Assim para a condio no permitida da entrada, R = S = 1 ou J = K
= 1, a sada Q ser igual ao complemento da sada no instante
anterior ou estado anterior.

Circuitos Sequenciais
BIESTVEIS OU FLIP-FLOP J-K
BIESTVEIS OU FLIP-FLOP J-K com Entradas PRESET e
CLEAR

Circuitos Sequenciais
BIESTVEIS OU FLIP-FLOP J-K
Exemplo FF JK no Multisim
XSC1

GND
X2

X1

VCC

2.5V

Ext Trig
+
_

2.5 V

5V

A
+

U1A
1

V2

12

10Hz
5V

J2A

1Q 3

1J
1CLK
1K

~1Q 2

13 ~1CLR

74107N
V1
5V

Key = A

IMPLEMENTAO FF J-K no Multisim:CI TTL 74107N e 74LS112D

Circuitos Sequenciais
BIESTVEIS OU FLIP-FLOP
Os FF R-S,
D e J-K tambm
esto disponveis
no Simulink.

Circuitos Sequenciais
BIESTVEL OU FLIP FLOP T
O biestvel ou flip-flop T obtido a partir do flip-flop J-K
um dos mais utilizados, principalmente em contadores
e circuitos de contagem sequencial, devido a sua
caracterstica de dividir por dois o sinal de entrada.

Circuitos Sequenciais
CONTADORES
Os contadores so circuitos construdos a partir de flip-flops que,
para uma sequencia de pulsos em suas entradas, geram uma
sequencia especfica de pulsos de sadas. A principal aplicao
contagem, divisor de frequencia e temporizao.

Os contadores, na prtica, so elementos que efetuam contagens


de eventos de todos os tipos, sendo efetuadas a partir de um
sensor ou transdutor que converte eventos em pulsos eltricos.
Esse mesmo elemento utilizado tambm como divisor de
frequencia. o caso dos relgios digitais.

Circuitos Sequenciais
CONTADORES
Podem ser classificados em crescente e decrescentes e, dentro
dessa classificao, como vimos no caso dos biestveis, podem ser
sncronos ou assncronos.

Como todas as entradas dos FFs esto no nvel lgico 1, pela


caracterstica do FF J-K, a cada pulso de clock a sada se
complementa.

Circuitos Sequenciais
CONTADORES
O FF sensvel borda de descida (). Para um nmero maior de
flip-flops, utilizam-se portas lgicas para estabelecer a sequencia de
contagem.

Circuitos Sequenciais
CONTADORES
Imaginando inicialmente que as sadas de todos os FFs estejam no
nvel lgico zero, observamos a partir disso que na descida do
primeiro pulso de clock, a sada Q0 passa do nvel lgico 0 para 1,
uma vez que as entradas J e K esto no nvel lgico 1, mostrando
tambm que o FF sensvel borda de descida. No prximo pulso
de clock, a sada Q0 passa do nvel lgico 1 para o 0. A sada do
segundo FF, Q1 passa ento do nvel lgico 0 para 1, no pulso de
descida Q0, ou seja, quando Q0 passa do nvel lgico 1 para 0,
pois a sada Q0 entrada de clock do FF seguinte, Q1.

Circuitos Sequenciais
CONTADORES
Podemos analisar, pela figura, o que ocorre a cada pulso de clock
com cada uma das sadas. Constatamos assim, que a cada dois
pulsos de clock temos um pulso na sada Q0, a cada dois pulsos de
sada Q0 temos um na sada Q1 e assim sucessivamente, sendo
portanto cada FF um divisor por dois. Na sada do primeiro FF em
Q0, temos um divisor por dois do pulso do clock, em Q1 por quatro,
em Q3 por oito e assim por diante.

Circuitos Sequenciais
CONTADORES
Tabela verdade do contador assncrono
Entrada
No. Clock
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16

Q3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

Q2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

Sadas
Q1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

Q0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Decimal
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

Circuitos Sequenciais
CONTADORES

A tabela-verdade mostra, em termos numricos, o que ocorre a


cada pulso de clock com as sadas de cada FF. Pode-se observar
que a cada pulso as sadas indicam, em binrio, a soma dos pulsos
de clock, sendo mostrada tambm pela coluna correspondente
decimal.
Conclui-se que os contadores geram uma contagem de pulsos na
sada de uma sequencia de pulsos de entradas.
Do exposto, pode-se dizer ainda que, se utilizarmos todas as sadas
(Q0, Q1, Q2...) dos FFs ao mesmo tempo, teremos uma contagem
binria dos pulsos de clock de entrada (sada paralela). A contagem
mxima que se pode obter tambm funo do nmero de FF:

C2

nFF

Circuitos Sequenciais
CONTADORES
Os dizeres LSB (do ingls Low Significant Bit) no
primeiro FF e no ltimo MSB (do ingls Most Significant
Bit) indicam o bit mais eu bit menos significativo dessa
contagem.

Se utilizarmos somente uma das sadas do contador,


teremos um divisor que mltiplo de dois da quantidade
de FFs que antecede essa sada.

Circuitos Sequenciais
CONTADORES
Exemplo contador crescente no Multisim
GND

U5

DCD_HEX

X4

X1

X2

2.5 V

2.5 V

2.5 V

VCC
VCC

X3

1
12

20Hz
5V

J2A

1Q 3

1J

1K

~1Q 2

13 ~1CLR

74107N
V1
5V

Key = A

U2A
1
12

1CLK

5V

5V

5V

V2

VCC

VCC

5V

U1A

2.5 V

1Q 3

1J

1
12

1CLK
1K

U3A

~1Q 2

13 ~1CLR

74107N

1Q 3

1J

1
12

1CLK
1K

U4A

~1Q 2

13 ~1CLR

74107N

1Q 3

1J
1CLK
1K

~1Q 2

13 ~1CLR

74107N

Circuitos Sequenciais
CONTADORES DECRESCENTES
Os contadores assncronos decrescentes destacam-se pela
caracterstica de ter a sada Qbar ligada ao clock do FF seguinte.
Por ser um contador decrescente, inicia-se com todas as sadas no
nvel lgico 1, diminuindo a contagem at 00....
Pode-se ainda estabelecer um nmero de contagens que se
desejar. A partir de uma lgica combinacional, pode-se fazer o
contador retornar ao seu incio, isto , sadas todas em 1, pela ao
de um pulso na entrada Preset dos FF.

Circuitos Sequenciais
CONTADORES DECRESCENTES
Pela contagem em binrio presente em suas sadas, pode-se
constatar tambm que o bit menos significado (LSB) Q0 e o mais
significativo (MSB) Q3.
U4
Exemplo contador no Multisim.
GND
X1

X2

X3
DCD_HEX

2.5V

2.5V

VCC
VCC

2.5V

VCC
5V

5V

5V
U1A
J1A

1
12

Key = A

1Q 3

1J

12

1CLK
1K

~1Q 2

13 ~1CLR

J2A
Key = B

V1
5V

U2A
1

74107N

1Q 3

1J

12

1CLK
1K

U3A
1

~1Q 2

13 ~1CLR

74107N

1Q 3

1J
1CLK
1K

~1Q 2

13 ~1CLR

74107N

Circuitos Sequenciais
Circuito integrado para Contagem
O CI 74LS93 um exemplo de um contador assncrono na forma de
circuito integrado especfico. Assim como mostra o diagrama lgico,
esse dispositivo consiste na realidade de um flip-flop e um contador
assncrono de 3 bits. Esse arranjo tem a finalidade de flexibilidade.
Ele pode ser usado como um dispositivo divisor por 2 sendo usado
apenas o flip-flop ou pode ser usado como um contador de mdulo
8 se for usado apenas a parte do contador de 3 bits. Esse
dispositivo tambm prov entradas de controle de reset, R0(1) e
R0(2). Quando essas duas entradas estiverem em nvel ALTO, o
contador resetado para 0000 pela linha CLEAR.

Circuitos Sequenciais
Circuito integrado para Contagem

Circuitos Sequenciais
Circuito integrado para Contagem
Adicionalmente, o CI 74LS93 pode ser usado como um contador de
4 bits que conta de 0 a 15 (mdulo 16) conectando a sada Q0 na
entrada CLK B como mostra a Figura abaixo. Ele tambm pode ser
configurado como um contador de dcada (conta de 0 a 9) com
reciclagem assncrona usando as entradas de controle de reset
para decodificao parcial da contagem dez.

Circuitos Sequenciais
Circuito integrado para Contagem
Exemplo contagem 00-59 com 74LS93
DEZENA

UNIDADE

U5

U2
VCCGND

DCD_HEX

DCD_HEX
U3
14
1

V1
10Hz
5V

2
3

INA
INB
R01
R02

QA
QB
QC
QD

74LS93N

12
9
8
11

U4
14
1
2
3

INA
INB
R01
R02

QA
QB
QC
QD

74LS93N

12
9
8
11

U1A
74LS09N

Atividade complementar: Leitura do Livro


Floyd Eletrnica Digital, Fundamentos e Aplicaes:
Captulo 7: itens 7.1, 7.2, 7.3 e 7.4
Captulo 8: 8.1 e 8.7

Exerccios.......