Você está na página 1de 33

Eletrônica Digital e Simulação

de Circuitos

Seção 5 Sistemas Digitais Sequenciais

Prof. Samuel J. da Silva

Pós Graduação em Engenharia de Automação e Controle Industrial

Circuitos Sequenciais

Nos sistemas combinacionais as saídas só dependem

das entradas no instante de tempo observado, já que os

sistemas sequenciais se caracterizam pelo fato de as saídas não só dependerem das entradas no instante de tempo observado, mas também no instante anterior.

Circuitos Sequenciais • Nos sistemas combinacionais as saídas só dependem das entradas no instante de tempo

Circuitos Sequenciais

Observe que as entradas no instante de tempo anterior são as próprias saídas que foram memorizadas e postas na entrada.

Pode-se dizer também que os sistemas sequenciais são os que assumem pelo menos

um elemento de memória.

Circuitos Sequenciais

BIESTÁVEIS

Um circuito biestável apresenta dois estados estáveis (0 e 1) na saída e, pela ação de um pulso externo a uma das suas entradas, passa de um

estado lógico ao outro, lá permanecendo até que outro pulso ou estímulo

seja dado na outra entrada. Por essa característica de reter um determinado estado ou nível lógico é que se classifica como elemento de memória. As duas saídas Q e Qbar são complementares, e o biestavél diz-se

setado” se a saída Q estiver no nível lógico 1 e ”resetado” no nível lógico

0.

Circuitos Sequenciais BIESTÁVEIS • Um circuito biestável apresenta dois estados estáveis (0 e 1) na saída

Circuitos Sequenciais

BIESTÁVEIS R-S

R-S provém do inglês Reset Set, que significa desarma arma ou desaciona aciona, nomes dados a entradas do próprio biestável. Um pulso na entrada R coloca a saída, no nível lógico 0 ou desarma ou

desaciona a saída e um pulso na entrada S coloca a saída de biestável no nível lógico 1 ou arma ou aciona a saída.

Diagrama lógico

Circuitos Sequenciais BIESTÁVEIS R-S • R-S provém do inglês Reset – Set, que significa desarma –

Tabela Verdade

Circuitos Sequenciais BIESTÁVEIS R-S • R-S provém do inglês Reset – Set, que significa desarma –

Circuitos Sequenciais

BIESTÁVEIS R-S

Na prática, os biestavéis apresentam uma condição adicional para R = S = 1. Como pode ser observado, teoricamente as portas

apresentam na saída um nível oscilatório, ou seja, 0 ou 1, devido a detalhes construtivos. Então, para essa condição de R = S = 1 o biestável pode apresentar saída setada Q = 1 ou resetada Q = 0. Ambos os casos são chamados de biestáveis com set prioritário ou

reset prioritário respectivamente.

Uma outra lacuna, que na prática se procurar cobrir, é quando o biestável é energizado a saída, como podemos observar, assume

qualquer valor para a condição de entrada R = S = 0. Nessa

condição, o biestável é colocado na condição resetado Q = 0.

Circuitos Sequenciais

BIESTÁVEIS R-S

Exemplo biestável R-S no Multisim

VCC GND Saida_Q ResetA 2.5 V U2A Key = A 7402N SETB X2 2.5 V Key
VCC
GND
Saida_Q
ResetA
2.5 V
U2A
Key = A
7402N
SETB
X2
2.5 V
Key = B
U3A
V1
5V
7402N

Circuitos Sequenciais

BIESTÁVEIS R-S

• Todo biestável também pode ser síncrono ou assíncrono, ou seja, com entrada controlada por relógio
Todo biestável também pode ser síncrono ou assíncrono, ou seja,
com entrada controlada por relógio (clock) ou não.
Nesse caso, o biestável mantém o estado anterior, ou seja, não se

altera, independente das condições das entradas (irrelevante X) se

a entrada de controle CLK estiver no nível lógico diferente daquele necessário para ativação.

Circuitos Sequenciais

BIESTÁVEIS R-S

Devido às características construtivas, as portas E da entrada de controle do biestável podem atuar ou responder ao nível ou transição do sinal de entrada.

Quando o biestável síncrono responde ao nível do pulso de controle, denomina-se de Latch e o controle de Enable (EN);

quando responde à transição ou borda do pulso de controle, o

biestável denomina-se de flip-flop e o controle de Clock (CLK).

Circuitos Sequenciais BIESTÁVEIS R-S • Devido às características construtivas, as portas E da entrada de controle

Circuitos Sequenciais

BIESTÁVEIS R-S

Circuitos Sequenciais BIESTÁVEIS R-S • IMPLEMENTAÇÃO do FF R-S: CI TTL 74LS279

IMPLEMENTAÇÃO do FF R-S: CI TTL 74LS279

Circuitos Sequenciais

BIESTÁVEL OU FLIP-FLOP D

Consiste na interligação das entradas do flip-flop R-S por meio de um inversor, formando uma entrada única, conhecida como entrada de dados (tipo D).

Constata-se assim que a informação ou o dado que é colocado na entrada de dados D é o que está disponível ou se mantém na saída (memória). É uma memória de 1 bit.

Circuitos Sequenciais BIESTÁVEL OU FLIP-FLOP D • Consiste na interligação das entradas do flip-flop R-S por

Circuitos Sequenciais

BIESTÁVEL OU FLIP-FLOP D

Circuitos Sequenciais BIESTÁVEL OU FLIP-FLOP D • IMPLEMENTAÇÃO FF D: CI TTL 74LS75

IMPLEMENTAÇÃO FF D: CI TTL 74LS75

Circuitos Sequenciais

BIESTÁVEIS OU FLIP-FLOP J-K

É semelhante ao flip-flop R-S, tendo uma característica adicional, J = K = 1→ Qn + 1 = complemento do estado anterior.

Assim para a condição não permitida da entrada, R = S = 1 ou J = K = 1, a saída Q será igual ao complemento da saída no instante anterior ou estado anterior.

Circuitos Sequenciais BIESTÁVEIS OU FLIP-FLOP J-K • É semelhante ao flip-flop R-S, tendo uma característica adicional,

Circuitos Sequenciais

BIESTÁVEIS OU FLIP-FLOP J-K

BIESTÁVEIS OU FLIP-FLOP J-K com Entradas PRESET e CLEAR

Circuitos Sequenciais BIESTÁVEIS OU FLIP-FLOP J-K • BIESTÁVEIS OU FLIP-FLOP J-K com Entradas PRESET e CLEAR

Circuitos Sequenciais

BIESTÁVEIS OU FLIP-FLOP J-K

Exemplo FF JK no Multisim

GND

XSC1

Circuitos Sequenciais BIESTÁVEIS OU FLIP-FLOP J-K • Exemplo FF JK no Multisim GND XSC1 X2 X1
X2 X1 Ext Trig + _ VCC 2.5V B 2.5 V A 5V _ _ +
X2
X1
Ext Trig
+
_
VCC
2.5V
B
2.5 V
A
5V
_
_
+
+
U1A
1
3
V2
1J
1Q
12
1CLK
10Hz
4
2
5V
1K
~1Q
13
~1CLR
74107N
   

J2A

   

Key = A

  • V1

  • 5V

Circuitos Sequenciais BIESTÁVEIS OU FLIP-FLOP J-K • Exemplo FF JK no Multisim GND XSC1 X2 X1

IMPLEMENTAÇÃO FF J-K no Multisim:CI TTL 74107N e 74LS112D

Circuitos Sequenciais

BIESTÁVEIS OU FLIP-FLOP

Os FF R-S, D e J-K também estão disponíveis no Simulink.

Circuitos Sequenciais BIESTÁVEIS OU FLIP-FLOP Os FF R-S, D e J-K também estão disponíveis no Simulink.

Circuitos Sequenciais

BIESTÁVEL OU FLIP FLOP T

O biestável ou flip-flop T é obtido a partir do flip-flop J-K

é um dos mais utilizados, principalmente em contadores

e circuitos de contagem sequencial, devido a sua característica de dividir por dois o sinal de entrada.

Circuitos Sequenciais BIESTÁVEL OU FLIP FLOP T • O biestável ou flip-flop T é obtido a

Circuitos Sequenciais

CONTADORES

Os contadores são circuitos construídos a partir de flip-flops que,

para uma sequencia de pulsos em suas entradas, geram uma

sequencia específica de pulsos de saídas. A principal aplicação é contagem, divisor de frequencia e temporização.

Os contadores, na prática, são elementos que efetuam contagens

de eventos de todos os tipos, sendo efetuadas a partir de um

sensor ou transdutor que converte eventos em pulsos elétricos.

Esse mesmo elemento é utilizado também como divisor de

frequencia. É o caso dos relógios digitais.

Circuitos Sequenciais

CONTADORES

• Podem ser classificados em crescente e decrescentes e, dentro dessa classificação, como vimos no caso
Podem ser classificados em crescente e decrescentes e, dentro
dessa classificação, como vimos no caso dos biestáveis, podem ser
síncronos ou assíncronos.
Como todas as entradas dos FFs estão no nível lógico 1, pela

característica do FF J-K, a cada pulso de clock a saída se complementa.

Circuitos Sequenciais

CONTADORES

O FF é sensível à borda de descida (↓). Para um número maior de flip-flops, utilizam-se portas lógicas para estabelecer a sequencia de

contagem.

Circuitos Sequenciais CONTADORES • O FF é sensível à borda de descida (↓). Para um número

Circuitos Sequenciais

CONTADORES

Imaginando inicialmente que as saídas de todos os FFs estejam no

nível lógico zero, observamos a partir disso que na descida do

primeiro pulso de clock, a saída Q0 passa do nível lógico 0 para 1, uma vez que as entradas J e K estão no nível lógico 1, mostrando também que o FF é sensível à borda de descida. No próximo pulso de clock, a saída Q0 passa do nível lógico 1 para o 0. A saída do

segundo FF, Q1 passa então do nível lógico 0 para 1, no pulso de descida Q0, ou seja, quando Q0 passa do nível lógico 1 para 0, pois a saída Q0 é entrada de clock do FF seguinte, Q1.

Circuitos Sequenciais

CONTADORES

Podemos analisar, pela figura, o que ocorre a cada pulso de clock

com cada uma das saídas. Constatamos assim, que a cada dois

pulsos de clock temos um pulso na saída Q0, a cada dois pulsos de saída Q0 temos um na saída Q1 e assim sucessivamente, sendo portanto cada FF um divisor por dois. Na saída do primeiro FF em Q0, temos um divisor por dois do pulso do clock, em Q1 por quatro,

em Q3 por oito e assim por diante.

Circuitos Sequenciais

CONTADORES

Tabela verdade do contador assíncrono

Entrada No. Clock
Entrada
No. Clock
1 0 0 1 11 0 1 0 0 0 10 0 1 0 1 1
1
0 0
1 11
0 1
0 0
0 10
0 1
0
1
1 9
0 0
1
0 8
0 0
0
0
0
0 2
0 1
0
1 1
0 0
1 7
1 1
0
0 6
1 1
1
1 5
1 0
0
4
1
1 15
1 1
1
0 14
1 1
1
1 13
1 0
0
0 12
1 0
1
1 0
0
1 3
0 1
Saídas Q2 Q3 Q1 Q0 Decimal
Saídas
Q2
Q3
Q1
Q0
Decimal

Circuitos Sequenciais

CONTADORES

A tabela-verdade mostra, em termos numéricos, o que ocorre a cada pulso de clock com as saídas de cada FF. Pode-se observar

que a cada pulso as saídas indicam, em binário, a soma dos pulsos

de clock, sendo mostrada também pela coluna correspondente decimal.

Conclui-se que os contadores geram uma contagem de pulsos na

saída de uma sequencia de pulsos de entradas.

Do exposto, pode-se dizer ainda que, se utilizarmos todas as saídas

(Q0, Q1, Q2

)

dos FFs ao mesmo tempo, teremos uma contagem

... binária dos pulsos de clock de entrada (saída paralela). A contagem

máxima que se pode obter também é função do número de FF:

C 2

nFF

Circuitos Sequenciais

CONTADORES

Os dizeres LSB (do inglês Low Significant Bit) no primeiro FF e no último MSB (do inglês Most Significant Bit) indicam o bit mais eu bit menos significativo dessa contagem.

Se utilizarmos somente uma das saídas do contador,

teremos um divisor que é múltiplo de dois da quantidade de FFs que antecede essa saída.

Circuitos Sequenciais

CONTADORES

Exemplo contador crescente no Multisim

GND U5 DCD_HEX X4 X1 X2 X3 2.5 V 2.5 V 2.5 V VCC 5V VCC
GND
U5
DCD_HEX
X4
X1
X2
X3
2.5 V
2.5 V
2.5 V
VCC 5V
VCC
VCC
VCC
5V
5V
5V
U1A
U2A
U3A
U4A
1
3
1
3
1
3
1
3
V2
1J
1Q
1J
1Q
1J
1Q
1J
1Q
12
12
12
12
1CLK
1CLK
1CLK
1CLK
20Hz
4
2
4
2
4
2
4
2
5V
1K
~1Q
1K
~1Q
1K
~1Q
1K
~1Q
13
13
13
13
~1CLR
~1CLR
~1CLR
~1CLR
J2A
74107N
74107N
74107N
74107N
Key = A
V1
5V

2.5 V

Circuitos Sequenciais

CONTADORES DECRESCENTES

Os contadores assíncronos decrescentes destacam-se pela característica de ter a saída Qbar ligada ao clock do FF seguinte.

Por ser um contador decrescente, inicia-se com todas as saídas no nível lógico 1, diminuindo a contagem até 00 ....

Pode-se ainda estabelecer um número de contagens que se desejar. A partir de uma lógica combinacional, pode-se fazer o contador retornar ao seu início, isto é, saídas todas em 1, pela ação de um pulso na entrada Preset dos FF.

Circuitos Sequenciais

CONTADORES DECRESCENTES

Pela contagem em binário presente em suas saídas, pode-se constatar também que o bit menos significado (LSB) é Q0 e o mais

significativo (MSB) é Q3.

Exemplo contador no Multisim.

U4

X1 X2 X3 2.5V 2.5V 2.5V VCC VCC VCC 5V 5V 5V U1A U2A U3A J1A
X1
X2
X3
2.5V
2.5V
2.5V
VCC
VCC
VCC
5V
5V
5V
U1A
U2A
U3A
J1A
1
3
1
3
1
3
1J
1Q
1J
1Q
1J
1Q
12
12
12
1CLK
1CLK
1CLK
Key = A
4
2
4
2
4
2
1K
~1Q
1K
~1Q
1K
~1Q
13
13
13
~1CLR
~1CLR
~1CLR
J2A
74107N
74107N
74107N

GND

Circuitos Sequenciais CONTADORES DECRESCENTES • • Pela contagem em binário presente em suas saídas, pode-se constatar
Circuitos Sequenciais CONTADORES DECRESCENTES • • Pela contagem em binário presente em suas saídas, pode-se constatar

V1

5V

Key = B

DCD_HEX

Circuitos Sequenciais

Circuito integrado para Contagem

O CI 74LS93 é um exemplo de um contador assíncrono na forma de circuito integrado específico. Assim como mostra o diagrama lógico,

esse dispositivo consiste na realidade de um flip-flop e um contador

assíncrono de 3 bits. Esse arranjo tem a finalidade de flexibilidade. Ele pode ser usado como um dispositivo divisor por 2 sendo usado apenas o flip-flop ou pode ser usado como um contador de módulo

8 se for usado apenas a parte do contador de 3 bits. Esse

dispositivo também provê entradas de controle de reset, R0(1) e R0(2). Quando essas duas entradas estiverem em nível ALTO, o contador é resetado para 0000 pela linha CLEAR.

Circuitos Sequenciais

Circuito integrado para Contagem

Circuitos Sequenciais Circuito integrado para Contagem

Circuitos Sequenciais

Circuito integrado para Contagem

Adicionalmente, o CI 74LS93 pode ser usado como um contador de 4 bits que conta de 0 a 15 (módulo 16) conectando a saída Q0 na

entrada CLK B como mostra a Figura abaixo. Ele também pode ser

configurado como um contador de década (conta de 0 a 9) com reciclagem assíncrona usando as entradas de controle de reset para decodificação parcial da contagem dez.

Circuitos Sequenciais Circuito integrado para Contagem • Adicionalmente, o CI 74LS93 pode ser usado como um

Circuitos Sequenciais

Circuito integrado para Contagem

Exemplo contagem 00-59 com 74LS93

DEZENA

U5

Circuitos Sequenciais Circuito integrado para Contagem • Exemplo contagem 00-59 com 74LS93 DEZENA U5 UNIDADE U2

UNIDADE

U2

Circuitos Sequenciais Circuito integrado para Contagem • Exemplo contagem 00-59 com 74LS93 DEZENA U5 UNIDADE U2
VCCGND
VCCGND
Circuitos Sequenciais Circuito integrado para Contagem • Exemplo contagem 00-59 com 74LS93 DEZENA U5 UNIDADE U2
Circuitos Sequenciais Circuito integrado para Contagem • Exemplo contagem 00-59 com 74LS93 DEZENA U5 UNIDADE U2

DCD_HEX

DCD_HEX

U4 14 12 INA QA 1 9 INB QB 8 QC 2 11 R01 QD 3
U4
14
12
INA
QA
1
9
INB
QB
8
QC
2
11
R01
QD
3
R02
U1A
74LS93N
74LS09N
U3 14 12 INA QA 1 9 INB QB 8 QC 2 11 V1 R01 QD
U3
14
12
INA
QA
1
9
INB
QB
8
QC
2
11
V1
R01
QD
3
R02
10Hz
5V
74LS93N

Atividade complementar: Leitura do Livro

Floyd Eletrônica Digital, Fundamentos e Aplicações:

Capítulo 7: itens 7.1, 7.2, 7.3 e 7.4

Capítulo 8: 8.1 e 8.7

Exercícios .......