Você está na página 1de 3

X Y + Z .

Ambas funciones toman el valor lgico 1 para


XYZ=110. Cmo pueden la funcin y su complemento ser 1 para la misma
combinacin de entrada? Qu est mal aqu?
2.- Un tipo de puerta, disponible comercialmente es la puerta AOI (AND-ORINVERT). Consta de una serie de puertas AND en un primer nivel cuyas
salidas son las entradas a una puerta NOR. La salida de la puerta NOR es la
salida de la puerta AOI.
Demostrar que con una puerta AOI se puede implementar las funciones
NAND, NOR y NOT.
3.- a)

b)

6. - Un circuito lgico tiene 5 entradas y 1 salida. Cuatro de las entradas, A, B, C


y D representan un dgito decimal en BCD. La quinta entrada, E, es de
control. Cuando el control E est en 0 lgico, la salida estar en 0 lgico
si el nmero decimal es par y en 1 lgico si es impar. Cuando el control
est en 1, la salida ser 1 cuando la entrada sea mltiplo de 3 y 0 en
caso contrario. Disear el circuito.
7. A partir de los cronogramas de las entradas A, B y C y de la salida F de un
circuito lgico que aparecen en la figura, determinar cul es su estructura de
puertas.

Implementar la funcin f = ( A + B + C )( D + E )( F + G ) utilizando


una puerta AOI
Implementar la funcin f = A B utilizando slo dos puertas AOI
teniendo en cuenta los inversores.

4. Generar las siguientes funciones empleando puertas AOI suponiendo que


como entradas se dispone tanto de las variables como de sus complementos.

f ( X , Y , Z ) = XY + X Y Z
f ( A, B, C , D ) = ( 2,3,4,7,10,11,15)
4

5. Analizar el circuito de la figura y simplificar la funcin que realiza.

8. Disear un circuito digital capaz de detectar temperaturas comprendidas


entre T1 y T2 por un lado y entre T3 y T4 por otro, verificndose:

T1<T2<T3<T4
Suponer que el sistema toma informacin a partir de 4 sensores capaces de
detectar si la temperatura es mayor que una dada. Implementar el circuito
con puertas NAND. Implementarlo con puertas NOR.
1/3

9. Disear un circuito digital capaz de detectar errores en los sensores del


sistema descrito en el ejercicio anterior.
10. Simplificar utilizando el diagrama de Karnaugh la siguiente funcin:
f ( A, B, C , D ) = A B C D + BC D + A C + A
11. En un registro de 4 bits cuyas salidas estn disponibles al exterior, se
almacena informacin en el cdigo BCD.

Disear un circuito complementador que calcule el complemento a 9 de un


nmero escrito en cdigo BCD. Implementarlo utilizando el menor nmero
posible de puertas AND y OR.
15. En un registro de 4 bits se almacena una palabra A3A2A1A0 que representa
una cifra decimal codificada en BCD. Construir un circuito capaz de detectar
errores en la codificacin de dicha palabra utilizando el menor nmero
posible de puertas lgicas.

Realizar la tabla de verdad de un circuito lgico que detecte si el


nmero contenido en el registro es mayor que 7 o menor que 3.
Minimizar la expresin algebraica de la funcin obtenida a partir
de la tabla realizada en el apartado anterior.
Realizar la expresin mnima con puertas NAND.
Realizar la expresin mnima con puertas NOR.

16. Realizar la sntesis de una funcin f de cuatro variables a, b, c y d que tome


el valor lgico 1 cuando el nmero de variables que estn en estado uno es
superior al de las que se encuentran en estado cero. Nunca puede haber ms
de tres variables en estado 1 simultneamente. Obtener:
a) La expresin mnima de producto de sumas.
b) La expresin mnima de suma de productos.

12. Realizar un circuito lgico que tenga por entradas los 4 bits de un nmero
en el cdigo Gray y por salidas los 4 bits del nmero correspondiente en
binario natural. Hacer lo mismo para la situacin recproca. Implementar
ambos circuitos con puertas XOR.

17. - Un registro de salidas en paralelo a3 a2 a1 a0 contiene un dgito codificado


en BCD. Disear un sistema combinacional que genere las siguientes
funciones binarias.
a) f1: adoptar el estado uno si el dgito contenido en el registro es
divisible por dos y el estado cero en caso contrario.
b) f2: adoptar el estado uno si el dgito contenido en el registro est
comprendido entre 1 y 4 ambos inclusive y el estado cero en caso
contrario.
c) f3: adoptar el estado uno si el dgito contenido en el registro es
divisible por cuatro y el estado cero en caso contrario.

a)
b)
c)
d)

13. - La salida de un sistema digital consiste en palabras de 3 bits que han de


transmitirse a otro sistema alejado fsicamente. Para proteger la informacin
enviada ante errores introducidos en la transmisin, se ha determinado
aadir un bit de paridad en la transmisin de cada palabra

Disear un circuito combinacional capaz de generar dicho bit de paridad,


que ha de ser 1 cuando el nmero de 1 en la palabra de informacin sea
par o cero, y 0 en caso de que el nmero de 1 sea impar.
Realizar el diseo utilizando exclusivamente 3 puertas XOR de 2 entradas
cada una.
14. - En el sistema binario, hay varias maneras de representar un nmero
negativo. Una de ellas es el complemento a 9. Se genera obteniendo la
diferencia a 9 de cada cifra decimal representada en binario natural. As,
por ejemplo, el complemento a 9 del nmero 164 ser el 835 (8=9-1, 3=96, 5=9-4).

Obtener las expresiones mnimas como suma de productos de f1, f2 y f3


consideradas como funciones independientes por el mtodo tabular de
Karnaugh.
18. Disea un convertidor de cdigo utilizando exclusivamente puertas NOR.
La entrada ser un nmero de 4 bits (C3, C2, C1, C0) que representa los
dgitos hexadecimales {0, 1,......9. A, b, C, d, E, F). Las salidas de este
circuito controlarn los LEDs de un display o visualizador de 7 segmentos
que muestra el carcter correspondiente (las letras b y d generalmente se
escriben en minsculas para distinguirlas de los dgitos 8 y 0
respectivamente).
Nota: El display o dispositivo visualizador de 7 segmentos est formado por
7 LEDs o diodos luminosos. Sus ctodos se conectan a tierra por medio de
2/3

los pines 3 y 8. Mientras que sus nodos son las salidas del convertidor de
cdigo. Cuando el nodo de un LED est tambin conectado a tierra, ste
permanecer apagado mientras que si lo conectamos a una tensin positiva
se iluminar.
SOLUCIN:

10 9

21.- Dibujar la secuencia temporal que seguiran las seales E, F y G de la figura


suponiendo que los inversores tienen un retraso de propagacin de 1 ns y las
restantes puertas lgicas de 2 ns. Suponer que inicialmente la combinacin de
entradas es: A=0, B=C=D=1 y en t=t0, C conmuta a 0. Aparece algn
fenmeno aleatorio en la seal G? De qu tipo? Indicar claramente sobre el
cronograma su duracin y corregirlo.

6
3, 8 ref

1e

20.- Disear, utilizando el menor nmero posible de puertas lgicas, un circuito


conversor de cdigo que transforme Gray de 3 bits a Johnson. Emplear
exclusivamente puertas NOR e inversores.

b
2d
g
4c

5 pto
6b

7a
1

9f
10 g

19.- Un diseador nos ha entregado el esquema de un circuito que le habamos


encargado, el cual aparece en la figura adjunta. La especificacin principal
del diseo era obtener un circuito lo ms sencillo posible, por lo que
sospechamos que el diseador no ha llevado a cabo correctamente su
trabajo. Obtener el circuito ms sencillo posible equivalente al dado.

22.- En la figura aparece un sencillo sistema de seguridad para una puerta. Este
sistema consta de un lector de tarjetas y un teclado. Una persona puede abrir
la puerta si dispone de una tarjeta que contenga el correspondiente cdigo y
adems teclea la clave adecuada.

X Y Z W

Las salidas AB del lector de tarjetas son las siguientes:


A B
No se ha insertado tarjeta
0 0
Tarjeta con cdigo vlido
0 1
Tarjeta con cdigo no vlido 1 0
S

Por otro lado, las claves de teclado autorizadas son CDE = 101 y 110.
Para desbloquear la puerta, la persona debe pulsar una de las claves
autorizadas en el teclado e insertar la tarjeta con el cdigo vlido en el
lector. Si la tarjeta tiene un cdigo no vlido o si la clave de teclado es
errnea, sonar una alarma.
Disear el circuito lgico para este sistema de seguridad. El circuito constar
de 2 salidas X y Z. Si X=1 se abrir la puerta y si Z=1 sonar la alarma.
Utilizar exclusivamente puertas NOR.
3/3