Escolar Documentos
Profissional Documentos
Cultura Documentos
TUTOR
DIANA GISELLA VICTORIA
ALUMNO
COLOMBIA
AGOSTO 2013
INTRODUCCIN
OBJETIVOS
Numeracin binaria
Circuitos digitales
Compuertas lgicas
Algebra Boole
Familias TTL Y CMOS
Circuitos integrados
Lgica Combinacional
Teorema de Morgan
Mapas de Karnaugh
Multiplexores
Decodificadores
Lenguaje VHDL
MAPA MENTAL
Numeracin
binaria
Compuertas
logicas
TTL y CMOS
Circuitos
digitales
Logica
combinacional
SISTEMAS DIGITALES
BASICOS
V
Teorema
Morgan
Algebra
Boole
Circuitos
integrados
Lenguaje
VHDL
Mapas
Karnaugh
Multiplexor
Decodificador
LINEA DE TIEMPO
Revision
Presaberes
Reconocimiento
unidad 1
08/08/13
08/08/13
08/08/13
Reconocimiento
general
Quiz 1
Reconocimiento
unidad 2
10/10/13
05/09/13
22/08/13
Leccion
evaluativa 1
19/09/13
Trabajo
colaborativo
1
17/10/13
Leccion
evaluativa 2
Quiz 2
Evaluacion
Nacional
24/10/13
12/12/13
24/10/13
Trabajo
colaborativo
1
CONCLUSIONES
REFERENCIAS
http://datateca.unad.edu.co/contenidos/agendas/2013-20/201417.html
http://docde.files.wordpress.com/2011/03/linea-de-tiempo-dibujo.jpg
http://www.google.com.co/search?q=mapas+de+karnaugh&tbm=isch&tbo=u&sour
ce=univ&sa=X&ei=OrgSUtnmJIW89gTShICYDg&sqi=2&ved=0CDUQsAQ&biw=10
24&bih=450
Miguel Pinto Aparicio. Modulo Sistemas Digitales Bsicos Bucaramanga 2009