Un latch (late memory inglet) es un circuito electrnico biestable asncrono

usado para almacenar informacin en sistemas lgicos digitales. Un latch puede

almacenar un bit de informacin, asimismo los latches se pueden agrupar de tal
manera que logren almacenar mas de 1 bit, por ejemplo el 'latch quad ' (capaz de
almacenar cuatro bits) y el 'latch octal' (capaz de almacenar ocho bits). Los latches
son dispositivos biestables asncronos que no tienen entrada de reloj y cuyo
cambio en los estados de salida es funcin del estado presente en las entradas y
de los estados previos en las salidas (retroalimentacin). Los latches a diferencia
de los flip-flops no necesitan una seal de reloj para su funcionamiento.

El latch lgico ms simple es el SR, donde R y S representan los estados 'reset'

y 'set' respectivamente. El latch es construido mediante la interconexin
retroalimentada de puertas lgicas NOR (negativo OR), o bien de puertas lgicas
NAND (aunque en este caso la tabla de verdad tiene salida en lgica negativa
para evitar la incongruencia de los datos). El bit almacenado est presente en la
salida marcada como Q, y Q su complementacion (valor negativo a Q).

Al tener dos entradas para el ingreso de datos (S y R), tenemos 4 posibles

combinaciones (recordando que 2n representa las combinaciones posibles con
datos binarios, donde 'n' representa el numero de bits a trabajar). Cada
combinacion define el estado presente en Q, de esta manera tenemos la siguiente
tabla de verdad:

A partir de la informacin de la tabla se puede observar que cuando:

SET=RESET=0. El latch se encuentra en su estado de reposo, y la salida Q

y Q' se mantendran en el estado que tenian antes de que se produjera esta
condicin de entrada.

SET=0, RESET=1. Esta condicin siempre borrara el valor presente en Q.

Es decir, restablece el latch (Reset, por su palabra en ingls)

SET=1, RESET=0. Esta condicin siempre establecera el valor de salida Q

en 1. Es decir, inicializa el latch (Set, por su palabra en ingles)

SET=RESET=1. Esta condicin trata de restablecer e incializar el latch al

mismo tiempo, provocando resultados inesperados. Esto debido al tiempo
de propagacion de las compuertas logicas, o en su caso capacitancia
parasita del circuito.

como se muestra en el programa, se aplico una programacin sencilla que

representa el funcionamiento lgico de set y reset, el cual es importante para
poder comprender su lgica la cual puede ser entendida por medio de la tabla de
la verdad.
Como se ve en el primer rengln.
Con la presencia de una seal discreta del tipo permanente (interruptor,
conmutador, etc.) o mediante un pulso por el lado Set de la funcin, se produce
una memorizacin de la salida; esto significa que dicha salida queda activada
permanentemente, an cuando est seal desaparezca despus, siempre y
cuando por el lado del Reset no se active la seal que lo afecta.
Cuando se desea borrar la memorizacin de la salida, es decir dasactivarlo,
ser necesario aplicarle por el lado del reset de la funcin la condicin lgica 1 a
travs de la entrada que lo afecta. Solamente es necesario, al igual que para el set
aplicar un pulso.
Finalmente, si existiera la simultaneidad de seales tanto por el lado set como
reset, la activacin de la salida se producir o no, conforme estn ordenadas las
instrucciones de set y reset en la funcin; esto significa, que si el set esta primero

que el reset, la salida no se activa, y si la orden de reset est primera que la del
set la salida se activa.
Para una mejor compresin del tema, explicaremos mediante un ejercicio como
se aplica la funcin set / reset.