Você está na página 1de 6

MATERIA:

DISPOSITIVOS DIGITALES PROGRAMABLES

CATEDRATICO(A):
GUSTAVO SERRATO GARCIA

ALUMNO(A):
MARIANA WENDY SARAHI VEGA GONZALEZ

CARRERA:
ING. EN MECATRONICA.

GRADO Y GRUPO:
10A

Practica 2
Objetivo:
Con esta prctica tendremos una introduccin a VHDL es un lenguaje de descripcin de circuitos electrnicos
digitales, as como la forma en que se describen los mdulos VHDL y explica la descarga e instalacin del software
Project Manager y Modelsim (Xilinx).
Materiales:
Software Xilinx
PC
Video( curso vhdl 2de10.wmv)

Procedimiento:
VHDL es un lenguaje de descripcin de circuitos electrnicos digitales que utiliza distintos niveles de abstraccin.
El significado de las siglas VHDL es VHSIC (Very High Speed Integrated Circuits) Hardware Description Language.
Esto significa que VHDL permite acelerar el proceso de diseo.
VHDL no es un lenguaje de programacin, por ello conocer su sintaxis no implica necesariamente saber disear con
l. VHDL es un lenguaje de descripcin de hardware, que permite describir circuitos sncronos y asncronos. Para
realizar esto debemos:
- Pensar en puertas y biestables, no en variables ni funciones.
- Evitar bucles combinacionales y relojes condicionados.
- Saber qu parte del circuito es combinacional y cul secuencial.
Por qu usar un lenguaje de descripcin hardware?
- Poder descubrir problemas en el diseo antes de su implementacin fsica.
- La complejidad de los sistemas electrnicos crece exponencialmente, es necesaria una herramienta que trabaje
con el ordenador.
- Permite que ms de una persona trabaje en el mismo proyecto.
En particular VHDL permite tanto una descripcin de la estructura del circuito (descripcin a partir de subcircuitos
ms sencillos), como la especificacin de la funcionalidad de un circuito utilizando formas familiares a los lenguajes
de programacin.
Lo ms importante de un lenguaje de descripcin HW es que sea capaz de simular perfectamente el
comportamiento lgico de un circuito sin que el programador necesite imponer restricciones.
En el ejemplo, una ejecucin del cdigo utilizando las reglas bsicas de cualquier lenguaje de programacin al uso
dara dos resultados diferentes sobre la misma descripcin del circuito. Esto es debido a que en HW todos los

circuitos trabajan a la vez para obtener el resultado (todo se ejecuta en paralelo) mientras que en software el orden
de las instrucciones delimita la actualizacin de las variables (ejecucin secuencial de las instrucciones).

Este es el ejemplo que realizamos en Xilinx.

Comentarios:
VHDL como lenguaje de alto nivel permite:
El modelado de ensambles electrnicos complejos.
La simulacin de los modelos de componentes.
La sntesis lgica.
La portabilidad entre herramientas de sntesis y entre arquitecturas
Conclusin:
Una de las caractersticas ms potentes del lenguaje VHDL, es la posibilidad de utilizar los mdulos que hemos
desarrollado para construir mdulos ms grandes, es decir, un mdulo VHDL puede convertirse en componente de
otro mdulo, de esta forma reutilizamos o aprovechamos mdulos ya diseados con anterioridad, o podemos dividir
un diseo complejo en varios diseos ms simples.
Utilizar mdulos VHDL para construir otros mdulos se denomina diseo estructural, que difiere del diseo por
comportamiento que hemos utilizado hasta este momento.VHDL nos permite modelar el tiempo, que es una parte
importante al describir sistemas electrnicos.

curso vhdl 3de10.wmv


Serie de 10 vdeos para aprender a manejar VHDL, este video muestra cmo sintetizar y simular
programas VHDL y algunos conceptos bsicos de ello

Objetivo: Con esta prctica tendremos una introduccin a operadores VHDL.

Materiales:
Software Xilinx
PC
Procedimiento:

Resultados:
Conclusin: