UNIDAD VIII

DISPOSITIVOS LGICOS PROGRAMABLES

Las PAL estn conformadas por una matriz AND programable y una matriz OR
fija con la lgica de salida como se muestra en la figura.

Figura N 1
1. ARQUITECTURA INTERNA
La estructura interna de una PAL permite implementar cualquier suma
de productos lgica con un nmero de variables definido. A continuacin
se ilustra la estructura bsica de una PAL para dos variables de entrada y
una salida. Aunque la mayora de las PALs tienen muchas entradas y
muchas salidas. Como sabe, una matriz programable es una red de
conductores ordenados en filas y columnas, con un fusible en cada punto
de interseccin. A estos puntos de interseccin se les denomina celdas y es
el elemento programable de las PAL. Cada fila se conecta a la entrada de
una puerta AND y cada columna a una variable de entrada o a su
complemento.

Figura N 2

Circuitos Digitales

91

En funcin de la presencia o ausencia de las conexiones creadas por

programacin, se puede aplicar cualquier combinacin de variables de
entrada o sus complementos a una puerta AND, para generar cualquier
operacin producto que se desee. A manera de ejemplo, se muestra una
matriz programada para generar la siguiente funcin:
X = A. B + A. B + A. B

Figura N 3
Existe una gran variedad de configuraciones de PALs estndar, cada una
de las cuales se identifica mediante una nica referencia. En la cual la
letra que si al nmero de entradas designa el tipo de salida: L = activa a
nivel bajo, H = activa a nivel alto.

Figura N 4
1.1 Tablas look-up
Las Tablas Look-up o luts, presentan una estructura que asemeja a
una memoria, por tanto es posible generar cualquier funcin de las
variables de entrada, sin restricciones. Dado que para almacenar
las tablas se usan elementos de memoria, es usual que una LUT
pueda ser usada como una memoria RAM.
La cantidad de bits de memoria requeridos crece en forma
exponencial con el nmero de variables de entrada, porque las
LUTs pueden ser de 4 y 5 variables (16 a 32 bits de memoria). Por
ejemplo: Con n = 3 tenemos 8 bits de look-up, con lo cual se

92

Circuitos Digitales

pueden generar, una funcin F de tres variables a, b, c; o dos

funciones G0 y G1 de dos variables a y b; o cuatro funciones H0,
H1, H2 y H3 de una variable a

Figura N 5
Como se observa, una elaboracin ms potente del diseo del
multiplexor permite particionarlo segn las necesidades. En un
caso general con 2 n bits de look up es posible generar una funcin
cualquiera de n variables, o dos funciones de (n-1) variables, o 2 m
funciones de (n-m) variables.
1.2

Elementos bsicos de conexin

Los elementos bsicos de la arquitectura de tecnologas de la
lgica programada son:
- Las celdas lgicas
- Las celdas de entrada y salida
- Los recursos de interconexin

Figura N 6

Circuitos Digitales

93

Una celda lgica es un bloque funcional capaz de resolver una

funcin combinatoria o secuencial, una celda que por s sola puede
llagar a resolver una funcin compleja (4 o ms variables de
entrada) genera circuitos de baja granularidad (lgica de grano
grueso), en cambio una celda capaz de resolver nicamente
funciones elementales de 2 0 3 variables (a veces slo
combinatorias) es llamada de grano fino.
Cuanto ms compleja es una celda, mayor es la posibilidad de su
subempleo. Sin embargo en este caso la mayor parte del problema
es resuelta dentro de la celda, y por ello se requieren menos
recursos de interconexin con otras celdas. Cuanto ms simples
son las celdas, ms se requieren para resolver un problema dado,
pero son usadas plenamente (el subempleo de celdas es menor).
En contraparte, la necesidad de mltiples vnculos entre celdas
requiere de poderosos recursos de interconexin.
La conectividad entre celdas requiere el uso de vnculos que
ocupan rea del chip. Cuanto ms larga es una conexin, mayor es
su inductancia y su capacidad parsita, y con ello los retardos los
retardos de propagacin que introduce. Una conexin corta, en
contrapartida obliga a que las dos celdas que ella conecta estn
fsicamente prximas entre s dentro del chip. Por tanto los
fabricantes ofrecen por ello jerarquas de conectividad, de distinto
alcance.
Las celdas de entrada y salida responsables de la interconexin del
dispositivo con el mundo externo, deben de manejar corrientes
importantes y capacidades parsitas decenas de veces mayores a
las existentes dentro de chip, adems de ser bidireccionales.
Esto contribuye a crear ciertos problemas de diseo, tales como
agregado de retardos, picos de corriente de consumo y por
consiguiente ruido de fuente (ground bouncing). Existen dos tipos
Las denominadas elementales y complejas.
Los recursos bsicos de conexin son:
- Antifuses.- Son puntos de paso normalmente abiertos que
pasan a conduccin irreversiblemente mediante la
programacin. Son generados por el contacto entre capas de
Silicio por fusin de un separador dielctrico (Actel Plice) o por
contacto metlico entre lneas metlicas por fusin de Si amorfo
(Quick Logic Via Link).
Sus ventajas son altsima densidad integracin y capacidad de
operar en ambientes con radiacin (RadHard).
Su desventaja es la imposibilidad de test exhaustivo en fbrica y
requiere circuitos especiales de programacin con circulacin
de corrientes relativamente importantes, as como procesos
especiales de fabricacin.

94

Circuitos Digitales

Switches EPROM/EEPROM.- Podemos contar entre sus ventajas

su muy alta densidad e integracin; al ser reprogramables, dan la
posibilidad de realizar un test exhaustivo del dispositivo en
fabrica y en ciertos casos ofrecen programacin en el circuito.
Las desventajas estn en que requieren dedicar reas de silicio y de
metalizacin para circuitos especiales de programacin con la
aplicacin de voltajes relativamente elevados.

Llaves SRAM.- Basadas usualmente en flip-flops estticos que

controlan a las llaves que operan a las llaves de paso CMOS y a los
bancos de memoria RAM para resolver lgica mediante tablas de
bsqueda (LUTs o Look UP Tables).
Sus ventajas estn en que el uso de SRAM no requiere procesos
especiales, posibilita el test exhaustivo en fabrica y la
programacin en el circuito, con la posibilidad de reconfiguracin
dinmica.
Sus desventajas radican en la media a baja densidad de
integracin. Cada llave SRAM implica el uso de seis o ms
transistores; y el uso de circuitos especiales de carga de la
informacin de configuracin.
a. Reconfiguracin.- La reconfiguracin es el proceso de
alterar la programacin del dispositivo, este es un proceso de
software que permite redefinir el comportamiento de
hardware. Puede ser usado solo como proceso de arranque,
o para el mantenimiento/upgrade del hardware. Permite
aumentar la vida til de un producto. Ejemplos de esto son
los casos ISP (In System Programming) y el ICR (In Circuit
Reconfiguration)
b. Redes de cableado.- Estas estn fuertemente relacionados
con la granulidad, por cuanto mayor es la granulidad
(menores las celdas) ms recursos de cableado se requiere
para resolver la misma funcin.
Hay estructuras jerrquicas, segn el alcance:
-

Circuitos Digitales

Locales. - Conecta cada celda a los vecinos inmediatos; entre

estos tenemos las cadenas de CARRY y CASCADA, que son
conexiones de cada celda lgica con las inmediatas superior
e inferior, orientados para acelerar la realizacin de
operaciones aritmticas (Tecnologa Altera). Y la
interconexin rpida directa, que consiste en caminos
potenciales entre cada celda y las 4 que la rodean, de
propsito general y bajo tiempo de propagacin (Tecnologa
Xilinx).
A continuacin mostramos un diagrama de cada una.

95

Figura N 7
Cadena de CARRY

Figura N 8

Interconexin rpida directa

-

96

Vecinal.- Permite conectar grupos de celdas. Tenemos el

caso en el cual un conjunto de 8, 10 o 16 celdas lgicas se
agrupan fsicamente, y se define una matriz de conexionado
rpido entre ellas, con acceso a los sistemas de interconexin
global y a las celdas vecinas (Este es el caso de los LAB en
Altera). Los Half lines de Xilinx, la existencia de lneas de
corto alcance permiten vincular a cada celda con varias otras
vecinas. Finalmente los MAGIC BLOCKs de Xilinx, conectan
entre s segmentos horizontales y verticales de corta
longitud, a travs de matrices bidireccionales de transistores.

Circuitos Digitales

Figura N 9
-

Global .- Permite conectar cualquier celda con cualquier otra

dentro del dispositivo, suele hacer uso de lneas rpidas ( en
general metlicas ); existen redes especializadas usadas para
distribucin de seales globales (como las seales de reloj y
reset) y redes de uso general para atravesar todo el
dispositivo con seales lgicas, estas son :
Las Long lines (Xilinx) y las Fast Track (Altera). Esto ltimo
se muestra en el siguiente diagrama.

Figura N 10

En general sobre el mtodo de conexin, las llaves, y la

velocidad de operacin podemos decir que la lgica de
grano fino requiere conexiones entre celdas y varias celdas,
por lo que la mayor velocidad de cada celda a veces no
significa que la solucin final lo sea.

Circuitos Digitales

97

Las llaves tipo antifuse, transmisin gate o bidireccionales

generan una cadena RC que influye en el retardo total,
donde el valor de R esta dado por los fusibles ON sucesivos,
y el de C por aquellos en estado OFF. Este efecto es ms
importante en lneas de conexin de Si por la mayor
resistencia del conductor.
La arquitectura cuya velocidad de operacin es afectada por
el tiempo de propagacin de seales son altamente sensibles
a cambios de diseo, pues la relocalizacin de una celda
puede afectar fuertemente la performance de un diseo.
Finalmente, el uso de la lgica programable no descarta el
uso de lgica discreta, sino que la restringe a casos muy
simples. Adems es una herramienta rpida, de alta
confiabilidad, y de bajsimo costo por compuerta.
La fcil modificacin de un diseo permite asegurar el
mantenimiento y upgrade de un producto. Conocer
profundamente las tcnicas de diseo lgico es la mejor
manera de aprovechar la lgica programable.
Conocer a fondo el dispositivo es el nico camino para poder
obtener el mximo performance. Se pasa del diseo por
compuertas al diseo por sistemas.

98

Circuitos Digitales