Le gros avantage apport par la numrisation des signaux est la possibilit de stockage, de transformation

et de restitution des donnes sans quelles ne soient altres. Le passage dun type de donne lautre se fera par
des convertisseurs, composants mixtes , qui vont manipuler des tensions analogiques en entre et des
signaux logiques en sortie.

Schma de bloc

Il ngocie pour une mthode trs simple pour convertir les signaux numriques en analogique. Cest
atteint en modifiant le signal d'entre en quasi-analogique travers le 1 bit D/A convertisseur, qui est souvent
ralise par un comparateur, et en filtrant ce flux avec un filtre passe bas RC.
Le flux de donnes est constitu d'impulsions numriques d'une largeur variant en rpte
Des distances rgulires. Le da_convertor provoque une tension de + vref si logique '1 'apparat l'entre.
Logique '0 'signifie que le nud N1 se droule sur -vref.
Le RC passe-bas fonctionne comme intgrateur de temps ici.
Modlisation:
- liste des bibliothques
LIBRARY DISCIPLINES;
LIBRARY IEEE;
USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL;
USE IEEE.MATH_REAL.ALL;
- Description dinterface
ENTITY da_convertor IS
PORT (TERMINAL p, m: ELECTRICAL; signal input: IN BIT);
END ENTITY da_convertor;
- description comportementale
ARCHITECTURE behav OF da_convertor IS
QUANTITY v_in ACROSS i_out THROUGH p TO m;
BEGIN
IF (input = '0') USE
v_in ==-5.0 ;

ELSE
v_in == 5.0;
END USE;
END ARCHITECTURE behav;

La description de la capacit contient une quation diffrentielle :

LIBRARY DISCIPLINES;
USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL;
ENTITY Capacitance IS
GENERIC (Val: REAL);
PORT (TERMINAL p, m: ELECTRICAL);
END ENTITY Capacitance;
ARCHITECTURE behav OF Capacitance IS
QUANTITY u_c ACROSS i_c THROUGH p TO m;
BEGIN
i_c == Val * u_c'dot;
END ARCHITECTURE behav;
Resistance

LIBRARY DISCIPLINES;
USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL;
ENTITY resistor IS
PORT
(TERMINAL p,m
END resistor;

: ELECTRICAL);

ARCHITECTURE behav OF resistor IS

QUANTITY v ACROSS i THROUGH p TO m;
BEGIN
v == i*80.0;
END behav;

Flip-flop

LIBRARY DISCIPLINES;
LIBRARY IEEE;
USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL;
USE IEEE.MATH_REAL.ALL;
ENTITY FlipFlop IS
PORT(SIGNAL output: out bit);
END;
ARCHITECTURE behav OF FlipFlop IS
SIGNAL a,b,c,d: bit;
BEGIN
a<= TRANSPORT
'1' AFTER 0.5
'0' AFTER 0.7
'1' AFTER 1.0
'0' AFTER 1.8
'1' AFTER 2.5
'0' AFTER 3.5
'1' AFTER 3.7
'0' AFTER 3.8
output<=a;
END;

ms,
ms,
ms,
ms,
ms,
ms,
ms,
ms;

Le TEST BENCH:

LIBRARY DISCIPLINES;
LIBRARY IEEE;
USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL;
USE IEEE.MATH_REAL.ALL;
ENTITY bench IS
END;
ARCHITECTURE behav OF bench IS
TERMINAL n1
: ELECTRICAL;
SIGNAL
S1
: bit;
BEGIN
RC1: ENTITY RC
(behav) PORT MAP (n1,electrical_ground);
DA1: ENTITY da_convertor (behav) PORT MAP
(n1,electrical_ground,S1);
END;
FF1: ENTITY FlipFlop
(behav) PORT MAP (S1);

Le signal numrique cible:

La sortie de circuit:
1. Sortie de convertisseur avant de filtrage :

2. Signal final filtr par RC :