UNIVERSIDAD PRIVADA DE

TACNA
FACULTAD DE INGENIERA
ESCUELA DE INGENIERA
ELECTRNICA

FLIP-FLOPS
CIRCUITOS DIGITALES II
DOCENTE: Ing. Elena Vildozo Zambrano
ALUMNA:
Triana Humpire Silva

/10/2015

TACNA - PER

CIRCUITOS DIGITALES II

UNIVERSIDAD PRIVADA DE TACNA

INFORME DE LABORATORIO 01: Flip-Flops

1. BASE TEORICA
Todos los circuitos digitales utilizan datos binarios para funcionar
correctamente, los circuitos estn diseados para contar, sumar,
separar, etc. los datos segn nuestras necesidades, pero por el tipo de
funcionamiento de las compuertas digitales, los datos presentes en las
salidas de las mismas, cambian de acuerdo con sus entradas, y no hay
manera debitarlo, si las entradas cambian, las salidas lo harn tambin,
entonces Cmo podemos hacer para mantener un dato o serie de datos
en un lugar hasta que los necesitemos?
La respuesta son las memorias, bsicamente son sistemas que pueden
almacenar uno o ms datos evitando que se pierdan, hasta que nosotros
lo consideremos necesario, es decir, pueden variar su contenido a
nuestra voluntad.
El corazn de una memoria son los Flip Flops, este circuito es una
combinacin de compuertas lgicas, A diferencia de las caractersticas
de las compuertas solas, si se unen de cierta manera, estas pueden
almacenar datos que podemos manipular con reglas preestablecidas por
el circuito mismo.
Esta es la representacin general par un Flip Flop (comnmente llamado
"FF")

Los FF pueden tener varias entradas, dependiendo del tipo de las

funciones internas que realice, y tiene dos salidas:

Las salidas de los FF slo pueden tener dos estados (binario) y siempre
tienen valores contrarios, como podemos ver en la siguiente tabla:

Las entradas de un FF obligan a las salidas a conmutar hacia uno u otro

estado o hacer "flip flop" (Trmino anglosajn), ms adelante
2

CIRCUITOS DIGITALES II

UNIVERSIDAD PRIVADA DE TACNA

explicaremos cmo interactan las entradas con las salidas para lograr
los
efectos
caractersticos
de
cada
FF.

Un biestable (flip-flop en ingls), es un multivibrador capaz de

permanecer en uno de dos estados posibles durante un tiempo
indefinido en ausencia de perturbaciones. Esta caracterstica es
ampliamente utilizada en electrnica digital para memorizar informacin.
El paso de un estado a otro se realiza variando sus entradas.
Dependiendo del tipo de dichas entradas los biestables se dividen en:

Asncronos: slo tienen entradas de control. El ms empleado es

el biestable RS.
Sncronos: adems de las entradas de control posee una entrada
de sincronismo o de reloj.

Si las entradas de control dependen de la de sincronismo se denominan

sncronas y en caso contrario asncronas. Por lo general, las entradas de
control asncronas prevalecen sobre las sncronas.
La entrada de sincronismo puede ser activada por nivel (alto o bajo) o
por flanco (de subida o de bajada). Dentro de los biestables sncronos
activados por nivel estn los tipos RS y D, y dentro de los activos por
flancos los tipos JK, T y D.
Los biestables sncronos activos por flanco (flip-flop) se crearon para
eliminar las deficiencias de los latches (biestables asncronos o
sincronizados por nivel).
TIPOS DE FLIP-FLOPS
FLIP-FLOP RS
Dispositivo de almacenamiento temporal de 2 estados (alto y bajo),
cuyas entradas principales permiten al ser activadas:
o
o

R: el borrado (reset en ingls), puesta a 0 nivel bajo de la salida.

S: el grabado (set en ingls), puesta a 1 nivel alto de la salida

Si no se activa ninguna de las entradas, el biestable permanece en el

estado que posea tras la ltima operacin de borrado o grabado. En
ningn caso deberan activarse ambas entradas a la vez, ya que esto
provoca que las salidas directa (Q) y negada (Q') queden con el
mismo valor: a bajo, si el flip-flop est construido con puertas NOR, o
a alto, si est construido con puertas NAND. El problema de que
ambas salidas queden al mismo estado est en que al desactivar
ambas entradas no se podr determinar el estado en el que quedara
la salida. Por eso, en las tablas de verdad, la activacin de ambas
entradas se contempla como caso no deseado (N. D.).
Biestable RS (Set Reset) asncrono

CIRCUITOS DIGITALES II

UNIVERSIDAD PRIVADA DE TACNA

Slo posee las entradas R y S. Se compone internamente de dos
puertas lgicas NAND o NOR, segn se muestra en la siguiente figura:

Biestables RS con puertas NOR (a), NAND (c) y sus smbolos

normalizados respectivos (b) y (d).
Su tabla de verdad es la siguiente:
Tabla de verdad biestable RS
R

Q (NOR)

Q (NAND)

N. D.

N. D.

N. D.= Estado no deseado q= Estado de memoria

Biestable RS (Set Reset) sncrono

Circuito Biestable RS sncrono a) y esquema normalizado b).

CIRCUITOS DIGITALES II

UNIVERSIDAD PRIVADA DE TACNA

Adems de las entradas R y S, posee una entrada C de sincronismo
cuya misin es la de permitir o no el cambio de estado del biestable.
En la siguiente figura se muestra un ejemplo de un biestable sncrono
a partir de una asncrona, junto con su esquema normalizado:
Su tabla de verdad es la siguiente:
Tabla de verdad biestable RS
C

Q (NOR)

N. D.

X=no importa

Su tabla de excitacin es la siguiente:

FLIP-FLOP D (DATA O DELAY)

Smbolos normalizados: Biestables D a) activo por nivel alto y b)

activo por flanco de subida.
El flip-flop D resulta muy til cuando se necesita almacenar un nico
bit de datos (1 o 0). Si se aade un inversor a un flip-flop S-R
obtenemos un flip-flop D bsico. El funcionamiento de un dispositivo
5

CIRCUITOS DIGITALES II

UNIVERSIDAD PRIVADA DE TACNA

activado por el flanco negativo es, por supuesto, idntico, excepto
que el disparo tiene lugar en el flanco de bajada del impulso del reloj.
Recuerde que Q sigue a D en cada flanco del impulso de reloj.
Para ello, el dispositivo de almacenamiento temporal es de dos
estados (alto y bajo), cuya salida adquiere el valor de la entrada D
cuando se activa la entrada de sincronismo, C. En funcin del modo
de activacin de dicha entrada de sincronismo, existen dos tipos:
o
o

Activo por nivel (alto o bajo), tambin denominado registro o

cerrojo (latch en ingls).
Activo por flanco (de subida o de bajada).

Tabla de verdad

Ecuacin caracterstica

Tabla de excitacin

FLIP-FLOP T (Toggle)

Smbolo normalizado: Biestable T activo por flanco de subida.

Dispositivo de almacenamiento temporal de 2 estados (alto y bajo). El
biestable T cambia de estado ("toggle" en ingls) cada vez que la
entrada de sincronismo o de reloj se dispara mientras la entrada T
est a nivel alto. Si la entrada T est a nivel bajo, el biestable retiene
el nivel previo. Puede obtenerse al unir las entradas de control de un
biestable JK, unin que se corresponde a la entrada T. No estn
disponibles comercialmente.

CIRCUITOS DIGITALES II

UNIVERSIDAD PRIVADA DE TACNA

Tabla de verdad

Tabla caracterstica

CIRCUITOS DIGITALES II

UNIVERSIDAD PRIVADA DE TACNA

T

Qsiguiente

Ecuacin
caracterstica

Tabla de excitacin

FLIP-FLOP JK

Es verstil y es uno de los tipos de flip-flop ms usados. Su

funcionamiento es idntico al del flip-flop S-R en las condiciones SET,
RESET y de permanencia de estado. La diferencia est en que el flipflop J-K no tiene condiciones no vlidas como ocurre en el S-R.
Este dispositivo de almacenamiento es temporal que se encuentra
dos estados (alto y bajo), cuyas entradas principales, J y K, a las que
debe el nombre, permiten al ser activadas:
o

J: El grabado (set en ingls), puesta a 1 nivel alto de la salida.

K: El borrado (reset en ingls), puesta a 0 nivel bajo de la

salida.

Si no se activa ninguna de las entradas, el biestable permanece en el

estado que posea tras la ltima operacin de borrado o grabado. A
diferencia del biestable RS, en el caso de activarse ambas entradas a
la vez, la salida adquirir el estado contrario al que tena.
Tabla de verdad

Tabla Caracterstica
8

CIRCUITOS DIGITALES II

UNIVERSIDAD PRIVADA DE TACNA

Ecuacin Caracterstica

Tabla de Excitacin

2.

DIAGRAMAS Y TABLA DE CIRCUITOS

INTEGRADOS
2.1.
FLIP-FLOP JK
CI 7476

CIRCUITOS DIGITALES II

UNIVERSIDAD PRIVADA DE TACNA

3. EXPERIENCIA
3.1.
CIRCUITO LOGICO

3.2.

TABLA DE COMPROBACION O TABLA DE ESTADO

A t +1= A' + BX
B t+ 1=B X '
Y = AB

E.P

E.S

F-F

Salida

At

Bt

A t +1

B t+ 1

JA

KA

JB

KB

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

1
1
0
0
1
1
1
1

0
1
0
1
0
0
0
0

1
1
X
X
1
1
X
x

X
X
1
1
X
X
0
0

0
X
0
X
0
X
0
x

X
0
X
0
X
1
X
1

0
0
0
1
0
0
0
1

10

CIRCUITOS DIGITALES II

UNIVERSIDAD PRIVADA DE TACNA

J A =1
K A =X

'

0
1

0
0
X
X

0
1
X
X

1
1
1
0

1
0
1
0

0
1

0
0
X
X

0
1
0
1

1
1
0
1

1
0
X
X

J B =0
K B =X

3.3.

CIRCUITO A NIVEL INTEGRADO

4. SIMULACION

11

CIRCUITOS DIGITALES II

UNIVERSIDAD PRIVADA DE TACNA

5. CONCLUSIONES

12

CIRCUITOS DIGITALES II

UNIVERSIDAD PRIVADA DE TACNA

..

13