Você está na página 1de 8

Mestrado Integrado em Engenharia Informtica e Computao

FEUP

Arquitetura e Organizao de
Computadores - EIC0083
1 ano, 1 semestre - 2015/16

Circuitos sequenciais
Outubro de 2015
Antnio Jos Duarte Arajo

Circuitos sequenciais: resumo

Conceitos introdutrios
Elementos de memria
Circuitos sequenciais sncronos
Registos, banco de registos e contadores
Exemplos

Antnio Jos Arajo, FEUP

AOCO_2015/16 - Circuitos sequenciais

Introduo
Circuito combinacional: o valor da sada depende apenas
dos valores atuais das entradas.
Circuito sequencial: o valor da sada depende dos valores
atuais e dos valores anteriores das entradas.
Estado de um circuito: conjunto de variveis de estado que,
em cada momento, contm informao sobre o passado do
circuito permitindo, em conjunto com os valores da
entrada, a determinao do comportamento futuro.
Em circuitos digitais, as variveis de estado so binrias:
um circuito com n variveis de estado pode ter at 2n
estados.
O valor de uma varivel de estado armazenado num
elemento de memria (p. ex. flip-flop tipo D).
Nos circuitos digitais sncronos, as mudanas de estado
ocorrem em instantes de tempo determinados por um sinal
peridico: o sinal de relgio.
Antnio Jos Arajo, FEUP

AOCO_2015/16 - Circuitos sequenciais

Como funcionam?
Um circuito sequencial, alm do estado
interno, tem:
entradas
sadas

entradas

sadas
estado

O estado atual e as entradas definem:


quais so os valores das sadas
qual vai ser o prximo estado, ou seja, que
valores tomaro as variveis de estado
Antnio Jos Arajo, FEUP

AOCO_2015/16 - Circuitos sequenciais

Modelo conceptual
Composio
Gerao das sadas
Bloco combinatrio
Sadai = fi (entradas, estado
presente)

entradas

sadas
estado

Gerao do prximo estado


Bloco combinatrio
Estadoi = gi(entradas, estado
presente)

sadas

estado
presente

Memria de estado
Elementos de memria (flipflops)
Prximo estado passa a
constituir o estado presente
aps transio do relgio
Antnio Jos Arajo, FEUP

entradas

prximo
estado

estado
(memria)

sinal de
relgio

AOCO_2015/16 - Circuitos sequenciais

Sinal de relgio
Sinal de relgio tpico, para um sistema sensvel
transio positiva (flanco ascendente )
mudanas de estado
ocorrem aqui

TL

TH

T = perodo (intervalo de repetio) (unidade: s)


T = TH + TL
F = 1/T = frequncia (unidade: Hz = 1/s)
Exemplo: se FCLK = 1 GHz, TCLK = 1 ns (10-9 s)
Antnio Jos Arajo, FEUP

AOCO_2015/16 - Circuitos sequenciais

Organizao geral de um sistema


sequencial sncrono
O flanco de relgio determina quando que os elementos de
memria so modificados.
O perodo de relgio deve ser longo o suficiente para a sada da
lgica combinatria atingir o seu valor final, isto , estabilizar.
Elemento de
estado 1

Circuito combinatrio

Elemento de
estado 2

Num sistema sensvel transio, o valor de um elemento de


memria pode ser usado para calcular o prximo valor desse mesmo
elemento. A alterao s efetuada na transio ativa seguinte.
Elemento de
estado 1

Antnio Jos Arajo, FEUP

Circuito combinatrio

AOCO_2015/16 - Circuitos sequenciais

Elemento de memria
Circuitos bi-estveis:
portas lgicas normais com realimentao
positiva, isto , que refora o estado atual
as sadas sustentam valores nas entradas

O circuito bi-estvel mais simples:


mas no tem entradas,
no podendo ser controlado

Q,Q pode ser 1,0 ou 0,1

Antnio Jos Arajo, FEUP

AOCO_2015/16 - Circuitos sequenciais

Latch tipo D (ou transparente)


R

EN
0
1
1

Q
EN

D Q
Q
X Qant. Qant.
0 0
1
1
1
0

Q
S

EN

smbolo:
D

EN

D
Q

Quando EN=1 a latch transparente (Q=D)


Quando EN passa de 1 para 0, a sada Q memoriza o seu estado
Antnio Jos Arajo, FEUP

AOCO_2015/16 - Circuitos sequenciais

Flip-flop tipo D
Edge-triggered: sensvel transio do sinal de relgio (CLK)
D CLK
X 0
X 1
1
0

Q
Q
Qant. Qant.
Qant. Qant.
1
0
0
1

CLK

Antnio Jos Arajo, FEUP

AOCO_2015/16 - Circuitos sequenciais

10

Flip-flop tipo D
quando CLK sobe captura o valor na entrada D
smbolo:
Q
Q
D
D
CLK Q
indica que
edge-triggered

CLK Q
indica que ativo transio
negativa, ou descendente

parmetros temporais: tsetup e thold


CLK

Que acontece se estes


tempos forem violados?

tsetup thold
Antnio Jos Arajo, FEUP

AOCO_2015/16 - Circuitos sequenciais

11

Flip-flop tipo D
Equao caracterstica:
Q* representa o prximo valor para Q
quando CLK passa de 0 para 1

Q* funo de Q e da entrada
flip-flop tipo D: Q* = D
copia para Q o que est em D

Antnio Jos Arajo, FEUP

AOCO_2015/16 - Circuitos sequenciais

12

Registos
Registo: grupo de n elementos de memria (p. ex. flipflops D), que so acedidos como uma nica entidade e
partilham o mesmo sinal de relgio
Exemplo: implementao de um registo de 4 bits
Q3

Q1

Q2

Q0

CLK
D3

D2

Antnio Jos Arajo, FEUP

D1

D0

AOCO_2015/16 - Circuitos sequenciais

13

Banco de registos
Banco de registos: conjunto de registos com a mesma capacidade,
em que cada registo pode ser selecionado individualmente

Exemplo: banco
de 8 registos de
4 bits

Qual a funo do
descodificador e
do multiplexador?

Antnio Jos Arajo, FEUP

AOCO_2015/16 - Circuitos sequenciais

14

Contador sncrono
Constituio com flip-flops tipo D:
D

EN
CLK

Q0

Smbolo (ex: contador


de 3 bits)
CONT3

CLK
EN

Q1

CLK

QA
QB
QC

CLK

Q2

CLK

Todos os flip-flops tm o mesmo sinal de relgio (circuito sncrono),


comutando simultaneamente.
A sada Qi troca quando todos os bits anteriores (Q0 a Qi-1) so iguais a 1.
Antnio Jos Arajo, FEUP

AOCO_2015/16 - Circuitos sequenciais

15

Contador com load


EN
D0

0
1

CLK

Q0

Q1

Q2

CLK

D1

D
CLK

D2

D
CLK

load

Quando load est ativo, o contador carregado com o que est nas entradas Di
Como acrescentar uma entrada de reset (sncrono)?
Antnio Jos Arajo, FEUP

AOCO_2015/16 - Circuitos sequenciais

16