LAB. ANALOGICA II. PRACTICA # 4: AMPLIFICADORES DE PEQUEA SEAL CON JFET. X. MACANCELA.

Practica # 4 Amplificadores de pequea senal con

JFET
Xavier Andres Macancela Poveda
xmacancela@est.ups.edu.ec
Universidad Politcnica Salesiana, Sede Cuenca
Laboratorio de Analgica II

ResumenEn el siguiente documento, se describe el funcionamiento de los amplificadores de pequea seal con transistores
JFET, por ejemplo el amplificador source comun, etc. En estos
tipos de amplificadores tienen una impedancia muy alta de
entrada y impedancia muy alta de salida, ademas tienen una
caracteristica especial que estos no tienen mucha ganancia, tienen
una ganancia maxima hasta de 10.

IG = 0A

(2)

Ahora bien si analizamos al transistor jfet dentro de AC

aparecern nuevos parmetros como es el factor de transconductancia [2] mostrada en la ecuacin 3.

Index Termsmpf 102, jfets, amplificadores con JFET, Gate

Comun, Drain Comun, Source Comun.

O BJETIVOS
Disear calcular y comprobar el funcionamiento de las
siguientes configuracin usando transistores jfet
Drain Comn Av=1 RL=3.3k
Source Comn Av=5 RL=1.5k
Gate Comn Av=3 RL=4.7k
Los requerimientos para el diseo de los diferentes amplificadores se muestra en la cuadro I .
Cuadro I
PARAMETROS DE D ISEO

Av Drain
Av Source
Av Gate
Fc

Datos
1
5
3
2khz

Resistencia de Carga
3.3k
1.5k
4.7k

I. M ARCO T ERICO
El anlisis de los transistores jfet, como amplificador de
pequeas seales. El transistor jfet es un dispositivo de tres
terminales el cual controla la corriente que circula a travs
de sus 2 terminales D(drain) S(source), mediante una tensin
umbral que se aplica en los terminales G (gate) S(source).
Cabe recalcar que los transistores jfet no trabajan con corriente
aplicada en el G(gate) por lo que en todas sus polarizaciones
se tendr una impedancia en el G(gate) alta.
La curva caracterstica del transistor fet se puede obtener
de forma directa con la ecuacin de Shockley[1] mostrada en
la ecuacin 1 .
2

V GS
ID = IDSS 1
(1)
VP
Una caracterstica existente en el manejo de Jfet es la
ausencia de corriente de gate, como se menciono anteriormente
[4], por lo tanto:

gm =



2 IDSS
V GS
1
kV P k
VP

(3)

Continuando con el anlisis, los transistores jfet tiene una

impedancia de entrada lo bastante grande para suponer que sus
terminales en la entradas se aproximan a un circuito abierto.
Es decir bsicamente:
Zi0 =

(4)

En cambio la Impedancia de salida de los transistores jfet

son muy parecidos a las impedancias de salida de los transistores bjt. Estos parmetros en las hojas de especificaciones
generalmente aparece comoyos con las unidades de uS. Es
decir como se muestra en la ecuacin 5:

Zo0 =

1
yos

(5)

Tambin se puede representar por rd.

En modelo equivalente del transistor [3] se puede ver en
al figura 1. El modelo equivalente esta compuesto por una
impedancia de entrada, que esta representada como un circuito
abierto, una fuente de corriente y su respectiva resistencia rd.

Figura 1. Circuito equivalente Jfet

LAB. ANALOGICA II. PRACTICA # 4: AMPLIFICADORES DE PEQUEA SEAL CON JFET. X. MACANCELA.

I-A.

Source comn

I-B.

Circuito amplificador con RS punteado, el capacitor Cs en

el anlisis CD se comporta como un circuito abierto, mientras
que en ca se comporta como cortocircuito en la RS. En
la figura2 se aprecia la configuracin de la polarizacin del
amplificador jfet de source comn.

Gate Comun

El capacitor Cg en el anlisis CD se comporta como un

circuito abierto, mientras que en ca se comporta como cortocircuito en la RG. En la figura4 se aprecia la configuracin de
la polarizacin del amplificador jfet de gate comn.

Figura 4. Configuracin Gate Comun

Su circuito equivalente se muestra en al figura 5 .

Figura 2. Amplificador Source comun

Haciendo el respectivo anlisis del circuito equivalente en

ca, como se muestra en al figura 3.

Figura 5. Circuito Equivalente Gate Comun

Analizando el circuito equivalente, la Zi:

Figura 3. Equivalente source comun

Cabe recalcar que entre los terminales vi, vo de las figuras

2 y 3 van colocadas la seal de ingreso y la carga correspondientemente.
Analizando el circuito equivalente, la Zi:

Zi = RG

(7)

La ganancia para la configuracin de source comn, se

muestra en la ecuacin8 .

Av = gm (rdkRD)

1
gm

(9)

Una vez encontrada al impedancia de ingreso como se

muestra en la ecuacin 9 , se procede a calcular Zo que se
muestra en la ecuacin 10.

(6)

Como la impedancia entre G(gate) S(source) se aproxima

a 0 nos queda las impedancia de ingreso como aparece en la
ecuacin 6.
La impedancia de salida Zo, se analiza haciendo que la
fuente de corriente se abra y quedara como se aprecia en la
ecuacin 7. Entonces nos queda:

Zo = rdkRD

Zi = RSk

(8)

El signo negativo presente en la ecuacin 8 indica que existe

un desfasamiento entre Vi y Vo.

Zo = RD

(10)

La ganancia para la configuracin de gate comn , se

muestra en la ecuacin11 .

Av = gm (rdkRD)

(11)

La ausencia del signo negativo en al ganancia da a entender

que no hay desfasamiento en la seal de ingreso.
I-C.

Drain comn

El capacitor de Cd en el anlisis CD se comporta en este

como en la dems polarizaciones como un circuito abierto,
mientra que en ca se comporta como cortocircuito en la RD.
Es por este motivo que viene su nombre de polarizacin de
drain comn. Este tipo de polarizacin se puede apreciar en
la figura 6.

LAB. ANALOGICA II. PRACTICA # 4: AMPLIFICADORES DE PEQUEA SEAL CON JFET. X. MACANCELA.

Como se puede apreciar el costo de la practica es relativamente elevado. Los precios son aproximados ya que puede
variar de donde se los puede conseguir cada uno de los
componentes.
III. D ESARROLLO
III-A. Amplificador Jfet-Source Comn
En el diseo del mismo, en el cuadro III se observa los
datos iniciales para el comienzo del diseo.

Figura 7. Circuito Equivalente Drain Comun

Cuadro III
DATOS S OURCE C OMN
Descripcin
Idss
Vp
Fc
Av
Rl
RG

Valor
10.31mA
-3.239v
2kHz
5
1.5k
1M

Circuito propuesto se observa en la figura8 .

Figura 6. Configuracin Drain Comun

El circuito equivalente nos queda como se observa en al

figura 7.
Analizando el circuito equivalente, la Zi:
Zi = RG

(12)

Encontrada la impedancia de entrada como se observa en

la ecuacin 12 , se precede a calcular Zo como se observa en
la ecuacin 13.
Zo = RS

(13)

La ganancia de la configuracin de drain comn, se muestra

en la ecuacin 14:
Av =

RSRL
RS+RL
RSRL
( RS+RL
)

gm
1 + gm

Figura 8. Circuito Source comun

Su circuito equivalente se observa en al figura ??.

(14)

Una vez realizado todos los anlisis procederemos al calculo

de los mismos.
Figura 9. Equivalente source comun

II.

M ATERIALES Y H ERRAMIENTAS

En esta seccin se presenta los materiales y herramientas

que se necesito en la practica. La listas de estos materiales se
presentan en el cuadro .
Cuadro II
D ESCRIPCION DE MATERIALES Y HERRAMIENTAS
Descripcin
Jfet
Resistencias
Cable Multipar
Condensadores electrolticos
Condensadores cermicos
Total

Cantidad
3
24
1
10
7
45

Precio
7.50$
7.2$
1$
3$
1.05$
19.75$

Utilizando la mxima transferencias de potencia

RS = RL
Entonces

RS = RD
Por lo tanto

RD = 1,5k

LAB. ANALOGICA II. PRACTICA # 4: AMPLIFICADORES DE PEQUEA SEAL CON JFET. X. MACANCELA.

La impedancia de entrada es relativamente alta por lo que

el transistor jfet no maneja corriente de Gate.

RS = 5
Analizando la malla entre VDD y GROUND.

Zi = 1M
Procedemos al calculo RPD

V DD = V RD + V DS + V RS

RD RL
RD + RL
Remplazamos datos de RD Y RL
RP D =

V DD
= 10 103 (RS + RD)
2
V DD = 30V

1,5k 1,5k
RP D =
1,5k + 1,5k
RP D = 750

Calculo de los capacitores para una frecuencia de corte de

2 kHz
CI =
2

Una vez obtenida RPD, se obtendr el valor de gm para un

valor ganancia de 7
AV = gm RP D

gm =

CI =

f
10

2000Hz
10

1


(rs + Zi)

1


(50 + 1M )

CI = 795,73pF

5
750
CO =

gm = 6,667mA/V
Con la ecuacin 3 , se va a observar que se obtiene el valor
de VGS.


2 IDSS

(1 V GS )
gm =

VP
VP

2
CO =

f
10

2000Hz
10

1

(Zo + RL)

1
(1,5k + 1,5k)

CO = 0,265uf

Entonces.
6,667 103

2 10,31 103

(1 V GS )
=

3,239
2,906
V GS = 0,151V

Aplicando la ecuacin de Shorckley [1], se va a observar

que se despeja la corriente de drain comn.

2
V GS
ID = IDSS 1
VP

2
0,151
3
ID = 10,31 10 1
3,239

CS =

2 (f )
CS =
2

1
gm Rs
1
gm +RS

1

 4001172 
400+1172

2000
10 Hz

CS = 47uF
El diagrama de Bode con el Simulador MULTISIM

ID = 10mA
El calculo de los componentes se puede observar a continuacin.
V GS = ID RS
0,151 = 10 103 RS

Figura 10. Recta de carga SC

La salida del Osciloscopio con el Simulador MULTISIM

LAB. ANALOGICA II. PRACTICA # 4: AMPLIFICADORES DE PEQUEA SEAL CON JFET. X. MACANCELA.

Figura 14. Circuito equivalente GC

Figura 11. Recta de carga SC

Las rectas de carga correspondiente se observa en la figura

12.

Figura 13. Circuito Gate comun

Su circuito equivalente se observa en al figura 14.

Utilizando la mxima transferencias de potencia.

Zo = RL = 4,7k
Entonces

Zo = RD
Figura 12. Recta de carga Source Comun

Por lo tanto

RD = 4,7k
La impedancia de entrada es relativamente alta por lo que
el transistor jfet no maneja corriente de Gate.
III-B.

Amplificador Jfet-Gate Comn

Antes del diseo del mismo, en el cuadro IV se observa los

datos iniciales para el comienzo del diseo.

Cuadro IV
DATOS G ATE C OMN
Descripcin
Idss
Vp
Fc
Av
Rl
RG

Valor
10.3163mA
-3.23931v
2kHz
3
4.7k
1M

Zi = 1M
Procedemos al calculo RPD
RD RL
RD + RL
Remplazamos datos de RD Y RL
RP D =

RP D =

4,7k 4,7k
4,7k + 4,7k

RP D = 2,35k
Circuito propuesto se observa en la figura 13.

Una vez obtenida RPD, se obtendr el valor de gm para un

valor ganancia de 3

LAB. ANALOGICA II. PRACTICA # 4: AMPLIFICADORES DE PEQUEA SEAL CON JFET. X. MACANCELA.

Cuadro V
F RECUENCIA DE CORTE -D IAGRAMA DE BUDE

AV = gm RP D

gm =

f
Av

3
2,35k

gm = 1,2766mA/V

fc/10
200Hz
0.238

Ci =

2 10,3163 103
(1 V GS )

=

3,23931
3,23931

Co =

V GS = 2,59007V

2,59007
3,23931

1
2 (2000Hz) (9,4k)
Co = 8,46569nF

Aplicando la ecuacin de Shorckley [1], se va a observar

que se despeja la corriente de drain comn.
2

V GS
ID = IDSS 1
VP
ID = 10,3163 103 1

10*fc
20kHz
2.873

1
2 (2000Hz) (Zo + RL)

Co =

5*fc
10kHz
2.794

Ci = 106,658nF

Entonces.
1,2766 10

fc
2kHz
1.783

1
2 (2000Hz) (746,098)

Con la ecuacin 3 , se va a observar que se obtiene el valor

de VGS.


2 IDSS
(1 V GS )
gm =
VP

VP

fc/5
400Hz
0.407

CG =

CG =

2

1
2 (f ) (ZG)

1
2 (2000Hz) (1000000)
CG = 79,5775pF

ID = 0,414408mA
El calculo de los componentes se puede observar a continuacin.

Realizando la mxima Dinmica.

V DSp = ID RP D

V GS = ID RS
V DSp = 0,9738588V

2,59 = 0,414408 103 RS

Entonces
RS = 6,25006 k

V DSpp = 2 (V DSpp)

Analizando la malla entre VDD y GROUND. Conociendo

que VDS=VCC/2.
V DSpp = 1,9477176V
V DD = V RD + V DS + V RS
V DD = 9,07558V

Nos queda que:

espp =

V DSpp
AV

V DS = 4,53779V

espp = 0,6492392V

Calculo de los capacitores para una frecuencia de corte de

2 kHz

Con sus respectivos puntos mostrados en el cuadro

V,tomado desde fc/10 y 10*fc.
Las rectas de carga correspondiente se observa en la figura
15.

Ci =

1
2 (f ) (Zi + rs)

LAB. ANALOGICA II. PRACTICA # 4: AMPLIFICADORES DE PEQUEA SEAL CON JFET. X. MACANCELA.

Cuadro VI
DATOS D RAIN C OMUN
Descripcin
Idss
Vp
Fc
Av
Id
Vdd
Vds

Valor
10.31mA
-3.239v
2kHz
1
100mA
15v
7.5v

100 10

= 10,31 10


2
V GS
1
3,239

V GS = 2,49V
Con la ecuacin 3 , se va a observar que se obtiene el valor
de VGS.


2 IDSS
(1 V GS )

gm =

VP
VP
Entonces.


2 10,31 103

(1 2,49 )
gm =

2,77
3,239
gm = 5,74143

Figura 17. Circuito Equivalente Drain Comun

Analizando las malla nos queda que:

V DD V RD V DS V RS = 0
4,5 2,49 = V RD
Conociendo anteriormente ID=100uA
RD = 4,7k
Analizando
V GS = ID RS
Figura 15. Reca de carga GC

III-C.

Entonces queda que:

2,49 = 100 106 RS

Amplificador Jfet-Drain Comn

Antes del diseo del mismo, en el cuadro VI se observa los

datos iniciales para el comienzo del diseo.
Circuito propuesto se observa en la figura 16.

RS = RL = 4,7k
La impedancia de entrada es relativamente alta por lo que
el transistor jfet no maneja corriente de Gate.

Zi = 1M
La impedancia de salida

Zo = 4,7k
Una vez se obtuvo estos valores al ganancia total seria
AV =

1 + gm

Figura 16. Circuito drain comun

Su circuito equivalente se observa en al figura ??.

Aplicando la ecuacin de Shorckley [1], se va a observar
que se despeja la corriente de drain comn.

2
V GS
ID = IDSS 1
VP

gm

AV =

RSRL
RS+RL

RSRL
RS+RL

718,163 106 12,5 103

1 + 718,163 106 (12,5 103 )
AV = 0,9

Calculo de los capacitores para una frecuencia de corte de

2 kHz

LAB. ANALOGICA II. PRACTICA # 4: AMPLIFICADORES DE PEQUEA SEAL CON JFET. X. MACANCELA.

Cuadro VII
F RECUENCIA DE CORTE -D RIAGRAMA DE BUDE
fc/2
1000Hz
-6.35
0.481

f
Av
Avdb

fc/10
200Hz
-17.44
0.134

10*fc
20kHz
-1.225
0.868

CI =
2
CI =

fc
2kHz
-3.071
0.702

f
10

2000Hz
10

(rs + (Zi))

1


(50 + 1M )

Figura 19. Diagrama de bode SC-2

CI = 795,73pF

CO =
2

f
10

1

(Zo + RL)

CO = 27,65nF

CD =

CD =

1
2 (f ) (RD)

1
2 (2000Hz) (20,1k)

Figura 20. Diagrama de bode SC-3

CD = 17,374nF
Con sus respectivos puntos mostrados en el cuadro
VII,tomado desde fc/10 y 10*fc.
IV.
IV-A.

La seal de entrada es la seal de color verde y al amplificada se encuentra de color azul, estas graficas se observa en
la figura 21.

M EDICIONES Y A NALISIS

Amplificador Jfet-Source Comn

Se utilizo la DAQ como instrumento de adquisicin de datos

para las grficas. El diagrama de bode del Source comn, se
puede apreciar en la figuras 18, 19 y 20.

Figura 21. Seal de ingreso-Salida SC

IV-B.

Figura 18. Diagrama de bode SC

Amplificador Jfet-Gate Comn

Se utilizo la myELVIS II como instrumento de adquisicin

de datos para las grficas. El diagrama de bode del Source
comn, se puede apreciar en la figuras22, 23, 24, ??.

LAB. ANALOGICA II. PRACTICA # 4: AMPLIFICADORES DE PEQUEA SEAL CON JFET. X. MACANCELA.

Figura 23. Bode Gate comun-en Fc

Figura 24. Bode Gate comun-en 10*Fc

Figura 25. Entrada y Salida del Osciloscopio Gate Comun

Las seales de entrada son las seal de color verde y

al amplificada se encuentra de color azul, estas grficas se
observa en la figuras 26,?? ?? y ??.

Figura 22. Bode Gate Comn fc/10

Las seales de entrada son las seal de color verde y

al amplificada se encuentra de color azul, estas grficas se
observa en la figuras ??.
IV-C.

Amplificador Jfet-Drain Comn

Se utilizo la myELVIS II como instrumento de adquisicin

de datos para las grficas. El diagrama de bode del Source
comn, se puede apreciar en la figuras??

Figura 26. Seal de ingreso-DC

LAB. ANALOGICA II. PRACTICA # 4: AMPLIFICADORES DE PEQUEA SEAL CON JFET. X. MACANCELA.

Figura 27. Diagrama de Bode Drain Comun

C ONCLUSIONES
JFET amplifiers are more likely to perform as they are
more stable, also to differences of BJT transistors, that draw
current unlike the JFET transistors working with voltages
applied between G (gate) S (source). The design of this type
of amplifier is performed considering that the JFET transistors
do not work with current G (gate). So to design one high
volume resistance was in the order of Mega ohms Zi (input
impedance). The voltage gain for all these types of amplifiers
was less than BJT amplifiers worked. The calculation was
simplified to make the hybrid circuit regardless rd in the
analysis.
R EFERENCIAS
[1] Electrnica teora de circuitos y dispositivos electrnicos,Robert L. Boylestad,Louis Nashelsk- Decima edicin-Editorial Prentice Hall-pagina 378
[2] Electrnica teora de circuitos y dispositivos electrnicos,Robert L. Boylestad,Louis Nashelsk- Decima edicin-Editorial Prentice Hall-pagina 475
[3] Electrnica teora de circuitos y dispositivos electrnicos,Robert L. Boylestad,Louis Nashelsk- Decima edicin-Editorial Prentice Hall-pagina 479
[4] Electrnica teora de circuitos y dispositivos electrnicos,Robert L. Boylestad,Louis Nashelsk- Decima edicin-Editorial Prentice Hall-pagina 376

10