Escolar Documentos
Profissional Documentos
Cultura Documentos
P U E R T A S L GI C A S
P U E R T A N O T O IN V ER S O RA
Se trata de una operacin que solo maneja una variable de entrada y otra
de salida. La salida toma el estado opuesto o inverso del que tiene la
entrada.
VALOR EN LA
SALIDA
P U E R T A O R O S U MA D O RA
Cuando distintas variables lgicas se combinan mediante la funcin OR, el
resultado toma el estado alto, verdadero o 1 si alguna de ellas tiene dicho
estado. La ecuacin que representa la funcin OR de dos variables de
entrada es la siguiente:
X=A+B
VALOR EN LA
PARTE A
VALOR EN LA
PARTE B
VALOR OBTENIDO EN
LA
SALIDA
28/02/201
1
Pgina 1
P U E R T A N O R O S U M AD O R A I N VE R S O RA
Esta puerta produce la funcin inversa de la puerta OR, es decir, la
negacin de la suma lgica de las variables de entrada. Su comportamiento
es equivalente a la de la puerta OR seguida de una NOT.
VALOR EN LA
PARTE A
VALOR EN LA
PARTE B
VALOR OBTENIDO EN
LA
SALIDA
P U E R T A A N D O M U L T I P L I C AD O R A
Cuando varias variables lgicas, de tipo binario, se combinan mediante la
operacin lgica
AND, producen una variable de salida, que solo toma el nivel lgico 1,
estado alto o verdadero, si todas ellas tienen dicho nivel o estado. La
ecuacin lgica de la funcin AND para dos variables de entrada es la
siguiente:
VALOR EN LA
PARTE A
VALOR EN LA
PARTE B
VALOR OBTENIDO EN
LA
SALIDA
P U E R T A N AN D O M U L T I P LI C A D OR A IN VE R S O R A
La puerta NAND produce la funcin inversa de la AND, o sea, la negacin
del producto lgico de las variables de entrada. Acta como una puerta
AND seguida de una NOT.
VALOR EN LA
PARTE A
VALOR EN LA
PARTE B
VALOR OBTENIDO EN
LA
SALIDA
P U E R T A O R E X C L U SI V A ( O R EX )
La salida de esta compuerta es 1, estado alto o verdadero si cada entrada
es 1 pero excluye la combinacin cuando las dos entradas son 1. La
funcin OR exclusiva tiene su propio smbolo grfco o puede expresarse
en trminos de operaciones complementarias AND, OR.
Funcin:
VALOR EN LA
PARTE A
VALOR EN LA
PARTE B
VALOR OBTENIDO EN
LA
SALIDA
P U E R T A N O R EX C L U SI V A ( N O RE X )
Funcin:
F= AB+
Tabla De La Verdad De La Puerta NOR Exclusiva
(NOREX)
VALOR EN LA
PARTE A
VALOR EN LA
PARTE B
VALOR OBTENIDO
EN LA
SALID
1
C I R C UI T O S C OM BI N A C I O N A LE S :
Un circuito combinacional es aquel que se forma exclusivamente por
funciones lgicas elementales; tiene un nmero determinado de entradas
y otro de salidas, y el estado de las salidas depende exclusivamente del
de las entradas y del circuito del que se trate.
Son de este tipo los circuitos siguientes:
Lgicos
Generador/Detector de paridad
Multiplexor y
Demultiplexor
Codificador y
Decodificador
Conversor de cdigo
Comparador
Aritmticos
Sumador
Aritmticos y lgicos
Unidad aritmtico lgica
D I S E O D E CI R C U IT O S C O M B IN A C I ON AL E S
P R O C E S O D E D I SE O
Disear: Proceso por el cual se obtiene el objeto pedido a partir de
unas especificaciones iniciales.
Los pasos a seguir son los siguientes:
F= A + B +
C
Se trata de implementar un circuito que tiene tres bits de entrada: A, B y
C y como salida se quiere obtener la funcin F indicada. Se puede
realizar de muchas formas, pero vamos a ir poco a poco. Primero nos
fjamos que no tenemos ninguna restriccin. Es decir, en el enunciado
nos permiten utilizar cualquier tipo de puerta lgica, y con cualquier
nmero de entradas. Tampoco vamos a simplificar la funcin, porque lo
que queremos es ver cmo implementarla, aunque ya hemos visto que
siempre hay que simplificar! (y de hecho, esta
funcin se puede simplifcar ms, cmo?). Vemos que en la funcin hay tres
trminos que van
sumados:
A; B ;
C
El trmino
y el negado de
C:
El trmino
Para obtener el trmino C, que es el ltimo que nos falta, nos fjamos
que es un producto de tres elementos, por lo que usaremos una puerta AND
de tres entradas:
y por ltimo
E J E R C I CI O S :
Implementar solo con NAND las puertas: NOT, OR, NOR y AND.
NOT
OR
AND
NOT OR (N OR)
Implementar solo con NOR las puertas: NOT, OR, NAND y AND
OR
NOT
AND
NAND
Implementarcon AND
A N L I S I S D E C IR C U I T O S C O M BI N A C I ON A L E S
Por anlisis entendemos lo contrario de diseo. Al disear partimos de unas
especifcaciones, obtenemos una tabla de verdad o una funcin booleana,
la simplifcamos y la implementamos con puertas lgicas. En el anlisis
partimos de un circuito y tendremos que obtener bien la tabla de verdad,
bien la expresin booleana, lo que nos permitir analizar si el circuito era el
ms ptimo o nos permitir hacer una re-implementacin de dicho circuito
utilizando otra tecnologa.
Si el circuito tiene pocas entradas, cuatro o menos, lo mejor es hacer la tabla
de verdad. Para
realizarla tomaremos puntos intermedios en el circuito, que incluiremos
tambin en la propia tabla. Iremos rellenando el valor de estos puntos
intermedios hasta obtener el valor de la funcin.
Y como siempre, lo mejor es ver un ejemplo.
Obtener la tabla de verdad del siguiente circuito:
As:
F=a
+b
donde para obtener a y b, sustituimos las puertas lgicas por las
operaciones que representan:
a=
obteniendo de este
modo:
;
= AB
F=
b
+ AB
A
B
0
De este modo si construimos una tabla con todos los pasos intermedios
obtendremos:
A
b=
C
+AB
b = AB
a=
F= a +
BC
0
0
0
1
1
1
1
0
1
1
A
Quedando como solucin simplificada:
F=A+
+
Comprobando que es la solucin ms simplificada.
56810 =
10001110002
La representacin el mismo nmero decimal en cdigo BCD ser:
0101
1000
0110
La tabla siguiente nos muestra los valores correspondientes a cada uno de estos
cdigos:
Sistema
Decimal
0
1
2
3
4
5
6
7
8
9
BCD Natural
000
0
000
1
001
0
001
1
010
0
010
1
011
0
011
1
100
0
100
1
BCD Exceso 3
001
1
010
0
010
1
011
0
011
1
100
0
100
1
101
0
101
1
110
0
BCD Aiken
000
0
000
1
001
0
001
1
010
0
101
1
110
0
110
1
111
0
111
1
110011
0
RECORDEMOS QUE:
0 +0 = 0
0+1= 1
1100110
1+0= 1
101010
10
1 + 1 = 10
10101
01
M T O D O P AR A C O N VE RT I R C D I G O G RA Y A BI N A RI O :
1. El primer dgito del cdigo Gray ser el mismo que el del binario
2. Si el segundo dgito del cdigo Gray es "0", el segundo dgito binario es igual
al primer digito binario, si este dgito es "1" el segundo dgito binario es el
inverso del primer dgito binario.
3. Si el tercer dgito del cdigo Gray es "0", el tercer dgito binario es igual al
segundo dgito binario, si este dgito es "1", el tercer dgito binario es el inverso
del segundo dgito binario..... y as hasta terminar.
Tabla de Cdigo de Gray para 4 bits:
Decimal
Gray
0
0000
1
0001
2
0011
3
0010
4
d)
0000
0001
0010
0011
0100
Decimal
Gray
8
1100
9
1101
10
1111
11
1110
12
1000
1001
1010
1011
1100
PARIDAD PAR
0 0 0
0 0 0
0 0 1
0 0 1
0 1 0
PARIDAD IMPAR
0 0 0
0 0 0
0 0 1
0 0 1
0 1 0
C O D I F I C AD O R E S Y D E C O D I F I C AD O R E S
C O D I F I C AD O R E S
Al disear un sistema digital es necesario representar o codifcar en forma
binaria la informacin numrica y alfanumrica que se obtiene de dicho
sistema y, para ello, existen los circuitos COMBINACIONALES denominados
CODIFICADORES. Los codifcadores nos permiten compactar la
informacin, generando un cdigo de salida a partir de la
informacin de entrada.
Un codifcador es un circuito combinacional que cuenta con un nmero
n
determinado de entradas (2 ) , de las cuales slo una tiene el estado
lgico 1, y un nmero n de salidas, mediante las cuales se genera un
cdigo de varios bits que depende de cul sea la entrada excitada.
El diseo de un codifcador se realiza como el de cualquier circuito
combinacional.
2
S1
a3
a2
S0
a1
a0
0x
1x
1
1
1
0
0
0
S0 =
1(a2
+a3) S1 =
0(a1+
El circuito resultante:
2a3)
. La primera estar
a nivel bajo (L) cuando todas las entradas estn a nivel alto (H) y
la segunda pasa a nivel bajo cuando una entrada de datos esta a nivel alto.
La tabla de la verdad de este circuito es:
D E C O D I FI C AD O R E S
Realizan la funcin inversa a los codifcadores, ponen un valor lgico 0 o
1 en un salida, dependiendo de la combinacin de las entradas. Tendr,
n
a1
a0
S3
S2
S1
S0
= a0
aplicando Boole S0 =
S 1=
a1 ;
S 2=
a0 a1 ;
S 2=
2=
3=
1;
G EN E RA D OR E S Y D E T E C T O RE S D E P AR ID A D
G EN E RA D OR D E P AR I D A D
Un bit de paridad se genera mediante un circuito sencillo compuesto por
puertas XOR. Como ejemplo disearemos un GENERADOR DE PARIDAD
PAR para una palabra de 8 BITS.
Recordemos que:
Paridad PAR: El nmero de unos que contamos, INCLUIDO EL DE
PARIDAD, debe ser PAR. Paridad IMPAR: El nmero de unos que
contamos, INCLUIDO EL DE PARIDAD, debe ser impar.
Por tanto el generador elemental de paridad (para 2 bits) ser:
BP = [(a
b)
(g
(c
h)]
d)
(e
f)
D E T E C T O R D E P A RI D A D
La estructura es idntica a la del generador de paridad, pero aadiremos
como entrada el Bit de Paridad de la palabra a comprobar y lo
compararemos con el que nosotros generamos, si la salida resultado de
esta comparacin es 0, la transmisin es correcta y si es 1 la transmisin ha
fallado.
Veamos el detector de una palabra de 7 bits mas uno de paridad (BP).
C O M P A R A D OR E S
Son circuitos combinacionales que, al presentar en sus entradas 2 palabras
de N bits,detectan si son iguales o no , y si no lo son, cual de las dos es
mayor.
La puerta XOR es, de nuevo, el comparador elemental:
S0 es la salida para
A > B S1 es la
salida para A < B
S2 es la salida para
A=B
Con estas condiciones, la tabla de la verdad quedar:
S0
S1
S2
Las funciones
correspondientes son:
El diagrama de contactos
quedar:
S0 =
A
S1 = B
S2 = A B
C O N V E R S OR ES D E C D I G O
Son circuitos Codifcadores y Decodifcadores que realizan funciones
especifcas y concretas de conversin de cdig, entre ellos los ms comunes
son los convertidores Decimal a BCD, BCD a Decimal y BCD a / segmentos
(par Displays de 7 segmentos).
Destacaremos los siguientes:
CONVERT ID OR SN 74LS147 10 A 4 DECIMAL A BCD COMERCIAL
Codifca 9 lneas de entrada a 4 de salida (BCD), la condicin decimal de
cero no requiere codifcacin porque a la salida tenemos cero cuando en
las 9 entradas tenemos nivel lgico alto (1):
28/02/2011
Pgina 33
28/02/2011
Pgina 34
M U L T I P LE X O RE S Y D E M U L T I P L EX O RE S
M U L T I P LE X O RE S ( O M U L T I P L EX AD O RE S)
La funcin de Multiplexar consiste en enviar a voluntad, mediante un
mecanismo de seleccin, por un nico canal de salida (y por uno solo) la
informacin presente en alguna de las varias lneas de entrada.
El multiplexor ms elemental es el Conmutador elctrico, tambin lo
serian los selectores de varias posiciones.
Los circuitos combinacionales que realizan esta funcin estn formados por
N lneas de entrada de informacin, UNA salida y n entradas de control.
n
La relacin entre las entradas de informacin y de control es: N
(un
multiplexor con 8 entradas de informacin tendr 3 entradas de control
3
2 =8).
=2
28/02/201
1
Pgina
35
D E M U LT I P L EX O RE S ( O D EM U L T I P L EX AD O R E S )
Son circuitos que realizan la funcin inversa de los anteriores, es decir que
tienen una nica entrada,
3
salidas de datos y
entradas de control
1).
E3)
E1 y
C I R C U I T O S S U MA D O RE S
La suma o adicin binaria es anloga a la de los nmeros decimales. La
diferencia radica en que en los nmeros binarios se produce un acarreo o
me llevo (carry) cuando la suma excede de uno mientras en decimal se
produce un acarreo cuando la suma excede de nueve (9).
10 + 15 = 25
S=A
B
Y el acarreo (me
llevo):
C0 = A B
S
()
C0
Y el diagrama de smbolos:
Para realizar una suma binaria donde se tenga presente un acarreo (carry)
de entrada se debe implementar un circuito que tenga presente esta nueva
variante; como es el caso del sumador
completo. El sumador completo tiene 3 entradas que se suman y son: A,
B, y Cin (entrada de arrastre), y las salidas habituales S () y Co (suma y
salida de arrastre)
()
C0
Cin
0
0
0
0
1
0
1
1
0
0
0
1
1
1
1
1
S = Cin
B)
C0 =
(A
La tabla de la verdad:
R E S T A B IN AR IA
La resta o sustraccin de nmeros binarios es similar a los nmeros
decimales. La diferencia radica en que, en binario, cuando el minuendo es
menor que el sustraendo, se produce un prstamo o borrow de 2, mientras
que en decimal se produce un prstamo de 10. Al igual que en la suma, el
proceso de resta binaria, se inicia en la columna correspondiente a la de los
dgitos menos significativos. Las reglas que rigen la resta binaria:
Di = A
A
+ B=
B Bi =
(borrow)
A continuacin tenemos el proceso de resta de 2 nmeros binarios de 5 bits.
El objeto de esta
operacin es ilustrar el manejo de los prstamos y plantear la
necesidad de un restador completo de 2 bits que tenga, como
entradas, el minuendo, el sustraendo, y el prstamo
anterior y ofrezca como salidas, la diferencia y el prstamo, si existe.
El diagrama de bloques y conexin en bloques de un restador completo
ser como el que se muestra a continuacin:
U N ID A D E S A RI T ME T I C O L G I CA S
La unidad aritmtico lgica, tambin conocida como ALU (siglas en ingls
de arithmetic logic unit), es un circuito digital que calcula operaciones
aritmticas (como suma, resta, multiplicacin, etc.) y operaciones lgicas
(si, y, o, no), entre dos nmeros.
Muchos tipos de circuitos electrnicos necesitan realizar algn tipo de
operacin aritmtica,
as que incluso el circuito dentro de un reloj digital tendr una ALU
minscula que se mantiene sumando 1 al tiempo actual, y se mantiene
comprobando si debe activar el pitido del temporizador, etc.
Los ms complejos circuitos electrnicos son los que estn construidos dentro
de los chips
28/02/2011
Pgina 47
B I B LI O GR A F A
Donald L. Shilling y Charles Belove. Circuitos Electrnicos Discretos
e Integrados (2 Edicin): Marcombo - 1985
Antonio Gil Padilla. Electrnica General. 1. Dispositivos y sistemas
digitales: McGrau Hill 1992
Juan Gonzlez Gmez. CIRCUITOS Y SISTEMAS DIGITALES: Apuntes
de Clase. Octubre 2002 - GNU Free Documentation License
Catlogos de
Componentes:
National
Semiconductor 1995
Motorola FAST AND LS TTL DATA
Philips File under Integrated Circuits, IC06
ON semiconductors December, 1999 rev. 6
WEB:
28/02/201
1
Pgina
48
Sumador
http://es.wikipedia.org/wiki/Sumador
ALU
%C3%B3gica
http://es.wikipedia.org/wiki/Unidad_aritm%C3%A9tico_l
Puertas
http://es.wikipedia.org/wiki/Puerta_l%C3%B3gica
28/02/201
1
Pgina
49
CONTENIDO
PUERTAS LGICAS
...................................................................................................................
................1
PUERTA NOT O INVERSORA
..................................................................................................................1
PUERTA OR O SUMADORA
...................................................................................................................1
PUERTA NOR O SUMADORA INVERSORA
..............................................................................................2
PUERTA AND O
MULTIPLICADORA......................................................................................................
..2
PUERTA NAND O MULTIPLICADORA INVERSORA
..................................................................................3
PUERTA OR EXCLUSIVA (OREX)
.............................................................................................................3
PUERTA NOR EXCLUSIVA (NOREX)
........................................................................................................4
CIRCUITOS COMBINACIONALES:
..............................................................................................................5
Diseo de circuitos combinacionales
....................................................................................................5
Proceso de diseo
............................................................................................................................
5
Implementacin de Funciones con cualquier tipo de puertas
...............................................................6
Ejemplo 1:
............................................................................................................................
............6
Ejercicios: ...........................................................................................................
..............................8
Anlisis de circuitos combinacionales
.................................................................................................11
Codificar y Decodificar
................................................................................................................14
Mtodo para convertir cdigo GRAY a binario:
..............................................................................16
CODIFICADORES Y
DECODIFICADORES................................................................................................1
9
Codificadores ......................................................................................................
...........................19
Codificador 74LS148 comercial
...............................................................................................20
Decodificadores ..................................................................................................
...........................22
Decodificador 74LS42
comercial..............................................................................................23
GENERADORES Y DETECTORES DE PARIDAD
.......................................................................................25
Generador de Paridad
....................................................................................................................25
Detector de Paridad
.......................................................................................................................27
COMPARADORES.......................................................................................................
.........................27
Comparador 7485 comercial
...................................................................................................29
CONVERSORES DE CDIGO
................................................................................................................30
Convertidor SN74LS147 10 a 4 Decimal a BCD comercial
.........................................................30
Convertidor SN74LS42 4 a 10 BCD a Decimal
comercial...........................................................31
Decodificador BCD a 7 Segmentos SN74LS47 comercial
..........................................................32
MULTIPLEXORES Y DEMULTIPLEXORES
...............................................................................................35
Multiplexores (o Multiplexadores)
.................................................................................................35
Multiplexor comercial de 8 entradas 74HC151
........................................................................35
Demultiplexores (o Demultiplexadores)
.........................................................................................37
Demultiplexor comercial de 8 salidas SN74LS138
....................................................................37
CIRCUITOS
SUMADORES.............................................................................................................
........39
Sumador total integrado 74LS83 de 4 bits con
acarreo............................................................42
RESTA BINARIA
.................................................................................................................................
..44
UNIDADES ARITMETICOLGICAS
........................................................................................................45
Bibliografa..................................................................................................
...........................................48