Explorar E-books
Categorias
Explorar Audiolivros
Categorias
Explorar Revistas
Categorias
Explorar Documentos
Categorias
Figura 3 Cruzamento
4. Aplicao D
Projetar um circuito seqencial sncrono que disponha de uma entrada E
sincronizada com um sinal de relgio e uma sada S que, ao introduzir por E um
nmero de quatro bits, a comear pelo menos significativo, obtenha-se na sada S o
complemento de 2 desse nmero. O circuito deve ficar pronto para receber outro nmero,
assim que termine a complementao do anterior. Detalhar o diagrama de estados, tabela
de estados, mapas de Karnaugh e o circuito. Utilizar flip-flops JK e o modelo de Mealy.
Sugesto: importante achar uma lei de formao para o complemento de 2.
Considerando do bit menos significativo para o mais significativo (da direita para a
esquerda), se os bits forem 0, ficam como esto at encontrar um bit igual a 1; quando se
encontra o primeiro bit 1, este tambm se mantm, mas a partir dos prximos bits, trocase 0 por 1 e 1 por 0.