Você está na página 1de 2

Homework 2 – Confiabilidade De

Circuitos Nano- E Microeletrônicos
Aluno: Pedro Henrique Köhler Marra Pinto

Nº: 2010016810

Questão 1-

Figura 1 - Circuito Original

Figura 2 - Circuito adaptado com ScanDesign

As diferenças podem ser observadas comparando o circuito da figura 1 com o circuito da figura
2. Para implementar o ScanDesign é necessário acrescentar multiplexadores nas entradas D dos
flip-flops. No primeiro flip-flop, uma das entradas do MUX está conectada à lógica
combinacional original e outra está conectada à entrada scan-in, o segundo flip-flop tem
também uma das entradas do seu MUX conectada à lógica original, enquanto outra entrada está
conectada à saída do primeiro flip-flop, o mesmo padrão é estabelecido com os flip-flops
posteriores e seus MUX’s, até o último flip-flop, que tem sua saída ligada ao scan-out. Cada MUX
tem ainda seu sinal de select conectado a um pin específico (S) criado com esse propósito.
Questão 2O funcionamento do ScanDesign é simples: a ideia é inicializar todos os flip-flops com valores
pré-estabelecidos, tornando o teste equivalente ao teste de um circuito combinacional. Para se
inicializar os flip-flops com os valores desejados são necessário N ciclos de clock, onde N é o
número de flip-flops. Um vetor serial é aplicado à entrada, onde o primeiro valor é o valor
desejado no último flip-flop da cadeia, o segundo o desejado no penúltimo flip-flop da cadeia e
assim por diante, até o último valor do vetor, que é destinado ao primeiro flip-flop da cadeia.
No momento da inicialização dos flip-flops, o sinal de select dos flip-flops é ativado, fazendo que
a cada ciclo o valor contido no flip-flop X passe para o flip-flop X+1. Após o final da fase de scanin, o sinal de select é desativado e todos os flip-flops contêm valores conhecidos. A partir desse

. NFF – flip flops (FF). devido. Ao final do procedimento basta comparar os vetores de saída com os vetores esperados. à impossibilidade de se inicializar todos os flip-flops da maneira desejada. no entanto. comparando os valores armazenados em cada um dos flip-flops com os valores esperados e detectando falhas. proporcionando um grau extra de liberdade na verificação dos testes. poderiam ser impossíveis de testar. caso haja. que. Questão 4O benefício principal do scan design é que ele proporciona uma facilidade muito grande para testar circuitos complexos. vetores de teste são aplicados às entradas do circuito e os vetores de saídas são analisados. caso contrário. tornando acessíveis pontos no cicrcuito antes inacessíveis. no circuito. uma vez que o acréscimo dos MUX’s adiciona também um tempo de atraso adicional (cerca do atraso de 2 portas lógicas extras). Além disso. dependendo do número de flip-flops e do número de portaslógicas combinacionais do circuito original: a Gate overhead = [4 * NSFF / (Ng+10 * NFF)] x 100% Onde Ng = portas-lógicas combinacionais. é possível observar os valores em cada um dos flip-flops. o acréscimo percentual de área pode ser significativo. por exemplo. enquanto isso vetores [abc] de teste são aplicados nas entradas do circuito combinacional 1. O acréscimo do scan design vem. Além disso. Um deles é a diminuição de velocidade do circuito. utilizado no ciclo seguinte. gerando os posteriores vetores de teste que serão armazenados nos flip-flops 1 e 2.ponto. Ao termino dos testes é ainda possível ativar novamente o select dos flip-flops e realizar a leitura do sinal scan-out. Questão 3Usando o procedimento descrito na questão anterior é possível inicializar os flip-flops 1 e 2 com o vetor inicial de teste desejado. junto a alguns malefícios.